KR980012278A - 반도체 소자분리공정 - Google Patents
반도체 소자분리공정 Download PDFInfo
- Publication number
- KR980012278A KR980012278A KR1019960028263A KR19960028263A KR980012278A KR 980012278 A KR980012278 A KR 980012278A KR 1019960028263 A KR1019960028263 A KR 1019960028263A KR 19960028263 A KR19960028263 A KR 19960028263A KR 980012278 A KR980012278 A KR 980012278A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive type
- type substrate
- semiconductor device
- oxide film
- device isolation
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
반도체 소자분리공정시 액티브 영역을 손상시키지 않으며 반도체 기판의 토폴로지를 저하시키지 않는 반도체 소자분리공정이 개시되어 있다. 본 발명은 제 1 도전형 기판에 소정 두께의 산화막을 형성하는 단계, 산화막이 형성된 상기 제 1 도전형 기판을 제 2 도전형 기판에 본딩하는 단계, 상기 제 1 도전형 기판과 상기 제 2 도전형 기판의 사이에 존재하는 산화막이 드러날 때까지 상기 제 1 도전형 기판에 브이자형의 그루브를 형성하여 액티브 영역을 한정하는 단계, 상기 그루브가 형성된 상기 제 1 도전형 기판의 표면을 소정의 두께로 산화시키는 단계, 상기 제 1 도전형 기판 위에 폴리실리콘막을 침적하는 단계 및 상기 폴리실리콘막을 상기 제 1 도전형 기판이 드러날 때까지 평탄하게 제거하는 단계로 이루어지는 것을 특징으로 한다. 따라서, 본 발명은 액티브 영역의 손상 없이 반도체 소자 간의 전기적 절연을 확보할 수 있기 때문에 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체 소자분리공정에 관한 것으로서, 특히 브이(V)자형 그루브 형태의 구조를 갖는 소자분리막을 형성하는 반도체 소자분리공정에 관한 것이다.
초고집적회로의 소자분리기술은 소자의 다운 사이징 현상과 더불어 많은 변화가 있어 왔는데, 서브미크론급의 씨모스 및 바이씨모스 소자의 분리 기술은 다음과 같은 조건을 갖추어야 한다.
첫째, 필드 기생 트랜지스터의 역치전압 및 펀치스루 전압은 액티브 소자간의 리키지를 방지할 수 있도록 충분히 커야 한다. 둘째, 기생 모스 소자간의 리키지를 방지하고 씨모스 소자에 존재하는 기생 바이폴라 소자의 래치업을 방지하기 위하여 웰 간의 소자분리를 필요로 한다. 셋째, 소자분리구조는 가능한 한 작아야 한다. 넷째, 공정이 간단하고 오염의 발생이 적어야 한다. 마지막으로, 소자분리 구조는 소자 접합 커패시턴스를 증가시키지 않아야 하며 드레인 파괴 전압을 감소시키지 않아야 한다는 것이다.
종래의 소자분리기술은 주로 로커스(LOCOS)공정을 이용해 왔으나 로커스공정은 소자의 설계규격이 작아질수록 다음과 같은 문제점을 갖고 있다.
버즈빅(Bird's beak)의 형성으로 인해 액티브 영역이 작아지며, 소자분리 전압면에서 불리하다. 또한 반도체 기판 표면의 토폴로지가 나빠지며, 두꺼운 필드 산화막의 형성으로 인해 기판에 다량의 결정결함이 발생한다. 더욱이, 장시간의 필드산화공정으로 인해 채널 스토퍼층의 붕소 원자가 액티브 영역으로 확산되어 액티브 영역이 감소하게 되며 화이트 리본 현상으로 인해 게이트산화막이 손상되는 등 많은 문제점이 있었다.
본 발명의 목적은 상기의 문제점을 해결하기 위해 브이(V)자형 그루브 형태의 구조를 갖는 소자분리막을 형성하는 반도체 소자분리공정을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자분리공정은 제 1 도전형 기판에 소정 두께의 산화막을 형성하는 단계, 산화막이 형성된 상기 제 1 도전형 기판을 제 2 도전형 기판에 본딩하는 단계, 상기 제 1 도전형 기판과 상기 제 2 도전형 기판의 사이에 존재하는 산화막이 드러날 때까지 상기 제 1 도전형 기판에 브이자형의 그루브를 형성하여 액티브 영역을 한정하는 단계, 상기 그루브가 형성된 상기 제 1 도전형 기판의 표면을 소정의 두께로 산화시키는 단계, 상기 제 1 도전형 기판 위에 폴리실리콘막을 침적하는 단계 및 상기 폴리실리콘막을 상기 제 1 도전형 기판이 드러날 때까지 평탄하게 제거하는 단계로 이루어지는 것을 특징으로 한다.
제1도는 본 발명의 소자분리공정을 실시하여 제조된 바이폴라 트랜지스터를 나타내는 수직 구조단면도.
제2도 내지 제6도는 본 발명의 반도체 소자분리공정을 설명하기 위한 수직 구조단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 34 : P-형 기판 12, 30 : N-형 기판
14 : P+형 베이스 16 : N+형 이미터
18, 32, 36 : 실리콘산화막 20 : 금속 전극
38 : 폴리실리콘막
이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2 내지 도 6을 참조하면, 먼저 도 2에 도시된 바와 같이, N-형의 실리콘 기판(30)의 표면에 약 500 내지 1000Å 정도의 산화막(32)을 열산화 방식으로 성장시키고 실리콘 웨이퍼 본딩 기술을 사용하여 P-형의 실리콘 기판(34)에 상기 N-형의 실리콘 기판(30)을 본딩시켜 도 2와 같은 구조를 형성한다.
도 3에 도시된 바와 같이, 특정 격자 방향으로만 식각이 진행되는 격자 방향 의존성 습식 식각 방식으로 상기 N-형의 실리콘 기판(30)을 상기 N-형의 실리콘 기판(30)에 형성된 상기 산화막(32)이 드러날 때까지 브이자형 그루브 형태로 식각하여 액티브 영역을 한정한 후 열산화 공정을 실시하여 상기 그루브의 표면에 약 1000Å 정도의 산화막(36)을 성장시킨다.
도 4에 도시된 바와 같이, 상기 N-형의 반도체 기판(30)에 폴리실리콘막(38)을 도포하여 상기 그루브를 채우고 상기 폴리실리콘막(38)을 기계적, 화학적인 방법으로 래핑 및 폴리싱하여 제거하여 도 5와 같은 구조를 형성함으로써 소자분리공정을 완료한다.
이후 통상의 바이폴라 트랜지스터 제조공정을 실시하여 도 1과 같은 소자분리구조를 갖는 집적회로를 완성한다.
이상과 같이 본 발명은 PN 접합이 아닌 실리콘산화막을 이용하여 소자를 분리하는 기술로서 본 발명은 씨모스 회로 및 바이폴라 회로에 모두 사용이 가능한 기술이다.
따라서, 본 발명은 액티브 영역의 손상 없이 반도체 소자 간의 전기적 절연을 확보할 수 있기 때문에 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (1)
- 제1도전형 기판에 소정 두께의 산화막을 형성하는 단계, 산화막이 형성된 상기 제1도전형 기판을 제2도전형 기판에 본딩하는 단계, 상기 제1도전형 기판과 상기 제2도전형 기판의 사이에 존재하는 산화막이 드러날 때까지 상기 제1도전형 기판에 브이자형의 그루브를 형성하여 액티브 영역을 한정하는 단계, 상기 그루브가 형성된 상기 제1도전형 기판의 표면을 소정의 두께로 산화시키는 단계, 상기 제1도전형 기판 위에 폴리실리콘막을 침적하는 단계 및 상기 폴리실리콘막을 상기 제1도전형 기판이 드러날 때까지 평탄하게 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자분리공정.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028263A KR980012278A (ko) | 1996-07-12 | 1996-07-12 | 반도체 소자분리공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028263A KR980012278A (ko) | 1996-07-12 | 1996-07-12 | 반도체 소자분리공정 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980012278A true KR980012278A (ko) | 1998-04-30 |
Family
ID=66242058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960028263A KR980012278A (ko) | 1996-07-12 | 1996-07-12 | 반도체 소자분리공정 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980012278A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448367B1 (ko) * | 2002-03-06 | 2004-09-10 | 현대자동차주식회사 | 하이브리드 전기 자동차의 배터리 관리방법 |
| KR100675962B1 (ko) * | 1998-05-20 | 2007-02-01 | 스펜션 엘엘씨 | 열적 산화물이 채워진 얕은 소자 분리용 트렌치 |
-
1996
- 1996-07-12 KR KR1019960028263A patent/KR980012278A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675962B1 (ko) * | 1998-05-20 | 2007-02-01 | 스펜션 엘엘씨 | 열적 산화물이 채워진 얕은 소자 분리용 트렌치 |
| KR100448367B1 (ko) * | 2002-03-06 | 2004-09-10 | 현대자동차주식회사 | 하이브리드 전기 자동차의 배터리 관리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198134B1 (en) | Semiconductor device having a common substrate bias | |
| US20050260825A1 (en) | Shallow trench isolation structure for strained Si on SiGe | |
| KR19980057003A (ko) | 반도체 메모리 디바이스 및 그 제조방법 | |
| CN1293452A (zh) | 沟道隔离结构、具有该结构的半导体器件以及沟道隔离方法 | |
| US6294817B1 (en) | Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication | |
| US6815794B2 (en) | Semiconductor devices with multiple isolation structure and methods for fabricating the same | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| US4505026A (en) | CMOS Process for fabricating integrated circuits, particularly dynamic memory cells | |
| US5095351A (en) | Semiconductor device having bipolar transistor and method of producing the same | |
| KR100233286B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR980012278A (ko) | 반도체 소자분리공정 | |
| JP3123140B2 (ja) | 電界効果トランジスタ | |
| KR100649813B1 (ko) | 반도체소자의제조방법 | |
| KR100332473B1 (ko) | 반도체소자및그를이용한소자분리방법 | |
| KR0170212B1 (ko) | 반도체장치의 소자분리방법 및 이에 의해 제조된 소자분리구조 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| KR0161891B1 (ko) | 반도체장치의 제조방법 | |
| KR100207454B1 (ko) | 반도체 장치의 아이솔레이션 방법 | |
| KR100280813B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP2524079B2 (ja) | 上向構造型バイポ―ラトランジスタ及びその製造方法 | |
| JPH09199716A (ja) | 半導体装置およびその製造方法 | |
| KR100257709B1 (ko) | 에스.오.아이. 소자의 트랜지스터 제조방법 | |
| JPH05121705A (ja) | 半導体装置 | |
| JPS6251263A (ja) | 絶縁ゲ−ト型トランジスタ | |
| JPS6018931A (ja) | 半導体装置とその使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |