JP3703069B2 - シャロー・トレンチ・アイソレーションの形成方法 - Google Patents
シャロー・トレンチ・アイソレーションの形成方法 Download PDFInfo
- Publication number
- JP3703069B2 JP3703069B2 JP17881199A JP17881199A JP3703069B2 JP 3703069 B2 JP3703069 B2 JP 3703069B2 JP 17881199 A JP17881199 A JP 17881199A JP 17881199 A JP17881199 A JP 17881199A JP 3703069 B2 JP3703069 B2 JP 3703069B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- shaped
- trench
- oxide layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路等の半導体装置及び集積回路基板上にフィールド酸化物（ＦＯＸ）領域を形成するための製造技術に関し、より詳細には、集積回路基板上にシャロー・トレンチ・アイソレーション（ＳＴＩ）領域を形成するための製造技術に関する。
【０００２】
【従来の技術】
半導体装置を製造するプロセスは、基板上に形成された電子集積回路の適正な機能を保証するために必要な回路保護を提供する誘電材料からなるアイソレーション領域を設けるプロセスを含んでいる。
このプロセスは、シリコン表面を局所的に酸化する手法（ＬＯＣＯＳ）を含んでいる。このプロセスは、典型的には、シリコン酸化物層（バリヤ酸化物層）上にシリコン窒化物層を０．０５μｍ〜０．１０μｍの範囲の厚さに堆積することから始まる。シリコン窒化物は、典型的には、低圧化学気相成長（ＬＰＣＶＤ）法を用いて堆積される。次いで、このシリコン窒化物層上に、工業的に知られている適当な市販のフォトレジスト材料からなるフォトレジストマスク層が堆積される。次に、素子分離用のトレンチを形成するためにフォトレジストマスク層がパターニングされる。更にエッチングを行うことで、素子分離用のトレンチが、シリコン酸化物層及びシリコン窒化物層とフォトレジストマスク層の一部に隣り合って形成される。このトレンチを形成するために、典型的には、基板の表層部分が僅かに、約０．２５μｍ程度エッチング除去される。次に、シリコン酸化物堆積用のソースとしてのテトラエチルオルトシリケート（ＴＥＯＳ）を用いて、アイソレーション領域に厚いシリコン酸化物のパッドを堆積することにより酸化物層が形成される。この酸化物パッドはフィールド酸化物（ＦＯＸ）パッドとも称され、その厚さは１．２μｍ〜１．５μｍの範囲にある。
【０００３】
上記のプロセスは更に、アイソレーション領域に形成された酸化物パッドをシリコン窒化物層の表面レベルと実質的に同じ表面レベルの厚さまで研磨する工程を含んでいる。このようにして酸化物パッドを形成した後、ウエットエッチングによりシリコン窒化物層及びシリコン酸化物層が除去され、その部分に、種々の集積回路素子を形成するのに用いられる活性領域が露出する。ウエットエッチングは、典型的には、先ず熱リン酸を用いてシリコン窒化物層をエッチングし、次いで基板をフッ酸（ＨＦ）に浸してシリコン酸化物層をエッチングすることで、行われる。
【０００４】
【発明が解決しようとする課題】
上述したように、従来技術に係るトレンチ形成方法では、トレンチの形成の際に、活性領域を保護しているバリヤ酸化物層及びシリコン窒化物層の当該トレンチに隣り合っている部分が削り取られるという問題があった。これに鑑み、半導体基板の活性領域を覆っているバリヤ酸化物層及びシリコン窒化物層において素子分離用トレンチに隣り合っている部分を削り取ることなく当該トレンチを形成する方法が求められている。
【０００５】
本発明が解決しようとする課題は、シャロー・トレンチ・アイソレーションを形成する方法において、素子分離用トレンチを形成するのに用いるエッチングプロセスが行われている間に半導体基板の活性領域を保護している各層の当該トレンチに隣り合っている部分が削り取られるのを防止することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、本発明は、シャロー・トレンチ・アイソレーションを形成する方法において、バリヤ酸化物層を有するように形成された半導体基板を準備する工程と、前記バリヤ酸化物層の上に互いに間隔をおいて形成された誘電材料からなる少なくとも１対のパッドを形成する工程と、前記１対のパッドの表面と１対のパッド間の領域における前記バリヤ酸化物層の上にシリコン酸化物層を形成する工程であって、前記１対のパッド間の領域が素子分離用のシャロー・トレンチを形成するための領域を画定している、前記シリコン酸化物層を形成する工程と、前記シリコン酸化物層の上にポリシリコン層を形成する工程であって、前記ポリシリコン層が、前記素子分離用のシャロー・トレンチを形成するために画定された領域において第１のＵ字状のくぼみを有し、前記１対のパッドに隣接するシリコン酸化物層と共に第１のバッファ領域を提供している、前記ポリシリコン層を形成する工程と、エッチング処理により、前記素子分離用のシャロー・トレンチを形成するために画定された領域においてより広い第２のＵ字状のくぼみを形成する工程であって、前記第２のＵ字状のくぼみが傾斜の付いた対向する側壁部を有し、該側壁部がシリコン酸化物及びポリシリコンからなる第２のバッファ領域を構成している、前記第２のＵ字状のくぼみを形成する工程と、前記１対のパッドに隣接しかつ厚みが変化する前記第２のバッファ領域を形成するように前記半導体基板に平行な方向に前記第２のバッファ領域の厚さを減じながら、前記第２のＵ字状のくぼみの側壁部を構成するポリシリコンの部分を全てエッチングして除去し、前記バリヤ酸化物層を通して前記半導体基板内に所定の深さエッチングを行うことにより、前記半導体基板内に素子分離用のＶ字状のトレンチであって、前記第２のバッファ領域が前記素子分離用のＶ字状のトレンチの上端の側壁部分を構成するように前記Ｖ字状のトレンチを形成する工程とを含む手段を講じた。
上記本発明において、前記Ｖ字状のトレンチの実質部分内に素子分離用の第１の熱酸化物を成長させる工程を含む手段を更に講じてもよい。
【０００７】
本発明に係る形成方法によれば、素子分離用のトレンチを形成するために画定された領域において第１のＵ字状のくぼみを有するように形成されたポリシリコン層は、第２のシリコン酸化物層と共に、隣り合って対向するシリコン窒化物パッドに対してバッファ領域を提供しているので、かかるバッファ領域の介在により、トレンチの形成に際してエッチングが行われている間、半導体基板の活性領域を保護しているバリヤ酸化物層及びシリコン窒化物パッドの当該トレンチに隣り合っている部分が削り取られるのを防止することができる。
【０００８】
また、第１のＵ字状のくぼみより広い第２のＵ字状のくぼみを形成する際に、傾斜の付いた対向する側壁部を有するように第２のＵ字状のくぼみを形成しているので、該側壁部をスペーサとして利用することができる。従って、このスペーサの介在により、シリコン窒化物パッドを削り取ることなく、Ｖ字状のトレンチを半導体基板内に所定の深さで形成することが可能となる。さらに、Ｖ字状のトレンチを形成する際に、側壁部（バッファ領域）を構成するポリシリコンの部分をエッチング除去してその厚さを減じているので、相対的にトレンチ間口を拡げることができ、これによって当該トレンチを形成するのが容易になる。
【００１０】
本発明の他の特徴は、以下に記述する発明の実施の形態に開示され、またその記載から明らかとなるであろう。
【００１１】
【発明の実施の形態】
本発明をより十分に理解するために、以下、その一実施形態について添付図面を参照しながら説明する。なお、各図を通して、同じ構成要素には同じ参照符号が付されている。
図１〜図５は、本発明に係るシャロー・トレンチ・アイソレーション構造を形成する際に用いる一実施形態としてのトレンチ・アイソレーション形成工程を示すものである。
【００１２】
図１に示されるように、半導体基板（本実施形態ではシリコン基板）１０は、第１のシリコン酸化物層としてのバリヤ酸化物層１１が当該基板１０を覆うように形成された状態に加工されている。また、バリヤ酸化物層１１の上に部分的に複数のシリコン窒化物パッド１４が互いに間隔をおいて形成されている。これらシリコン窒化物パッド１４を形成した後、第２のシリコン酸化物層として例えば熱酸化物層１２が、シリコン窒化物パッド１４の側壁部分を含めてその表面に、且つ各シリコン窒化物パッド１４間の領域においてバリヤ酸化物層１１の上に部分的に成長される。ここに、各シリコン窒化物パッド１４間の領域は、素子分離用のシャロー・トレンチを形成するための領域を画定する。熱酸化物層１２を形成した後、ポリシリコン層１３が熱酸化物層１２の上に形成される。このポリシリコン層１３は、上記素子分離用のシャロー・トレンチを形成するために画定された領域において第１のＵ字状のくぼみを有するように形成される。ポリシリコン層１３と熱酸化物層１２は、この後のエッチング処理の期間中、素子分離用のトレンチを成形し且つシリコン窒化物パッド１４の隅部を保護するためのバッファ領域を提供する。
【００１３】
図２は第１のエッチング工程を示しており、ここでは、第１のＵ字状のくぼみを成形することで、より広い第２のＵ字状のくぼみが形成される。この第２のＵ字状のくぼみはスペーサＳが形成されるように形成されており、このスペーサＳは、酸化物（１２）とポリシリコン（１３）からなるバッファ領域を構成し、変化する幅Ｗｓを有している。
【００１４】
図３に最良に見られるように、上記スペーサＳの存在により半導体基板１０内に素子分離用のＶ字状のトレンチＴを形成するのが容易になる。第２のエッチング処理によって素子分離用のトレンチＴが形成されている間、そのエッチング処理によりスペーサＳの幅Ｗｓは小さくなる。トレンチＴを形成している間、基本的には、スペーサＳのうちポリシリコン（１３）の部分が全てエッチング除去され、酸化物（１２）の部分のみがスペーサＳｘとして残存する。素子分離用のＶ字状のトレンチ構造は、例えば０．２μｍの幅Ｗｔをもつ開口部を形成している上端部分と、０．２μｍより小さい幅Ｗｂをもつ底端部分を有している。また、Ｖ字状のトレンチＴは、５００Å〜２０００Åの範囲内で所定の深さｄｔをもって半導体基板１０内に形成される。
【００１５】
トレンチＴを形成した後、図４に示されるように、素子分離用の材料（領域１５）がトレンチＴの対向するシリコン側壁部から成長される。素子分離用の材料は、例えば熱酸化物（ＨＴＯ）形成プロセスを用いて成長される。この場合、そのプロセスの間、トレンチＴの上の方の部分における酸化物層１１，１２の膜厚は厚くなる。トレンチＴが微小寸法で形成されていることにより、当該トレンチ内を充填するよう成長されるべき酸化物のピンチ効果を容易に引き出すことができる。このように図４は、Ｖ字状のトレンチＴの実質部分内を充填する酸化物の領域１５を示している。また、図４に示されるように、スペーサＳｘに隣り合っているＶ字状のトレンチＴの上の方の部分は、この段階では未だ酸化物の無い状態となっている。
【００１６】
図５は、トレンチＴを完全に充填するために酸化物の領域１５上に堆積された追加的な酸化物の領域１６を示している。この追加的な酸化物の領域１６は、工業的に知られている化学気相成長（ＣＶＤ）法によって堆積される。この後、出来上がった構造の表面の凹凸を化学機械研磨（ＣＭＰ）法によって研磨し、平坦化を行う。
【００１７】
以上説明したように、本実施形態に係るトレンチ・アイソレーションの形成方法によれば、Ｖ字状のトレンチＴを形成するために画定された領域において第１のＵ字状のくぼみを有するように形成されたポリシリコン層１３は、熱酸化物層１２と共に、隣り合って対向するシリコン窒化物パッド１４に対してバッファ領域を提供しているので、かかるバッファ領域の介在により、トレンチの形成に際してエッチングが行われている間、半導体基板１０の活性領域を保護しているバリヤ酸化物層１１及びシリコン窒化物パッド１４の当該トレンチに隣り合っている部分が削り取られるのを防止することができる。
【００１８】
また、第１のＵ字状のくぼみより広い第２のＵ字状のくぼみを形成する際に、傾斜の付いた対向する側壁部を有するように第２のＵ字状のくぼみを形成しており、該側壁部をスペーサＳとして利用することができるので、このスペーサの介在により、シリコン窒化物パッド１４を削り取ることなく、Ｖ字状のトレンチＴを半導体基板１０内に所定の深さで形成することができる。さらに、Ｖ字状のトレンチＴを形成する際に、側壁部を構成するポリシリコン（１３）の部分をエッチング除去してその厚さを減じているので、トレンチ形成用の領域（トレンチ間口）を相対的に拡げることができ、これによってＶ字状のトレンチＴを容易に形成することが可能となる。
【００１９】
上述したように、本発明は好適な一実施形態について特定的に図示し記述しているが、特許請求の範囲に記載されているような本発明の要旨から逸脱することなく形状や半導体材料或いはその導電型（Ｎ型又はＰ型）において種々の変更もしくは変形が可能であることは、当業者にとって明らかであろう。なお、ここに例示的に開示した発明は、ここに特定的に開示されていない何らかの要素が無くても実施し得ることはもちろんである。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る素子分離用のシャロー・トレンチを形成するために画定された領域における第１のＵ字状のくぼみを示す断面図である。
【図２】傾斜の付いた対向する側壁部を有し、該側壁部が、シリコン窒化物パッドが削り取られるのを防止するための、酸化物及びポリシリコンからなるスペーサを形成している第２のＵ字状のくぼみを示す断面図である。
【図３】本発明の方法に従って半導体基板内に形成された素子分離用のＶ字状のトレンチを示す断面図である。
【図４】図３に示されるように形成されたＶ字状のトレンチと共に、該トレンチの実質部分内に成長された素子分離用のシリコン酸化物の領域を示す断面図である。
【図５】図４に示されるように形成されたＶ字状のトレンチと共に、該トレンチの上の方の部分に堆積された追加的なシリコン酸化物の領域を示す断面図である。
【符号の説明】
１０…半導体基板（シリコン基板）
１１…バリヤ酸化物層（第１のシリコン酸化物層）
１２…熱酸化物層（第２のシリコン酸化物層）
１３…ポリシリコン層
１４…シリコン窒化物パッド
１５，１６…素子分離用の材料の領域（第１，第２のシリコン酸化物の領域）
Ｓ，Ｓｘ…スペーサ
Ｔ…Ｖ字状のトレンチ
【発明の属する技術分野】
本発明は、半導体集積回路等の半導体装置及び集積回路基板上にフィールド酸化物（ＦＯＸ）領域を形成するための製造技術に関し、より詳細には、集積回路基板上にシャロー・トレンチ・アイソレーション（ＳＴＩ）領域を形成するための製造技術に関する。
【０００２】
【従来の技術】
半導体装置を製造するプロセスは、基板上に形成された電子集積回路の適正な機能を保証するために必要な回路保護を提供する誘電材料からなるアイソレーション領域を設けるプロセスを含んでいる。
このプロセスは、シリコン表面を局所的に酸化する手法（ＬＯＣＯＳ）を含んでいる。このプロセスは、典型的には、シリコン酸化物層（バリヤ酸化物層）上にシリコン窒化物層を０．０５μｍ〜０．１０μｍの範囲の厚さに堆積することから始まる。シリコン窒化物は、典型的には、低圧化学気相成長（ＬＰＣＶＤ）法を用いて堆積される。次いで、このシリコン窒化物層上に、工業的に知られている適当な市販のフォトレジスト材料からなるフォトレジストマスク層が堆積される。次に、素子分離用のトレンチを形成するためにフォトレジストマスク層がパターニングされる。更にエッチングを行うことで、素子分離用のトレンチが、シリコン酸化物層及びシリコン窒化物層とフォトレジストマスク層の一部に隣り合って形成される。このトレンチを形成するために、典型的には、基板の表層部分が僅かに、約０．２５μｍ程度エッチング除去される。次に、シリコン酸化物堆積用のソースとしてのテトラエチルオルトシリケート（ＴＥＯＳ）を用いて、アイソレーション領域に厚いシリコン酸化物のパッドを堆積することにより酸化物層が形成される。この酸化物パッドはフィールド酸化物（ＦＯＸ）パッドとも称され、その厚さは１．２μｍ〜１．５μｍの範囲にある。
【０００３】
上記のプロセスは更に、アイソレーション領域に形成された酸化物パッドをシリコン窒化物層の表面レベルと実質的に同じ表面レベルの厚さまで研磨する工程を含んでいる。このようにして酸化物パッドを形成した後、ウエットエッチングによりシリコン窒化物層及びシリコン酸化物層が除去され、その部分に、種々の集積回路素子を形成するのに用いられる活性領域が露出する。ウエットエッチングは、典型的には、先ず熱リン酸を用いてシリコン窒化物層をエッチングし、次いで基板をフッ酸（ＨＦ）に浸してシリコン酸化物層をエッチングすることで、行われる。
【０００４】
【発明が解決しようとする課題】
上述したように、従来技術に係るトレンチ形成方法では、トレンチの形成の際に、活性領域を保護しているバリヤ酸化物層及びシリコン窒化物層の当該トレンチに隣り合っている部分が削り取られるという問題があった。これに鑑み、半導体基板の活性領域を覆っているバリヤ酸化物層及びシリコン窒化物層において素子分離用トレンチに隣り合っている部分を削り取ることなく当該トレンチを形成する方法が求められている。
【０００５】
本発明が解決しようとする課題は、シャロー・トレンチ・アイソレーションを形成する方法において、素子分離用トレンチを形成するのに用いるエッチングプロセスが行われている間に半導体基板の活性領域を保護している各層の当該トレンチに隣り合っている部分が削り取られるのを防止することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、本発明は、シャロー・トレンチ・アイソレーションを形成する方法において、バリヤ酸化物層を有するように形成された半導体基板を準備する工程と、前記バリヤ酸化物層の上に互いに間隔をおいて形成された誘電材料からなる少なくとも１対のパッドを形成する工程と、前記１対のパッドの表面と１対のパッド間の領域における前記バリヤ酸化物層の上にシリコン酸化物層を形成する工程であって、前記１対のパッド間の領域が素子分離用のシャロー・トレンチを形成するための領域を画定している、前記シリコン酸化物層を形成する工程と、前記シリコン酸化物層の上にポリシリコン層を形成する工程であって、前記ポリシリコン層が、前記素子分離用のシャロー・トレンチを形成するために画定された領域において第１のＵ字状のくぼみを有し、前記１対のパッドに隣接するシリコン酸化物層と共に第１のバッファ領域を提供している、前記ポリシリコン層を形成する工程と、エッチング処理により、前記素子分離用のシャロー・トレンチを形成するために画定された領域においてより広い第２のＵ字状のくぼみを形成する工程であって、前記第２のＵ字状のくぼみが傾斜の付いた対向する側壁部を有し、該側壁部がシリコン酸化物及びポリシリコンからなる第２のバッファ領域を構成している、前記第２のＵ字状のくぼみを形成する工程と、前記１対のパッドに隣接しかつ厚みが変化する前記第２のバッファ領域を形成するように前記半導体基板に平行な方向に前記第２のバッファ領域の厚さを減じながら、前記第２のＵ字状のくぼみの側壁部を構成するポリシリコンの部分を全てエッチングして除去し、前記バリヤ酸化物層を通して前記半導体基板内に所定の深さエッチングを行うことにより、前記半導体基板内に素子分離用のＶ字状のトレンチであって、前記第２のバッファ領域が前記素子分離用のＶ字状のトレンチの上端の側壁部分を構成するように前記Ｖ字状のトレンチを形成する工程とを含む手段を講じた。
上記本発明において、前記Ｖ字状のトレンチの実質部分内に素子分離用の第１の熱酸化物を成長させる工程を含む手段を更に講じてもよい。
【０００７】
本発明に係る形成方法によれば、素子分離用のトレンチを形成するために画定された領域において第１のＵ字状のくぼみを有するように形成されたポリシリコン層は、第２のシリコン酸化物層と共に、隣り合って対向するシリコン窒化物パッドに対してバッファ領域を提供しているので、かかるバッファ領域の介在により、トレンチの形成に際してエッチングが行われている間、半導体基板の活性領域を保護しているバリヤ酸化物層及びシリコン窒化物パッドの当該トレンチに隣り合っている部分が削り取られるのを防止することができる。
【０００８】
また、第１のＵ字状のくぼみより広い第２のＵ字状のくぼみを形成する際に、傾斜の付いた対向する側壁部を有するように第２のＵ字状のくぼみを形成しているので、該側壁部をスペーサとして利用することができる。従って、このスペーサの介在により、シリコン窒化物パッドを削り取ることなく、Ｖ字状のトレンチを半導体基板内に所定の深さで形成することが可能となる。さらに、Ｖ字状のトレンチを形成する際に、側壁部（バッファ領域）を構成するポリシリコンの部分をエッチング除去してその厚さを減じているので、相対的にトレンチ間口を拡げることができ、これによって当該トレンチを形成するのが容易になる。
【００１０】
本発明の他の特徴は、以下に記述する発明の実施の形態に開示され、またその記載から明らかとなるであろう。
【００１１】
【発明の実施の形態】
本発明をより十分に理解するために、以下、その一実施形態について添付図面を参照しながら説明する。なお、各図を通して、同じ構成要素には同じ参照符号が付されている。
図１〜図５は、本発明に係るシャロー・トレンチ・アイソレーション構造を形成する際に用いる一実施形態としてのトレンチ・アイソレーション形成工程を示すものである。
【００１２】
図１に示されるように、半導体基板（本実施形態ではシリコン基板）１０は、第１のシリコン酸化物層としてのバリヤ酸化物層１１が当該基板１０を覆うように形成された状態に加工されている。また、バリヤ酸化物層１１の上に部分的に複数のシリコン窒化物パッド１４が互いに間隔をおいて形成されている。これらシリコン窒化物パッド１４を形成した後、第２のシリコン酸化物層として例えば熱酸化物層１２が、シリコン窒化物パッド１４の側壁部分を含めてその表面に、且つ各シリコン窒化物パッド１４間の領域においてバリヤ酸化物層１１の上に部分的に成長される。ここに、各シリコン窒化物パッド１４間の領域は、素子分離用のシャロー・トレンチを形成するための領域を画定する。熱酸化物層１２を形成した後、ポリシリコン層１３が熱酸化物層１２の上に形成される。このポリシリコン層１３は、上記素子分離用のシャロー・トレンチを形成するために画定された領域において第１のＵ字状のくぼみを有するように形成される。ポリシリコン層１３と熱酸化物層１２は、この後のエッチング処理の期間中、素子分離用のトレンチを成形し且つシリコン窒化物パッド１４の隅部を保護するためのバッファ領域を提供する。
【００１３】
図２は第１のエッチング工程を示しており、ここでは、第１のＵ字状のくぼみを成形することで、より広い第２のＵ字状のくぼみが形成される。この第２のＵ字状のくぼみはスペーサＳが形成されるように形成されており、このスペーサＳは、酸化物（１２）とポリシリコン（１３）からなるバッファ領域を構成し、変化する幅Ｗｓを有している。
【００１４】
図３に最良に見られるように、上記スペーサＳの存在により半導体基板１０内に素子分離用のＶ字状のトレンチＴを形成するのが容易になる。第２のエッチング処理によって素子分離用のトレンチＴが形成されている間、そのエッチング処理によりスペーサＳの幅Ｗｓは小さくなる。トレンチＴを形成している間、基本的には、スペーサＳのうちポリシリコン（１３）の部分が全てエッチング除去され、酸化物（１２）の部分のみがスペーサＳｘとして残存する。素子分離用のＶ字状のトレンチ構造は、例えば０．２μｍの幅Ｗｔをもつ開口部を形成している上端部分と、０．２μｍより小さい幅Ｗｂをもつ底端部分を有している。また、Ｖ字状のトレンチＴは、５００Å〜２０００Åの範囲内で所定の深さｄｔをもって半導体基板１０内に形成される。
【００１５】
トレンチＴを形成した後、図４に示されるように、素子分離用の材料（領域１５）がトレンチＴの対向するシリコン側壁部から成長される。素子分離用の材料は、例えば熱酸化物（ＨＴＯ）形成プロセスを用いて成長される。この場合、そのプロセスの間、トレンチＴの上の方の部分における酸化物層１１，１２の膜厚は厚くなる。トレンチＴが微小寸法で形成されていることにより、当該トレンチ内を充填するよう成長されるべき酸化物のピンチ効果を容易に引き出すことができる。このように図４は、Ｖ字状のトレンチＴの実質部分内を充填する酸化物の領域１５を示している。また、図４に示されるように、スペーサＳｘに隣り合っているＶ字状のトレンチＴの上の方の部分は、この段階では未だ酸化物の無い状態となっている。
【００１６】
図５は、トレンチＴを完全に充填するために酸化物の領域１５上に堆積された追加的な酸化物の領域１６を示している。この追加的な酸化物の領域１６は、工業的に知られている化学気相成長（ＣＶＤ）法によって堆積される。この後、出来上がった構造の表面の凹凸を化学機械研磨（ＣＭＰ）法によって研磨し、平坦化を行う。
【００１７】
以上説明したように、本実施形態に係るトレンチ・アイソレーションの形成方法によれば、Ｖ字状のトレンチＴを形成するために画定された領域において第１のＵ字状のくぼみを有するように形成されたポリシリコン層１３は、熱酸化物層１２と共に、隣り合って対向するシリコン窒化物パッド１４に対してバッファ領域を提供しているので、かかるバッファ領域の介在により、トレンチの形成に際してエッチングが行われている間、半導体基板１０の活性領域を保護しているバリヤ酸化物層１１及びシリコン窒化物パッド１４の当該トレンチに隣り合っている部分が削り取られるのを防止することができる。
【００１８】
また、第１のＵ字状のくぼみより広い第２のＵ字状のくぼみを形成する際に、傾斜の付いた対向する側壁部を有するように第２のＵ字状のくぼみを形成しており、該側壁部をスペーサＳとして利用することができるので、このスペーサの介在により、シリコン窒化物パッド１４を削り取ることなく、Ｖ字状のトレンチＴを半導体基板１０内に所定の深さで形成することができる。さらに、Ｖ字状のトレンチＴを形成する際に、側壁部を構成するポリシリコン（１３）の部分をエッチング除去してその厚さを減じているので、トレンチ形成用の領域（トレンチ間口）を相対的に拡げることができ、これによってＶ字状のトレンチＴを容易に形成することが可能となる。
【００１９】
上述したように、本発明は好適な一実施形態について特定的に図示し記述しているが、特許請求の範囲に記載されているような本発明の要旨から逸脱することなく形状や半導体材料或いはその導電型（Ｎ型又はＰ型）において種々の変更もしくは変形が可能であることは、当業者にとって明らかであろう。なお、ここに例示的に開示した発明は、ここに特定的に開示されていない何らかの要素が無くても実施し得ることはもちろんである。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る素子分離用のシャロー・トレンチを形成するために画定された領域における第１のＵ字状のくぼみを示す断面図である。
【図２】傾斜の付いた対向する側壁部を有し、該側壁部が、シリコン窒化物パッドが削り取られるのを防止するための、酸化物及びポリシリコンからなるスペーサを形成している第２のＵ字状のくぼみを示す断面図である。
【図３】本発明の方法に従って半導体基板内に形成された素子分離用のＶ字状のトレンチを示す断面図である。
【図４】図３に示されるように形成されたＶ字状のトレンチと共に、該トレンチの実質部分内に成長された素子分離用のシリコン酸化物の領域を示す断面図である。
【図５】図４に示されるように形成されたＶ字状のトレンチと共に、該トレンチの上の方の部分に堆積された追加的なシリコン酸化物の領域を示す断面図である。
【符号の説明】
１０…半導体基板（シリコン基板）
１１…バリヤ酸化物層（第１のシリコン酸化物層）
１２…熱酸化物層（第２のシリコン酸化物層）
１３…ポリシリコン層
１４…シリコン窒化物パッド
１５，１６…素子分離用の材料の領域（第１，第２のシリコン酸化物の領域）
Ｓ，Ｓｘ…スペーサ
Ｔ…Ｖ字状のトレンチ
Claims (5)
- シャロー・トレンチ・アイソレーションを形成する方法において、
（ａ）バリヤ酸化物層を有するように形成された半導体基板を準備する工程と、
（ｂ）前記バリヤ酸化物層の上に互いに間隔をおいて形成された誘電材料からなる少なくとも１対のパッドを形成する工程と、
（ｃ）前記１対のパッドの表面と１対のパッド間の領域における前記バリヤ酸化物層の上にシリコン酸化物層を形成する工程であって、前記１対のパッド間の領域が素子分離用のシャロー・トレンチを形成するための領域を画定している、前記シリコン酸化物層を形成する工程と、
（ｄ）前記シリコン酸化物層の上にポリシリコン層を形成する工程であって、前記ポリシリコン層が、前記素子分離用のシャロー・トレンチを形成するために画定された領域において第１のＵ字状のくぼみを有し、前記１対のパッドに隣接するシリコン酸化物層と共に第１のバッファ領域を提供している、前記ポリシリコン層を形成する工程と、
（ｅ）エッチング処理により、前記素子分離用のシャロー・トレンチを形成するために画定された領域においてより広い第２のＵ字状のくぼみを形成する工程であって、前記第２のＵ字状のくぼみが傾斜の付いた対向する側壁部を有し、該側壁部がシリコン酸化物及びポリシリコンからなる第２のバッファ領域を構成している、前記第２のＵ字状のくぼみを形成する工程と、
（ｆ）前記１対のパッドに隣接しかつ厚みが変化する前記第２のバッファ領域を形成するように前記半導体基板に平行な方向に前記第２のバッファ領域の厚さを減じながら、前記第２のＵ字状のくぼみの側壁部を構成するポリシリコンの部分を全てエッチングして除去し、前記バリヤ酸化物層を通して前記半導体基板内に所定の深さエッチングを行うことにより、前記半導体基板内に素子分離用のＶ字状のトレンチであって、前記第２のバッファ領域が前記素子分離用のＶ字状のトレンチの上端の側壁部分を構成するように前記Ｖ字状のトレンチを形成する工程とを含むことを特徴とするシャロー・トレンチ・アイソレーションの形成方法。 - 前記Ｖ字状のトレンチの実質部分内に素子分離用の第１の熱酸化物を成長させる工程を更に含むことを特徴とする請求項１に記載のシャロー・トレンチ・アイソレーションの形成方法。
- ＣＶＤ法により、前記Ｖ字状のトレンチの上端部分に第２の酸化物を堆積させる工程を更に含むことを特徴とする請求項２に記載のシャロー・トレンチ・アイソレーションの形成方法。
- シャロー・トレンチ・アイソレーションを形成する方法において、
（ａ）バリヤ酸化物層を有するように形成された半導体基板を準備する工程と、
（ｂ）前記バリヤ酸化物層の上に互いに間隔をおいて形成された誘電材料からなる少なくとも1対のパッドを形成する工程と、
（ｃ）前記１対のパッドの表面と１対のパッド間の領域における前記バリヤ酸化物層の上にシリコン酸化物層を形成する工程であって、前記１対のパッド間の領域が素子分離用のシャロー・トレンチを形成するための領域を画定している、前記シリコン酸化物層を形成する工程と、
（ｄ）前記シリコン酸化物層の上にポリシリコン層を形成する工程であって、前記ポリシリコン層が、前記素子分離用のシャロー・トレンチを形成するために画定された領域において第１のＵ字状のくぼみを有し、前記１対のパッドに隣接するシリコン酸化物層と共に第１のバッファ領域を提供している、前記ポリシリコン層を形成する工程と、
（ｅ）エッチング処理により、前記素子分離用のシャロー・トレンチを形成するために画定された領域においてより広い第２のＵ字状のくぼみを形成する工程であって、前記第２のＵ字状のくぼみが傾斜の付いた対向する側壁部を有し、該側壁部がシリコン酸化物及びポリシリコンからなる第２のバッファ領域を構成している、前記第２のＵ字状のくぼみを形成する工程と、
（ｆ）前記１対のパッドに隣接しかつ厚みが変化する前記第２のバッファ領域を形成するように前記半導体基板に平行な方向に前記第２のバッファ領域の厚さを減じながら、前記第２のＵ字状のくぼみの側壁部を構成するポリシリコンの部分を全てエッチングして除去し、前記バリヤ酸化物層を通して前記半導体基板内に所定の深さエッチングを行うことにより、前記半導体基板内に素子分離用のＶ字状のトレンチであって、前記第２のバッファ領域が前記素子分離用のＶ字状のトレンチの上端の側壁部分を構成するように前記Ｖ字状のトレンチを形成する工程と、
（ｇ）前記Ｖ字状のトレンチの実質部分内に素子分離用の第１の熱酸化物を成長させる工程とを含むことを特徴とするシャロー・トレンチ・アイソレーションの形成方法。 - ＣＶＤ法により、前記Ｖ字状のトレンチの上端部分に第２の酸化物を堆積させる工程を更に含むことを特徴とする請求項４に記載のシャロー・トレンチ・アイソレーションの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/082,607 | 1998-05-20 | ||
| US09/082,607 US6232646B1 (en) | 1998-05-20 | 1998-05-20 | Shallow trench isolation filled with thermal oxide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031262A JP2000031262A (ja) | 2000-01-28 |
| JP3703069B2 true JP3703069B2 (ja) | 2005-10-05 |
Family
ID=22172223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17881199A Expired - Fee Related JP3703069B2 (ja) | 1998-05-20 | 1999-05-20 | シャロー・トレンチ・アイソレーションの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6232646B1 (ja) |
| JP (1) | JP3703069B2 (ja) |
| KR (1) | KR100675962B1 (ja) |
| TW (1) | TW520548B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323104B1 (en) * | 2000-03-01 | 2001-11-27 | Micron Technology, Inc. | Method of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry |
| KR100421046B1 (ko) * | 2001-07-13 | 2004-03-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100458767B1 (ko) * | 2002-07-04 | 2004-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| US6727150B2 (en) | 2002-07-26 | 2004-04-27 | Micron Technology, Inc. | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers |
| US7381615B2 (en) * | 2004-11-23 | 2008-06-03 | Sandisk Corporation | Methods for self-aligned trench filling with grown dielectric for high coupling ratio in semiconductor devices |
| US7402886B2 (en) * | 2004-11-23 | 2008-07-22 | Sandisk Corporation | Memory with self-aligned trenches for narrow gap isolation regions |
| US20060240660A1 (en) * | 2005-04-20 | 2006-10-26 | Jin-Sheng Yang | Semiconductor stucture and method of manufacturing the same |
| US20080157169A1 (en) * | 2006-12-28 | 2008-07-03 | Yuan Jack H | Shield plates for reduced field coupling in nonvolatile memory |
| US20080160680A1 (en) * | 2006-12-28 | 2008-07-03 | Yuan Jack H | Methods of fabricating shield plates for reduced field coupling in nonvolatile memory |
| CN102117762B (zh) * | 2010-01-05 | 2012-11-07 | 上海华虹Nec电子有限公司 | 浅沟隔离槽 |
| CN110416089B (zh) * | 2019-07-31 | 2023-02-03 | 上海华虹宏力半导体制造有限公司 | 一种ldmos的制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5433794A (en) * | 1992-12-10 | 1995-07-18 | Micron Technology, Inc. | Spacers used to form isolation trenches with improved corners |
| JPH07122627A (ja) * | 1993-10-22 | 1995-05-12 | Sony Corp | 半導体装置の製造方法 |
| US5643822A (en) * | 1995-01-10 | 1997-07-01 | International Business Machines Corporation | Method for forming trench-isolated FET devices |
| JPH08316224A (ja) * | 1995-05-18 | 1996-11-29 | Sony Corp | 素子分離法及び半導体装置の製造方法 |
| US5679599A (en) * | 1995-06-22 | 1997-10-21 | Advanced Micro Devices, Inc. | Isolation using self-aligned trench formation and conventional LOCOS |
| US5643823A (en) * | 1995-09-21 | 1997-07-01 | Siemens Aktiengesellschaft | Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures |
| US6064104A (en) * | 1996-01-31 | 2000-05-16 | Advanced Micro Devices, Inc. | Trench isolation structures with oxidized silicon regions and method for making the same |
| KR980012278A (ko) * | 1996-07-12 | 1998-04-30 | 원본미기재 | 반도체 소자분리공정 |
| US5910018A (en) * | 1997-02-24 | 1999-06-08 | Winbond Electronics Corporation | Trench edge rounding method and structure for trench isolation |
| US5895253A (en) * | 1997-08-22 | 1999-04-20 | Micron Technology, Inc. | Trench isolation for CMOS devices |
| US5945724A (en) * | 1998-04-09 | 1999-08-31 | Micron Technology, Inc. | Trench isolation region for semiconductor device |
-
1998
- 1998-05-20 US US09/082,607 patent/US6232646B1/en not_active Expired - Lifetime
-
1999
- 1999-05-11 TW TW088107569A patent/TW520548B/zh not_active IP Right Cessation
- 1999-05-20 KR KR1019990018256A patent/KR100675962B1/ko not_active IP Right Cessation
- 1999-05-20 JP JP17881199A patent/JP3703069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031262A (ja) | 2000-01-28 |
| KR19990088449A (ko) | 1999-12-27 |
| KR100675962B1 (ko) | 2007-02-01 |
| US6232646B1 (en) | 2001-05-15 |
| TW520548B (en) | 2003-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006054486A (ja) | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP3703069B2 (ja) | シャロー・トレンチ・アイソレーションの形成方法 | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| JP4037597B2 (ja) | トレンチ素子分離方法 | |
| US7015114B2 (en) | Trench in semiconductor device and formation method thereof | |
| US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide | |
| KR100620707B1 (ko) | 반도체 소자의 ｓｔｉ 형성 방법 | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| US6281063B1 (en) | Method for manufacturing trench isolation | |
| KR101056244B1 (ko) | 반도체 소자의 제조방법 | |
| JP4756926B2 (ja) | 素子分離構造部の製造方法 | |
| JP3154057B2 (ja) | 半導体デバイスの素子隔離層形成方法 | |
| KR100203906B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100343132B1 (ko) | 반도체장치의소자분리방법 | |
| KR100365738B1 (ko) | 반도체소자의소자분리막형성방법 | |
| JPH11163118A (ja) | 半導体装置の製造方法 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR101059810B1 (ko) | 반도체 소자의 제조방법 | |
| KR100521449B1 (ko) | 반도체 소자의 소자 분리막 및 그의 제조 방법 | |
| KR100881414B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR19990081301A (ko) | 반도체 장치의 트렌치 소자 분리 형성 방법 | |
| KR100202177B1 (ko) | 반도체장치의 소자분리영역 형성방법 | |
| KR100753033B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010327 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040625 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041027 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20041201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |