JPH03108359A - 配線構造及びその形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線構造及びその形成方法に関し、例えば高
集積の半導体集積回路に適用して好適なものである。

〔発明の概要〕

本発明の配線構造においては、コンタクトホールと配線
とが自己整合的に形成されている。また、本発明の配線
構造の形成方法は、コンタクトホールと配線とが自己整
合的に形成された配線構造を形成するために、半導体基
板上に形成された絶縁膜上に、形成すべき配線の形状に
対応した形状の第１の開口を有する第１のレジストパタ
ーンを形成する工程と、第１のレジストパターンをマス
クとして絶縁膜をその膜厚方向の途中までエッチングす
ることにより溝を形成する工程と、第１のレジストパタ
ーンの第１の開口と交差する第２の開口を有する第２の
レジストパターンを形成する工程と、少なくとも第２の
レジストパターンをマスクとして上記絶縁膜をエツチン
グすることによりコンタクトホールを形成する工程と、
配線形成用の導体膜を全面に形成する工程と、導体膜を
エッチバックすることにより絶縁膜の溝及びコンタクト
ホールの内部に埋め込まれた配線を形成する工程とを具
備する。

本発明によって、配線間の間隔の縮小を図ることができ
、例えば高集積密度の半導体集積回路を実現することが
できる。

〔従来の技術〕

従来、半導体集積回路においてコンタクトホールに合わ
せて上層配線を形成する場合には、次のような方法が用
いられている。すなわち、第９図に示すように、まず図
示省略した眉間絶縁膜にコンタクトホールＣ′を形成す
る０次に、全面に例えばアルミニウム（ＡＩ）膜を形成
した後、このＡＩ膜上にリソグラフィーによりレジスト
パターン（図示せず）を形成する０次に、このレジスト
パターンをマスクとしてこのＡ１１ｌｌをエツチングす
ることにより配線１０１を形成する。この場合、このレ
ジストパターンを形成するためのリソグラフィー工程に
おける露光時には合わせずれが生じることから、配線１
０１のうちのコンタクトホールＣ′の周囲の部分１０１
ａは、この合わせずれに対するマージン分だけその幅を
大きくする必要がある。

〔発明が解決しようとする課題〕

上述のように、第９図に示す従来の配線構造においては
、配線１０１のうちのコンタクトホールＣ′の周囲の部
分１０１ａの幅を他の部分に比べて大きくする必要があ
ることから、隣接する配線１０１間の間隔を縮小するこ
とが難しく、これが半導体集積回路の高集積密度化を図
る上で障害となっていた。

従って本発明の目的は、配線間の間隔の縮小を図ること
ができる配線構造を提供することにある。

本発明の他の目的は、配線間の間隔が小さい配線構造を
形成することができる配線構造の形成方法を提供するこ
とにある。

（課題を解決するための手段〕 上記目的を達成するために、本発明は、以下のように構
成されている。

本発明の配線構造においては、コンタクトホール（Ｃ）
と配線（３）とが自己整合的に形成されている。

本発明の配線構造の形成方法においては、半導体基板（
１）上に形成された絶縁膜（２）上に、形成すべき配線
（３）の形状に対応した形状の第１の開口（４ａ）を有
する第１のレジストパターン（４）を形成する工程と、
第１のレジストパターン（４）をマスクとして絶縁膜（
２）をその膜厚方向の途中までエツチングすることによ
り溝（２ａ）を形成する工程と、第１のレジストパター
ン（４）の第１の開口（４ａ）と交差する第２の開口（
５ａ）を有する第２のレジストパターン（５）を形成す
る工程と、少な（とも第２のレジストパターン（５）を
マスクとして絶縁膜（２）をエツチングすることにより
コンタクトホール（Ｃ）を形成する工程と、配線形成用
の導体膜（６）を全面に形成する工程と、導体膜（６）
をエッチバックすることにより絶縁膜（２）の溝（２ａ
）及びコンタクトホール（Ｃ）の内部に埋め込まれた配
線（３）を形成する工程とを具備する。

第１のレジストパターン（４）の第１の開口（４ａ）と
第２のレジネトパターン（５）の第２の開口（５ａ）と
の交差角度は、最も一般的には９０′とされ、この場合
には平面形状が長方形または正方形のコンタクトホール
（Ｃ）が形成される。しかし、この交差角度は９０°以
外の角度とすることも可能であり、この場合には平面形
状が平行四辺形のコンタクトホール（Ｃ）が形成される
。

半導体基板（１）上に形成される絶縁膜は、単層構造と
してもよいし、多層構造としてもよい。

絶縁膜を単層構造とする場合には、この絶縁膜としては
例えばｓｔｏｗ膜を用いることができる。また、絶縁膜
を多層構造とする場合には、互いに選択エツチングが可
能な絶縁膜を組み合わせるのが好ましい。具体的には、
この多層構造の絶縁膜としては、例えばＳｉ、Ｎ、膜上
に５ｉｆｔ膜を形成したものなどを用いることができる
。

第１のレジストパターン（４）は、第２のレジストパタ
ーン（５）を形成する時点で残しておいてもよいし、第
２のレジストパターン（５）を形成する前に除去してお
いてもよい。第２のレジストパターン（５）を形成する
前に第１のレジストパターン（４）を除去する場合には
、上記絶縁膜としては互いに選択エツチングが可能な絶
縁膜から成る多層構造のものを用いるのが好ましい。こ
うすることによって、第２のレジストパターン（５）を
マスクとして絶縁膜をエツチングする場合に、コンタク
トホール（Ｃ）以外の部分が工・ンチングされるのを防
止することが可能となる。

配線形成用の導体膜（６）としては、タングステン（Ｗ
）膜その他の金属膜や高融点金属シリサイド膜などの各
種の導電材料の膜を用いることができる。

〔作用〕

上述のように構成された本発明の配線構造によれば、コ
ンタクトホール（Ｃ）と配線（３）とが自己整合的に形
成されていることから、コンタクトホール（Ｃ）の周囲
の部分の配線（３）の幅をこの配線（３）を形成するた
めのリソグラフィー工程における合わせずれに対するマ
ージン分だけ大きくする必要がな（なる、これによって
、配線（３）間の間隔を使用するレジストの解像度など
によって決まる限界寸法まで縮小することができる。そ
して、このような配線構造を半導体集積回路に適用すれ
ば、高集積密度の半導体集積回路を実現することができ
る。

上述のように構成された本発明の配線構造の形成方法に
よれば、第１のレジストパターン（４）を残したまま第
２のレジストパターン（５）を形成する場合には、これ
らの第１のレジストパターン（４）及び第２のレジスト
パターン（５）をマスクとして絶縁膜（２）をエツチン
グすることにより、溝（２ａ）に対して自己整合的にコ
ンタクトホール（Ｃ）を形成することができる。この場
合、溝（２ａ）の長手方向の側面とこの長手方向のコン
タクトホール（Ｃ）の側面とは互いに一致する。そして
、導体膜（６）をエッチバックすることにより溝（２ａ
）及びコンタクトホール（Ｃ）の内部に埋め込まれて形
成された配線（３）は、コンタクトホール（Ｃ）に対し
て自己整合となる。

この場合、配線（３）の長手方向の端面とこの長手方向
のコンタクトホール（Ｃ）の側面とは互いに一致する。

以上より、コンタクトホール（Ｃ）の周囲の部分の配線
（３）の幅を大きくする必要がなくなり、従って配線（
３）間の間隔が小さい配線構造を形成することができる
。そして、これによって、高集積密度の半導体集積回路
を実現することができる。

〔実施例〕

以下、本発明の実施例について図面を参照しながら説明
する。なお、実施例の全図において、同一または対応す
る部分には同一の符号を付す。

第１図は本発明の一実施例による半導体集積回路を示し
、特にその配線部を示したものである。

第２図及び第３図はそれぞれ第１図のｎ−ｔｔ線及び■
−■線に沿っての断面を示す。

第１図、第２図及び第３図に示すように、この実施例に
よる半導体集積回路においては、例えばシリコン（Ｓｉ
）基板１上に例えばＳｉｎｇ膜２が形成されている。こ
のＳｉＯオ膜２には細長い溝２８が形成され、この溝２
８の長手方向の途中の部分にコンタクトホールＣが形成
されている。この場合、この溝２ａの長手方向の側面と
この長手方向のコンタクトホールＣの側面とは互いに一
致している。符号３は例えばＷ膜のような金属膜から成
る配線を示す。この配線３は溝２ａ及びコンタクトホー
ルＣの内部に埋め込まれており、その表面はＳｉｎｇ膜
２０膜面０表面同一平面上にある。そして、この配線３
は、コンタクトホールＣを通じて、Ｓｔ基板１中に形成
された拡散層（図示せず）にコンタクトしている。この
場合、配線３の長手方向の端面とこの長手方向のコンタ
クトホールＣの側面とは互いに一致している。

次に、上述のように構成されたこの実施例による半導体
集積回路の製造方法を第４図Ａ〜第４図Ｆを参照しなが
ら説明する。

第４図Ａに示すように、まずＳｉ基板ｌ上にＳｉＯ□膜
２を形成した後、このＳｉｎ、膜２上に、形成すべき配
線３の形状に対応した形状の開口４ａを有する第１のレ
ジストパターン４をリソグラフィーにより形成する。

次に、この第１のレジストパターン４をマスクとして、
形成すべき配線３の厚さに相当する深さまでＳｉｎ、膜
２を例えば反応性イオンエツチング（ＲＩＥ）法により
基板表面と垂直方向にエツチングする。これによって、
第４図Ｂに示すように、Ｓｉｎｇ膜２に溝２ａが形成さ
れる。

次に、第４図Ｃに示すように、第１のレジストパターン
４及び溝２ａ上に、この第１のレジストパターン４の開
口４ａとほぼ直交する開口５ａ（第１図参照）を有する
第２のレジストパターン５をリソグラフィーにより形成
する。なお、この第２のレジストパターン５を形成する
ための現像の際に第１のレジストパターン４が現像され
ないようにするために、第１のレジストパターン４及び
第２のレジストパターン５のうちの一方をネガ型とし、
他方をポジ型とするか、あるいは第２のレジストパター
ン５を形成する前に、第１のレジストパターン４がこの
第２のレジストパターン５を形成する際に用いられる現
像液に対して不溶となるようにこの第１のレジストパタ
ーン４にあらかじめ不溶化処理を施しておく必要がある
。

次に、この第２のレジストパターン５及び第１のレジス
トパターン４をマスクとしてＳｉｎｇ膜２を例えばＲＩ
Ｅ法により基板表面と垂直方向にエツチングして、第４
図りに示すように、コンタクトホールＣを形成する。こ
のコンタクトホールＣは、溝２ａに対して自己整合的に
形成される。

次に、第１のレジストパターン４及び第２のレジストパ
ターン５を除去した後、第４図已に示すように、例えば
スパッタ法や真空蒸着法などにより全面に例えばＷ膜の
ような金属膜６を形成する。

次に、第４１ｍＦに示すように、この金属膜６上にレジ
スト７をその表面がほぼ平坦となるように塗布する。こ
の後、例えばＲＩＥ法により、これらのレジスト７及び
金属膜６をＳｉｎｇ膜２の表面が露出するまで基板表面
と垂直方向にエッチバックする。これによって、第１図
、第２図及び第３図に示すように、コンタクトホールＣ
に対して自己整合的に配線３が形成される。

以上のように、この実施例によれば、配線３とコンタク
トホールＣとが自己整合となるので、コンタクトホール
Ｃの周囲の部分の配線３の幅を従来のように大きくする
必要がなくなり、従ってその分だけ配線３間の間隔の縮
小を図ることができる。これによって、高集積密度の半
導体集積回路を実現することができる。

また、この実施例による配線形成方法によれば、配線３
及びコンタクトホールＣを、すでに確立された技術のみ
を用いて容易に形成することができる。

この実施例による配線構造は、ＭＯ３ＬＳＩ、バイポー
ラ−ＣＭＯ３ＬＳＩ、バイポーラＬＳＩなどの各種の半
導体集積回路に適用することが可能である。より具体的
には、例えばＭＯ３ＬＳＩによるダイナミックＲＡＭや
スタティックＲＡＭなどに適用することが可能である。

次に、本発明の他の実施例について説明する。

第５図は本発明の他の実施例による半導体集積回路を示
し、特にその配線部を示したものである。

第６図及び第７図はそれぞれ第５図のＶｌ−Ｖｌ線及び
■−■線に沿っての断面を示す。

第５図、第６図及び第７図に示すように、この実施例に
よる半導体集積回路においては、Ｓｉ基板１上に例えば
５ｉｓＮａ膜８及び５ｉＯｔ膜２が形成されている。そ
の他の構成は先に述べた実施例と実質的に同一である。

次に、上述のように構成されたこの実施例による半導体
集積回路の製造方法を第８図Ａ〜第８図りを参照しなが
ら説明する。

第８図Ａに示すように、まずＳｉ基板ｌ上にＳｉ３Ｎ４
膜８及びＳｉｎ、膜２を順次形成した後、この５ｉｆｔ
膜２上に第１のレジストパターン４を形成する。

次に、この第１のレジストパターン４をマスクとして５
ｉｆｔ膜２を例えばＲＩＥ法により基板表面と垂直方向
にエツチングして、第８図Ｂに示すように、溝２ａを形
成する。このＲＩＥ法によるＳｉｎ、膜２のエツチング
の際には、５ｉｓＮａ膜８がエツチングストッパーとし
て働く。すなわち、Ｓｉ３Ｎ、膜８が露出した時点でエ
ツチングは自動的に停止し、このＳｉ、Ｎ、膜８はほと
んどエツチングされない、この結果、配線３の厚さを決
める開口２ａの深さは、ＳｉＯ２膜２の膜厚にほぼ等し
くなる。従って、Ｓｔｏｗ膜２の膜厚制御により、配線
３の厚さを高精度で決定することができる。

次に、第１のレジストパターン４を除去した後、第８図
Ｃに示すように、ＳｔＯ，膜２上に第２のレジストパタ
ーン５を形成する。

次に、この第２のレジストパターン５をマスクとして、
Ｓ　ｉ　！　Ｎ　ａ膜をエツチングする条件で例えばＲ
ＩＥ法により５ｉｓＮａ膜８を基板表面と垂直方向にエ
ツチングして、第８図りに示すように、コンタクトホー
ルＣを形成する。このエツチングの際には、第２のレジ
ストパターン５の開口５ａにはＳｉ３Ｎ、膜８及びＳｉ
ｎｇ膜２が露出しているが、上述のようにＳｉ、Ｎ、膜
をエツチングする条件でＲＩＥ法によるエツチングを行
う際のＳｉＯ□膜に対するＳｉ、Ｎ、膜の選択比は約５
程度は得られるので、この第２のレジストパターン５の
開口５ａに露出したＳｉ、Ｎ、膜８だけを選択的にエツ
チングしてコンタクトホールＣを形成することができる
。

次に、第２のレジストパターン５を除去した後、先に述
べた実施例と同様に工程を進めて、第５図、第６図及び
第７図に示すように配線３を形成する。

以上のように、この実施例によれば、先に述べた実施例
と同様に、コンタクトホールＣと配線３とが自己整合的
に形成されているので、配線３の間の間隔の縮小を図る
ことができ、これによって高集積密度の半導体集積回路
を実現することができる。

以上、本発明の実施例について説明したが、本発明は、
上述の実施例に限定されるものではなく、本発明の技術
的思想に基づく各種の変形が可能である。

例えば、上述の実施例においては、コンタクトホールＣ
を通じて配線３をＳｉ基板１にコンタクトさせる場合に
ついて説明したが、本発明は、例えば下層配線にコンタ
クトホールを通じて上層配線をコンタクトさせる場合に
適用することも可能である。

また、上述の実施例においては、本発明をＳｉを用いた
半導体集積回路に適用した場合について説明したが、本
発明は、例えば化合物半導体を用いた半導体集積回路に
適用することも可能である。

〔発明の効果〕 本発明は、以上述べたように構成されているので、次の
ような効果がある。

本発明の配線構造によれば、配線の間隔の縮小を図るこ
とができる。

本発明の配線構造の形成方法によれば、配線間の間隔が
小さい配線構造を形成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体集積回路の要部
を示す平面図、第２図は第１図の■−■線に沿っての断
面図、第３図は第１図の■−■線に沿っての断面図、第
４図Ａ〜第４図Ｆは第１図、第２図及び第３図に示す半
導体集積回路の製造方法を工程順に説明するための断面
図、第５図は本発明の他の実施例による半導体集積回路
の要部を示す平面図、第６図は第５図のＶｌ−Ｖｌ線に
沿っての断面図、第７図は第５図の■−■線に沿っての
断面図、第８図Ａ〜第８図りは第５図、第６図及び第７
図に示す半導体集積回路の製造方法を工程順に説明する
ための断面図、 構造を示す平面図である。 第９図は従来の配線 図面における主要な符号の説明 １：Ｓｉ基板、　２：５ｉＯｚ膜、 ４：第１のレジストパターン、 ストパターン、　６：金属膜、

Claims (1)

1. 【特許請求の範囲】 １、コンタクトホールと配線とが自己整合的に形成され
   ていることを特徴とする配線構造。 ２、半導体基板上に形成された絶縁膜上に、形成すべき
   配線の形状に対応した形状の第１の開口を有する第１の
   レジストパターンを形成する工程と、 上記第１のレジストパターンをマスクとして上記絶縁膜
   をその膜厚方向の途中までエッチングすることにより溝
   を形成する工程と、 上記第１のレジストパターンの上記第１の開口と交差す
   る第２の開口を有する第２のレジストパターンを形成す
   る工程と、 少なくとも上記第２のレジストパターンをマスクとして
   上記絶縁膜をエッチングすることによりコンタクトホー
   ルを形成する工程と、 配線形成用の導体膜を全面に形成する工程と、上記導体
   膜をエッチバックすることにより上記絶縁膜の上記溝及
   び上記コンタクトホールの内部に埋め込まれた配線を形
   成する工程とを具備することを特徴とする配線構造の形
   成方法。