JPH0621240A - 半導体装置の配線接続構造及びその製造方法 - Google Patents
半導体装置の配線接続構造及びその製造方法Info
- Publication number
- JPH0621240A JPH0621240A JP19488992A JP19488992A JPH0621240A JP H0621240 A JPH0621240 A JP H0621240A JP 19488992 A JP19488992 A JP 19488992A JP 19488992 A JP19488992 A JP 19488992A JP H0621240 A JPH0621240 A JP H0621240A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- interlayer insulating
- layer wiring
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 コンタクトホール部での上層配線のステップ
カバレージ特性を損なうことなく、上層配線をパターニ
ングする際のレジスト露光時のハレーションを防止す
る。 【構成】 コンタクトホール５に、テーパーではなく、
半導体基板の主面に平行な面５２ａと垂直な面５２ｂと
からなる段差部５２を設ける。
カバレージ特性を損なうことなく、上層配線をパターニ
ングする際のレジスト露光時のハレーションを防止す
る。 【構成】 コンタクトホール５に、テーパーではなく、
半導体基板の主面に平行な面５２ａと垂直な面５２ｂと
からなる段差部５２を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、層間絶縁膜に形成した
コンタクトホールを通じて上下の配線層を互いに接続し
た多層配線構造の半導体装置の配線接続構造及びその製
造方法に関する。
コンタクトホールを通じて上下の配線層を互いに接続し
た多層配線構造の半導体装置の配線接続構造及びその製
造方法に関する。
【０００２】
【従来の技術】配線を何層にも積み重ねた半導体装置の
多層配線構造においては、層間絶縁膜を挟んで上下に形
成された配線間の電気的接続をとるためにその層間絶縁
膜にコンタクトホール（ビアホール）と呼ばれるスルー
ホールを形成する。
多層配線構造においては、層間絶縁膜を挟んで上下に形
成された配線間の電気的接続をとるためにその層間絶縁
膜にコンタクトホール（ビアホール）と呼ばれるスルー
ホールを形成する。
【０００３】例えば、図１２に示すように、層間絶縁膜
１０２を挟んで上下に形成された配線層１０１と１０３
を互いに電気的に接続するために、層間絶縁膜１０２に
コンタクトホール１０４が形成される。この時、上層配
線１０３がこのコンタクトホール１０４の部分で段切れ
等を起こさないように、コンタクトホール１０４の側面
全体又はその一部にテーパー１０４ａを付け、上層配線
材料のステップカバレージを良くするのが普通である。
なお、図中、１００は、下層配線１０１の下地の絶縁層
である。
１０２を挟んで上下に形成された配線層１０１と１０３
を互いに電気的に接続するために、層間絶縁膜１０２に
コンタクトホール１０４が形成される。この時、上層配
線１０３がこのコンタクトホール１０４の部分で段切れ
等を起こさないように、コンタクトホール１０４の側面
全体又はその一部にテーパー１０４ａを付け、上層配線
材料のステップカバレージを良くするのが普通である。
なお、図中、１００は、下層配線１０１の下地の絶縁層
である。
【０００４】
【発明が解決しようとする課題】ところが、上述したよ
うなテーパー面を有するコンタクト構造には次のような
ハレーションの問題が有った。
うなテーパー面を有するコンタクト構造には次のような
ハレーションの問題が有った。
【０００５】即ち、図１２に示すように、上層配線１０
３を所定のパターンに形成するためには、まず、層間絶
縁膜１０２の上の全面に上層配線材料を形成し、この上
層配線材料をホトリソグラフィ技術によりパターニング
するが、この上層配線材料のパターニングに用いるレジ
スト１０５を露光する際、薄い上層配線材料を透過した
露光光がコンタクトホール１０４のテーパー１０４ａの
部分で内側に向かって反射し、この反射光によってレジ
スト１０５が不測に露光されてしまって、図に破線で示
した如く、現像後のレジスト１０５の幅が所望の値より
も小さくなってしまう。そして、この状態で上層配線材
料のパターニングを行うと、当然、上層配線１０３の形
成幅が小さくなり、配線切れ等を生じ易かった。
３を所定のパターンに形成するためには、まず、層間絶
縁膜１０２の上の全面に上層配線材料を形成し、この上
層配線材料をホトリソグラフィ技術によりパターニング
するが、この上層配線材料のパターニングに用いるレジ
スト１０５を露光する際、薄い上層配線材料を透過した
露光光がコンタクトホール１０４のテーパー１０４ａの
部分で内側に向かって反射し、この反射光によってレジ
スト１０５が不測に露光されてしまって、図に破線で示
した如く、現像後のレジスト１０５の幅が所望の値より
も小さくなってしまう。そして、この状態で上層配線材
料のパターニングを行うと、当然、上層配線１０３の形
成幅が小さくなり、配線切れ等を生じ易かった。
【０００６】そこで、本発明の目的は、コンタクトホー
ルの部分での上層配線のステップカバレージ特性を維持
しつつ、そのコンタクトホール部分でレジスト寸法を不
測に変化させるようなハレーションを防止することがで
きる半導体装置の配線接続構造及びその製造方法を提供
することである。
ルの部分での上層配線のステップカバレージ特性を維持
しつつ、そのコンタクトホール部分でレジスト寸法を不
測に変化させるようなハレーションを防止することがで
きる半導体装置の配線接続構造及びその製造方法を提供
することである。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ために、本発明では、層間絶縁膜に形成されたコンタク
トホールを通じて下層配線と上層配線とが互いに接続さ
れている半導体装置の配線接続構造において、前記コン
タクトホールが、半導体基板の主面に対して実質的に平
行な面と実質的に垂直な面とからなる段差を有してい
る。
ために、本発明では、層間絶縁膜に形成されたコンタク
トホールを通じて下層配線と上層配線とが互いに接続さ
れている半導体装置の配線接続構造において、前記コン
タクトホールが、半導体基板の主面に対して実質的に平
行な面と実質的に垂直な面とからなる段差を有してい
る。
【０００８】また、本発明の半導体装置の配線接続構造
の製造方法は、下層配線の上に層間絶縁膜を形成する工
程と、この層間絶縁膜の上に、第１の開口を有する第１
のレジストを形成する工程と、この第１のレジストの上
に、前記第１の開口よりも径の大きな第２の開口を有す
る第２のレジストを形成する工程と、これらの第１及び
第２のレジストをマスクとして前記層間絶縁膜及び前記
第１のレジストを選択的に除去し、前記層間絶縁膜に、
半導体基板の主面に対して実質的に平行な面と実質的に
垂直な面とからなる段差を有し且つ前記下層配線にまで
達するコンタクトホールを形成する工程と、このコンタ
クトホールを通じて前記下層配線と接続する上層配線を
形成する工程とを有する。
の製造方法は、下層配線の上に層間絶縁膜を形成する工
程と、この層間絶縁膜の上に、第１の開口を有する第１
のレジストを形成する工程と、この第１のレジストの上
に、前記第１の開口よりも径の大きな第２の開口を有す
る第２のレジストを形成する工程と、これらの第１及び
第２のレジストをマスクとして前記層間絶縁膜及び前記
第１のレジストを選択的に除去し、前記層間絶縁膜に、
半導体基板の主面に対して実質的に平行な面と実質的に
垂直な面とからなる段差を有し且つ前記下層配線にまで
達するコンタクトホールを形成する工程と、このコンタ
クトホールを通じて前記下層配線と接続する上層配線を
形成する工程とを有する。
【０００９】更に、本発明の別の態様による半導体装置
の配線接続構造の製造方法は、下層配線の上に層間絶縁
膜を形成する工程と、この層間絶縁膜の上に、第１の開
口を有する第１のレジストを形成する工程と、この第１
のレジストをマスクとして前記層間絶縁膜を選択的に除
去し、この層間絶縁膜に、前記下層配線にまで達する貫
通孔を形成する工程と、前記第１のレジストを除去する
工程と、前記層間絶縁膜の上に、前記第１の開口よりも
径の大きな第２の開口を有する第２のレジストを形成す
る工程と、この第２のレジストをマスクとして前記層間
絶縁膜を選択的に除去し、前記貫通孔の周囲に、半導体
基板の主面に対して実質的に平行な面と実質的に垂直な
面とからなる段差を形成する工程と、この段差と前記貫
通孔とからなるコンタクトホールを通じて前記下層配線
と接続する上層配線を形成する工程とを有する。
の配線接続構造の製造方法は、下層配線の上に層間絶縁
膜を形成する工程と、この層間絶縁膜の上に、第１の開
口を有する第１のレジストを形成する工程と、この第１
のレジストをマスクとして前記層間絶縁膜を選択的に除
去し、この層間絶縁膜に、前記下層配線にまで達する貫
通孔を形成する工程と、前記第１のレジストを除去する
工程と、前記層間絶縁膜の上に、前記第１の開口よりも
径の大きな第２の開口を有する第２のレジストを形成す
る工程と、この第２のレジストをマスクとして前記層間
絶縁膜を選択的に除去し、前記貫通孔の周囲に、半導体
基板の主面に対して実質的に平行な面と実質的に垂直な
面とからなる段差を形成する工程と、この段差と前記貫
通孔とからなるコンタクトホールを通じて前記下層配線
と接続する上層配線を形成する工程とを有する。
【００１０】
【作用】本発明の配線接続構造においては、コンタクト
ホールが、半導体基板の主面に対して実質的に平行な面
と実質的に垂直な面とからなる段差を有しているので、
この段差部分で上層配線のステップカバレージ特性を従
来のテーパーの場合とほぼ同程度に維持することができ
るとともに、半導体基板の主面に対して傾斜した面をコ
ンタクトホールに設ける必要が無いので、その主面に対
して垂直な方向から露光光を照射することにより、上層
配線をパターニングする際に用いるレジスト等の寸法を
不測に変化させるようなハレーションを防止することが
できる。
ホールが、半導体基板の主面に対して実質的に平行な面
と実質的に垂直な面とからなる段差を有しているので、
この段差部分で上層配線のステップカバレージ特性を従
来のテーパーの場合とほぼ同程度に維持することができ
るとともに、半導体基板の主面に対して傾斜した面をコ
ンタクトホールに設ける必要が無いので、その主面に対
して垂直な方向から露光光を照射することにより、上層
配線をパターニングする際に用いるレジスト等の寸法を
不測に変化させるようなハレーションを防止することが
できる。
【００１１】
【実施例】以下、本発明を実施例につき図１〜図１１を
参照して説明する。
参照して説明する。
【００１２】図１に、本発明の一実施例による半導体装
置の配線接続構造を示す。この図１において、（ａ）
は、互いに直交するように配線レイアウトされた下層配
線２と上層配線４とのコンタクト部を上から見た概略平
面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った方向の断面
図、（ｃ）は（ａ）のＣ−Ｃ線に沿った方向の断面図で
ある。
置の配線接続構造を示す。この図１において、（ａ）
は、互いに直交するように配線レイアウトされた下層配
線２と上層配線４とのコンタクト部を上から見た概略平
面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った方向の断面
図、（ｃ）は（ａ）のＣ−Ｃ線に沿った方向の断面図で
ある。
【００１３】これらの図から分かるように、本実施例に
おいては、下地絶縁層１の上に形成された下層配線２と
層間絶縁膜３の上に形成された上層配線４とが、層間絶
縁膜３に形成されたコンタクトホール５を通じて互いに
接続している。
おいては、下地絶縁層１の上に形成された下層配線２と
層間絶縁膜３の上に形成された上層配線４とが、層間絶
縁膜３に形成されたコンタクトホール５を通じて互いに
接続している。
【００１４】コンタクトホール５は、ほぼ円形断面の貫
通孔５１とこの貫通孔５１の上端部の周囲に形成された
段差部５２とからなっている。本実施例においては、段
差部５２が、半導体基板（図示せず）の主面に対して平
行な段差面５２ａとその主面に対して垂直な側面５２ｂ
とからのみ構成されている。従って、図１（ｂ）に示す
ように、この段差部５２によって上層配線４のステップ
カバレージ特性を維持することができるとともに、上層
配線４をパターニングするために用いるレジストを露光
する際、半導体基板の主面に対して垂直な方向から照射
した露光光がコンタクトホール５の内側に向かって反射
してハレーションを起こすことを防止することができ
る。
通孔５１とこの貫通孔５１の上端部の周囲に形成された
段差部５２とからなっている。本実施例においては、段
差部５２が、半導体基板（図示せず）の主面に対して平
行な段差面５２ａとその主面に対して垂直な側面５２ｂ
とからのみ構成されている。従って、図１（ｂ）に示す
ように、この段差部５２によって上層配線４のステップ
カバレージ特性を維持することができるとともに、上層
配線４をパターニングするために用いるレジストを露光
する際、半導体基板の主面に対して垂直な方向から照射
した露光光がコンタクトホール５の内側に向かって反射
してハレーションを起こすことを防止することができ
る。
【００１５】次に、上述した構造を得るための製造方法
を図２〜図７を参照して説明する。
を図２〜図７を参照して説明する。
【００１６】まず、図２に示すように、下地絶縁層１の
上に形成された下層配線２の上に例えばＳｉＯ2 からな
る層間絶縁膜３を９００ｎｍ程度の厚さに堆積形成し、
この層間絶縁膜３の上にレジスト１１を塗布する。この
後、ホトリソグラフィ技術によりレジスト１１をパター
ニングして、コンタクトホールの貫通孔の径（例えば５
００ｎｍ程度）とほぼ同じ径の開口１１ａをこのレジス
ト１１に形成する。
上に形成された下層配線２の上に例えばＳｉＯ2 からな
る層間絶縁膜３を９００ｎｍ程度の厚さに堆積形成し、
この層間絶縁膜３の上にレジスト１１を塗布する。この
後、ホトリソグラフィ技術によりレジスト１１をパター
ニングして、コンタクトホールの貫通孔の径（例えば５
００ｎｍ程度）とほぼ同じ径の開口１１ａをこのレジス
ト１１に形成する。
【００１７】次に、図３に示すように、このレジスト１
１の上に、コンタクトホールの段差部の外径（例えば１
１００ｎｍ程度）とほぼ同じ径の開口１２ａを有するレ
ジスト１２を、開口１１ａと開口１２ａとがほぼ同一中
心となるように形成する。
１の上に、コンタクトホールの段差部の外径（例えば１
１００ｎｍ程度）とほぼ同じ径の開口１２ａを有するレ
ジスト１２を、開口１１ａと開口１２ａとがほぼ同一中
心となるように形成する。
【００１８】次に、図４に示すように、これらのレジス
ト１２及び１１をマスクとして、層間絶縁膜３及びレジ
スト１１を１回のドライエッチングにより選択的に除去
し、層間絶縁膜３に、下層配線２にまで達する貫通孔５
１を形成すると同時に、この貫通孔５１の上端部の周囲
に段差部５２を形成し、コンタクトホール５を形成す
る。この時、段差部５２の形成深さ（例えば３００ｎｍ
程度）は、レジスト１１の膜厚を利用して制御する。
ト１２及び１１をマスクとして、層間絶縁膜３及びレジ
スト１１を１回のドライエッチングにより選択的に除去
し、層間絶縁膜３に、下層配線２にまで達する貫通孔５
１を形成すると同時に、この貫通孔５１の上端部の周囲
に段差部５２を形成し、コンタクトホール５を形成す
る。この時、段差部５２の形成深さ（例えば３００ｎｍ
程度）は、レジスト１１の膜厚を利用して制御する。
【００１９】次に、図５に示すように、レジスト１１及
び１２を除去した後、コンタクトホール５を埋めるよう
に全面に上層配線材料４を堆積形成する。
び１２を除去した後、コンタクトホール５を埋めるよう
に全面に上層配線材料４を堆積形成する。
【００２０】次に、図６に示すように、全面にレジスト
材を塗布した後、ホトリソグラフィ技術によってこのレ
ジスト材をパターニングし、所望の上層配線パターンに
対応したレジストパターン１３を形成する。この時、本
例の製造方法においては、段差部５２が、半導体基板
（図示せず）の主面に平行な段差面５２ａと垂直な側面
５２ｂとからなるようにエッチング形成されているの
で、半導体基板の主面に垂直な方向から露光光を照射す
ることにより、そのハレーションを防止することがで
き、レジストパターン１３を所望の寸法に正確に形成す
ることができる。
材を塗布した後、ホトリソグラフィ技術によってこのレ
ジスト材をパターニングし、所望の上層配線パターンに
対応したレジストパターン１３を形成する。この時、本
例の製造方法においては、段差部５２が、半導体基板
（図示せず）の主面に平行な段差面５２ａと垂直な側面
５２ｂとからなるようにエッチング形成されているの
で、半導体基板の主面に垂直な方向から露光光を照射す
ることにより、そのハレーションを防止することがで
き、レジストパターン１３を所望の寸法に正確に形成す
ることができる。
【００２１】次に、図７に示すように、このレジストパ
ターン１３をマスクとして上層配線材料４をドライエッ
チングにより選択的に除去し、層間絶縁膜３に形成され
たコンタクトホール５の貫通孔５１を通じて下層配線１
に接続する上層配線４をパターン形成する。
ターン１３をマスクとして上層配線材料４をドライエッ
チングにより選択的に除去し、層間絶縁膜３に形成され
たコンタクトホール５の貫通孔５１を通じて下層配線１
に接続する上層配線４をパターン形成する。
【００２２】以上に説明した製造方法によれば、コンタ
クトホール５の貫通孔５１と段差部５２とを１回のドラ
イエッチングにより同時に形成することができる。
クトホール５の貫通孔５１と段差部５２とを１回のドラ
イエッチングにより同時に形成することができる。
【００２３】次に、図１に示した構造を得るための別の
製造方法を図８〜図１１を参照して説明する。
製造方法を図８〜図１１を参照して説明する。
【００２４】この方法においては、まず、図８に示すよ
うに、下地絶縁層１の上に形成された下層配線２の上に
例えばＳｉＯ2 からなる層間絶縁膜３を９００ｎｍ程度
の厚さに堆積形成し、この層間絶縁膜３の上にレジスト
１４を塗布する。この後、ホトリソグラフィ技術により
レジスト１４をパターニングして、コンタクトホールの
貫通孔の径（例えば５００ｎｍ程度）とほぼ同じ径の開
口１４ａをこのレジスト１４に形成する。
うに、下地絶縁層１の上に形成された下層配線２の上に
例えばＳｉＯ2 からなる層間絶縁膜３を９００ｎｍ程度
の厚さに堆積形成し、この層間絶縁膜３の上にレジスト
１４を塗布する。この後、ホトリソグラフィ技術により
レジスト１４をパターニングして、コンタクトホールの
貫通孔の径（例えば５００ｎｍ程度）とほぼ同じ径の開
口１４ａをこのレジスト１４に形成する。
【００２５】次に、図９に示すように、このレジスト１
４をマスクとして層間絶縁膜３を下層配線３に達するま
でドライエッチングにより選択的に除去し、貫通孔５１
を形成する。
４をマスクとして層間絶縁膜３を下層配線３に達するま
でドライエッチングにより選択的に除去し、貫通孔５１
を形成する。
【００２６】次に、図１０に示すように、レジスト１４
を除去した後、コンタクトホールの段差部の外径（例え
ば１１００ｎｍ程度）とほぼ同じ径の開口１５ａを有す
るレジスト１５を、開口１５ａと貫通孔５１とがほぼ同
一中心となるように形成する。
を除去した後、コンタクトホールの段差部の外径（例え
ば１１００ｎｍ程度）とほぼ同じ径の開口１５ａを有す
るレジスト１５を、開口１５ａと貫通孔５１とがほぼ同
一中心となるように形成する。
【００２７】次に、図１１に示すように、このレジスト
１５をマスクとして層間絶縁膜３をドライエッチングに
より所定深さまで選択的に除去し、貫通孔５１の上端部
の周囲に段差部５２を形成して、コンタクトホール５を
形成した後、レジスト１５を除去する。
１５をマスクとして層間絶縁膜３をドライエッチングに
より所定深さまで選択的に除去し、貫通孔５１の上端部
の周囲に段差部５２を形成して、コンタクトホール５を
形成した後、レジスト１５を除去する。
【００２８】この後は、既述した図５〜図７と同様の工
程を実施し、図１に示す構造を完成する。
程を実施し、図１に示す構造を完成する。
【００２９】本例の製造方法では、コンタクトホール５
の貫通孔５１と段差部５２を別の工程で形成するため、
工程数は増えるが、段差部５２の形状制御等はより正確
に行うことができる。
の貫通孔５１と段差部５２を別の工程で形成するため、
工程数は増えるが、段差部５２の形状制御等はより正確
に行うことができる。
【００３０】
【発明の効果】本発明の半導体装置の配線接続構造によ
れば、上層配線と下層配線を互いに電気的に接続するた
めに層間絶縁膜に形成されるコンタクトホールの部分で
の上層配線のステップカバレージ特性が良好で、且つ、
上層配線をパターニングする際に用いるレジスト等の寸
法を不測に変化させるようなハレーションがこのコンタ
クトホールの部分で生じることを防止することができ
る。従って、上層配線の配線切れ等を効果的に防止する
ことができて、多層配線構造の半導体装置を歩留り良く
製造することができ、ひいては、その低コスト化を達成
することができる。
れば、上層配線と下層配線を互いに電気的に接続するた
めに層間絶縁膜に形成されるコンタクトホールの部分で
の上層配線のステップカバレージ特性が良好で、且つ、
上層配線をパターニングする際に用いるレジスト等の寸
法を不測に変化させるようなハレーションがこのコンタ
クトホールの部分で生じることを防止することができ
る。従って、上層配線の配線切れ等を効果的に防止する
ことができて、多層配線構造の半導体装置を歩留り良く
製造することができ、ひいては、その低コスト化を達成
することができる。
【００３１】また、本発明の半導体装置の配線接続構造
の製造方法により、上述の構造を簡単に製造することが
できる。
の製造方法により、上述の構造を簡単に製造することが
できる。
【図１】（ａ）は、本発明の一実施例による半導体装置
の配線接続構造を示す概略平面図、（ｂ）は（ａ）のＢ
−Ｂ線に沿った方向の断面図、（ｃ）は（ａ）のＣ−Ｃ
線に沿った方向の断面図である。
の配線接続構造を示す概略平面図、（ｂ）は（ａ）のＢ
−Ｂ線に沿った方向の断面図、（ｃ）は（ａ）のＣ−Ｃ
線に沿った方向の断面図である。
【図２】本発明の一実施例による半導体装置の配線接続
構造の第１の製造方法を示す断面図である。
構造の第１の製造方法を示す断面図である。
【図３】本発明の一実施例による半導体装置の配線接続
構造の第１の製造方法を示す断面図である。
構造の第１の製造方法を示す断面図である。
【図４】本発明の一実施例による半導体装置の配線接続
構造の第１の製造方法を示す断面図である。
構造の第１の製造方法を示す断面図である。
【図５】本発明の一実施例による半導体装置の配線接続
構造の第１の製造方法を示す断面図である。
構造の第１の製造方法を示す断面図である。
【図６】本発明の一実施例による半導体装置の配線接続
構造の第１の製造方法を示す断面図である。
構造の第１の製造方法を示す断面図である。
【図７】本発明の一実施例による半導体装置の配線接続
構造の第１の製造方法を示す断面図である。
構造の第１の製造方法を示す断面図である。
【図８】本発明の一実施例による半導体装置の配線接続
構造の第２の製造方法を示す断面図である。
構造の第２の製造方法を示す断面図である。
【図９】本発明の一実施例による半導体装置の配線接続
構造の第２の製造方法を示す断面図である。
構造の第２の製造方法を示す断面図である。
【図１０】本発明の一実施例による半導体装置の配線接
続構造の第２の製造方法を示す断面図である。
続構造の第２の製造方法を示す断面図である。
【図１１】本発明の一実施例による半導体装置の配線接
続構造の第２の製造方法を示す断面図である。
続構造の第２の製造方法を示す断面図である。
【図１２】従来の半導体装置の配線接続構造を示す断面
図である。
図である。
２ 下層配線 ３ 層間絶縁膜 ４ 上層配線 ５ コンタクトホール １１ レジスト １１ａ 開口 １２ レジスト １２ａ 開口 １３ レジストパターン １４ レジスト １４ａ 開口 １５ レジスト １５ａ 開口 ５１ 貫通孔 ５２ 段差部
Claims (3)
- 【請求項１】 層間絶縁膜に形成されたコンタクトホー
ルを通じて下層配線と上層配線とが互いに接続されてい
る半導体装置の配線接続構造において、 前記コンタクトホールが、半導体基板の主面に対して実
質的に平行な面と実質的に垂直な面とからなる段差を有
していることを特徴とする半導体装置の配線接続構造。 - 【請求項２】 下層配線の上に層間絶縁膜を形成する工
程と、 この層間絶縁膜の上に、第１の開口を有する第１のレジ
ストを形成する工程と、 この第１のレジストの上に、前記第１の開口よりも径の
大きな第２の開口を有する第２のレジストを形成する工
程と、 これらの第１及び第２のレジストをマスクとして前記層
間絶縁膜及び前記第１のレジストを選択的に除去し、前
記層間絶縁膜に、半導体基板の主面に対して実質的に平
行な面と実質的に垂直な面とからなる段差を有し且つ前
記下層配線にまで達するコンタクトホールを形成する工
程と、 このコンタクトホールを通じて前記下層配線と接続する
上層配線を形成する工程とを有することを特徴とする半
導体装置の配線接続構造の製造方法。 - 【請求項３】 下層配線の上に層間絶縁膜を形成する工
程と、 この層間絶縁膜の上に、第１の開口を有する第１のレジ
ストを形成する工程と、 この第１のレジストをマスクとして前記層間絶縁膜を選
択的に除去し、この層間絶縁膜に、前記下層配線にまで
達する貫通孔を形成する工程と、 前記第１のレジストを除去する工程と、 前記層間絶縁膜の上に、前記第１の開口よりも径の大き
な第２の開口を有する第２のレジストを形成する工程
と、 この第２のレジストをマスクとして前記層間絶縁膜を選
択的に除去し、前記貫通孔の周囲に、半導体基板の主面
に対して実質的に平行な面と実質的に垂直な面とからな
る段差を形成する工程と、 この段差と前記貫通孔とからなるコンタクトホールを通
じて前記下層配線と接続する上層配線を形成する工程と
を有することを特徴とする半導体装置の配線接続構造の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19488992A JPH0621240A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の配線接続構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19488992A JPH0621240A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の配線接続構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621240A true JPH0621240A (ja) | 1994-01-28 |
Family
ID=16332017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19488992A Withdrawn JPH0621240A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の配線接続構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621240A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969561A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
| JP2009218364A (ja) * | 2008-03-10 | 2009-09-24 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN113314679A (zh) * | 2021-05-25 | 2021-08-27 | 业成科技（成都）有限公司 | 粘结结构及其制作方法、显示装置 |
-
1992
- 1992-06-29 JP JP19488992A patent/JPH0621240A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969561A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
| JP2009218364A (ja) * | 2008-03-10 | 2009-09-24 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN113314679A (zh) * | 2021-05-25 | 2021-08-27 | 业成科技（成都）有限公司 | 粘结结构及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| JPH0927491A (ja) | 半導体装置 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPS60105255A (ja) | 半導体装置の製造方法 | |
| JPS63283039A (ja) | 半導体装置の製造方法 | |
| KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPS62145842A (ja) | 半導体装置の製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPS62150848A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |