JPS62150848A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62150848A
JPS62150848A JP29066085A JP29066085A JPS62150848A JP S62150848 A JPS62150848 A JP S62150848A JP 29066085 A JP29066085 A JP 29066085A JP 29066085 A JP29066085 A JP 29066085A JP S62150848 A JPS62150848 A JP S62150848A
Authority
JP
Japan
Prior art keywords
wiring
photoresist
opening
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29066085A
Other languages
English (en)
Inventor
Takaaki Mori
森 孝晃
Kazuyoshi Sagara
相良 和義
Shinichi Tanabe
慎一 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP29066085A priority Critical patent/JPS62150848A/ja
Publication of JPS62150848A publication Critical patent/JPS62150848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は絶縁膜に設けた開孔を通して上、下の導電層を
電気接続する配線構造を有する半導体装置の製造方法に
関するものである。
〔背景技術〕
一般に、多層配線構造を有する半導体装置では、半導体
基板上に設けた下側配線と、その上に設けた上側配線と
を相互に電気接続するために、再配線を絶縁している層
間絶縁膜に開孔を形成している。ところが、この開孔を
スパッタエツチング法を用いて開設する場合にはスパッ
タされた絶縁性物質が開孔底部に露呈されている下側配
線表面に付着し易く、この上に設けた上側配線との電気
接続が損なわれることがある。この現象は開孔の径寸法
が小さい程著しい。
このため、開孔を可能な限り大きくすることが望まれる
が、これでは次のような問題が生しることがある。すな
わち、第2図のように半導体基板11の絶縁膜12上に
下側アルミニウム配線13を形成し、層間絶縁膜14に
比較的大きな開孔14aを開設した後上側アルミニウム
配線15を被着し開孔14a内で両者を接続する。そし
て、この上側アルミニウム配線15をフォトレジスト1
6をマスクにして所要のパターンにエツチングする際に
、マスク位置ずれが生じると、開孔14aの径寸法が大
きいためにマスクずれが開孔内の一部に掛かる状態とな
る。このため、このままの状態でエツチングを行うと同
図のように上側アルミニウム配線15とともに下側アル
ミニウム配線13が同時にエツチングされ、下側アルミ
ニウム配線13の断線を招くことになる。
したがって、開孔を大きくした場合にはマスクの位置合
わせ精度を極めて高いものに維持する必要があり、半導
体装置の製造効率の低下及び歩留の低下を招く原因にな
っている。
〔発明の目的〕
゛ 本発明の目的は開孔を大きくして上、下記線間での
電気接続を確実に行うのはもとより、上側配線のパター
ン形成時における下側配線の断線を防止して信頼性の高
い多層配線構造を有する半導体装置の製造方法を提供す
ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を節単に説明すれば、下記のとおりである。
すなわち、比較的に径寸法を大きく形成した開孔上に上
側配線を被着した後、開孔内に樹脂材を埋設する工程と
、この上にレジストを用いて上側配線パターンにマスク
を形成する工程と、これら樹脂材及びレジストを共にマ
スクに用いて前記上側配線をパターンエツチングする工
程とを含むことにより、少なくとも下側配線を前記樹脂
材でマスクし、上側配線のエツチングによっても下側配
線のエツチングを防止してその断線を防止することがで
きる。
〔実施例〕
第1図(a)〜(d)は本発明の一実施例を工程順に示
す断面図である。
先ず、同図(a)のように半導体基板1の表面の絶縁膜
2上に下側アルミニウム配線3を所要のパターンに形成
し、かつその上にスパッタシリコン酸化膜からなる層間
絶縁膜4を形成する。更に、この層間絶縁膜4の所要箇
所には比較的大きな径寸法の開孔4aを開設し、かつこ
の開孔4aを含む層間絶縁膜4の全面に上側アルミニウ
ム膜5Aを被着し、前記下側アルミニウム配線3と電気
接続を行っている。
次いで、同図(b)のように少なくとも開孔4aよりも
十分厚い状態で全面にネガ型のフォトレジスト6を塗布
形成し、その上でこれを異方性エツチング法によってエ
ッチハックする。これにより、フォトレジスト6は前記
開孔4a内にのみフォトレジスト6aとして残される。
このとき、フォトレジスト6aは開孔4a内おいて下側
アルミニウム配線3を平面方向に覆っている状態とされ
ることは言うまでもない。
次に、同図(C)のように全面にポジ型のフォトレジス
ト7を塗布した後、これを写真技術を用いて上側アルミ
ニウム配線のパターン形状に形成する。しかる上でこの
フォトレジスト7及び前記フォトレジスト6aをともに
マスクとして前記上側アルミニウム膜5Aをパターンエ
ツチングすることにより、同図(d)のように所要パタ
ーンの上側アルミニウム配線5を形成することができる
この方法によれば、上側アルミニウム配線5のエツチン
グ時のマスクは開孔4a内においてはフォトレジスト7
及びフォトレジスト6aがともに機能することになるた
め、フォトレジスト7に位置ずれが生じていても開孔4
a内において下側アルミニウム配線3を覆うフォトレジ
スト6aのマスク作用によって下側アルミニウム配線3
をエツチングしてしまうことはない。特に、このフォト
レジスト6aは自己整合的に開孔4a内に形成されるた
め、開孔4aとの間に位置ずれが生しることは全くなり
、確実に開孔4a内において下側アルミニウム配線3を
覆うことができる。
このため、開孔4aを大きくしても下側アルミニウム配
線3の断線を確実に防止でき、また開孔を大きくするこ
とによって下側アルミニウム配線3表面における導通不
良を抑制するごともでき、良好な接続構造を得ることが
できる。
〔効果〕
(1)開孔内に形成したネガ型のレジストと、上側配線
パターンに構成したポジ型のレジストとをマスクとして
上側配線の形成を行っているので、開孔内における下側
配線のエツチングを前記ネガ型のレジストで防止でき、
下側配線の断線を防止できる。
(2)前記ネガ型のレジストは自己整合的に形成してい
るので、位置ずれが生じることは全くなく、確実に下側
配線を覆うことができる。
(3)開孔を大きくしても下側配線の断線が生じること
がないので、開孔形成時における下側配線上への絶縁材
の被着を抑制でき、上側配線との電気接続を良好なもの
にする。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、ポジ又はネ
ガのレジストは逆に利用してもよい。また、前記ネガ型
のレジストに変えてポリイミド樹脂やその他の樹脂材を
利用してもよい。ただし、この場合には上層に形成する
ポジ又はネガのレジストのパターン形成工程を経ても損
傷されることのない材質で構成することが肝要である。
また、配線材料にアルミニウム以外の物を用いた場合も
同様である。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の多層配
線構造に適用した場合について説明したが、それに限定
されるものではなく、たとえば基板とその上に形成する
配線層との間の接続を行う構造の半導体装置に適用する
こともできる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明を製造工程順に示す断面
図、 第2図は従来の不具合を説明するための断面図である。 、11・・・半導体基板、2,12・・・絶縁膜、3゜
13・・・下側配線、4.14・・・層間絶縁膜、4a
。 14a・・・開孔、5,15・・・上側配線、6・・・
ネガ型レジスト(樹脂)、7・・・ポジ型レジスト、1
6・・・フォトレジスト。 一\、 代理人 弁理士  小 川 勝 男 2.1ハ    
  ? 第   1  図 、S 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、下側配線を層間絶縁膜で被覆し、この層間絶縁膜に
    形成した開孔を通して上側配線と前記下側配線との接続
    を行う半導体装置の製造方法において、比較的に径寸法
    を大きく形成した前記開孔上に上側配線膜を被着した後
    、開孔内に樹脂材を埋設する工程と、この上にレジスト
    を用いて上側配線パターン形状にマスクを形成する工程
    と、これら樹脂材及びレジストを共にマスクに用いて前
    記上側配線をパターンエッチングする工程とを含むこと
    を特徴とする半導体装置の製造方法。 2、樹脂材をネガ型フォトレジストで構成し、この上に
    形成するレジストをポジ型フォトレジストで構成してな
    る特許請求の範囲第1項記載の半導体装置の製造方法。 3、樹脂材は層間絶縁膜上に塗布した後にこれをエッチ
    ングバックして開孔内に残存させ、レジストは写真技術
    を用いて所要パターンに形成してなる特許請求の範囲第
    1項又は第2項記載の半導体装置の製造方法。
JP29066085A 1985-12-25 1985-12-25 半導体装置の製造方法 Pending JPS62150848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29066085A JPS62150848A (ja) 1985-12-25 1985-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29066085A JPS62150848A (ja) 1985-12-25 1985-12-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62150848A true JPS62150848A (ja) 1987-07-04

Family

ID=17758842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29066085A Pending JPS62150848A (ja) 1985-12-25 1985-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62150848A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02153530A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02153530A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS62279661A (ja) 集積回路に貫通導体を形成する方法
EP0175604B1 (en) A process for forming vias on integrated circuits
JPH09321138A (ja) 半導体装置の製造方法
JPS62150848A (ja) 半導体装置の製造方法
JPH0797581B2 (ja) 半導体装置の製造方法
JP3034538B2 (ja) 配線構造の形成方法
JPH09199588A (ja) 半導体装置の製造方法
JPH0621240A (ja) 半導体装置の配線接続構造及びその製造方法
US5331733A (en) Method for manufacturing a connection device for a semiconductor device
JPH0570301B2 (ja)
JPS60241233A (ja) 多層配線構造の製造方法
JPH0587973B2 (ja)
JPH0927547A (ja) 半導体素子の多層配線及び形成方法
JPH01194334A (ja) 半導体集積回路の製造方法
JPH02111052A (ja) 多層配線形成法
JPH05144768A (ja) 半導体装置の製造方法
JPS61107743A (ja) 半導体装置の製造方法
JP2699389B2 (ja) 半導体装置の製造方法
JPS63107043A (ja) 半導体装置の導電線路の形成方法
JPS6245112A (ja) 半導体装置およびその製造方法
JP2732529B2 (ja) 半導体集積回路
JPH05136277A (ja) 金属配線コンタクト形成方法
JPH0212825A (ja) 半導体装置の製造方法
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPS63207153A (ja) 半導体装置の製造方法