JPH0797581B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0797581B2
JPH0797581B2 JP63180000A JP18000088A JPH0797581B2 JP H0797581 B2 JPH0797581 B2 JP H0797581B2 JP 63180000 A JP63180000 A JP 63180000A JP 18000088 A JP18000088 A JP 18000088A JP H0797581 B2 JPH0797581 B2 JP H0797581B2
Authority
JP
Japan
Prior art keywords
insulating film
etching
opening
film
mask material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63180000A
Other languages
English (en)
Other versions
JPH0228923A (ja
Inventor
雅彦 斎藤
利明 村谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63180000A priority Critical patent/JPH0797581B2/ja
Publication of JPH0228923A publication Critical patent/JPH0228923A/ja
Publication of JPH0797581B2 publication Critical patent/JPH0797581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、半導体装置の製造方法に係り、特に基板に形
成した素子と配線間、又は多層配線では配線間等のコン
タクトをとるため、絶縁膜にドライエッチングにより開
孔を形成する方法に関するものである。
<従来の技術> 現在、基板に形成した素子とのコンタクト、或いは多層
配線では配線間のコンタクトをとるために、エッチング
マスク形成後絶縁膜をエッチングにより開孔することが
行われている。
処でこの種の絶縁膜は、プロセス(平坦化・微細化)、
又はデバイス特性上から複数種類の絶縁膜を積層した複
合膜として構成することが多い。上記のように異種の絶
縁膜を積層したものを一度にエッチングすると、上下層
の境界に於いて、下層に対し上層絶縁膜がオーバーハン
グ構造になりやすい。
第2図にオーバーハング構造の例を示す。
同図において基板又は配線1上に積層された下層絶縁膜
2及び上層絶縁膜3は、フォトレジスト4をマスクとし
て開孔が形成されているが、下層絶縁膜2の開孔面積が
上層絶縁膜3の開孔面積に比べて大きくなっておりオー
バーハング構造を呈している。このような場合、開孔部
に配線材料5を被着すると第3図のように突出した上層
の陰になる部分が生じ、段差被覆性が著しく悪くなって
断線の原因になる。そのため第4図に示すように、複合
絶縁膜の上層の絶縁膜3をエッチング後下層の絶縁膜2
を異方性エッチングするか、第5図に示すように下層の
絶縁膜2にマスク材料4を形成し、エッチングを行った
後マスク材料4を除去し、その上へ上層の絶縁膜3を形
成してそれぞれにマスク材料を形成しエッチングする
か、第5図に示すようにオーバーハング構造を防止する
ため上・下層の絶縁膜3,2のエッチング後、上層の絶縁
膜3のみをエッチングするか、第6図に示すようにマス
ク材料4のテーパー角と、マスク材料4と絶縁膜の選択
比(エッチング速度の比)によって上層の絶縁膜3のテ
ーパー角を制御し、更に上層の絶縁膜3のテーパー角と
上層の絶縁膜3及び下層の絶縁膜2の選択比により下層
の絶縁膜2のテーパー角を制御して段差被覆性のすぐれ
た開孔を、RIEにより形成すること等により対処してき
た。
<発明が解決しようとする問題点> 第4図に示すように下層絶縁膜2を異方性エッチングす
る方法は、被エッチング材料によっては異方性が不完全
であったり、異方性を達成しても近年の微細化に伴う開
孔部のアスペクト比(開孔部の幅に対する深さの比)の
上昇により、配線材料の段差被覆性が悪くなる。
又第5図に示すように2度に分けてマスクを形成し、エ
ッチングする方法は、工程が複雑である、マスク形成の
際に合わせ精度が要求される、及び開孔部の寸法が拡大
する等の問題がある。又、マスク形成の際にズレが生じ
ていると実際の開孔部の寸法が小さくなりすぎ、導通が
確保できなくなる場合も生じる。
更に第5図に示すように最後に上層の絶縁膜3のみをエ
ッチングしてオーバーハング構造を防止する方法は、下
層の絶縁膜2のオーバーハング状態に左右される。この
ため上層の絶縁膜3のみの後退量を十分にとる必要があ
り開孔部の寸法が拡大する。
又第6図に示すように、マスク材料4及び上層絶縁膜3
のテーパー角と、マスク材料と絶縁膜、及び絶縁膜同志
の選択比により開孔部のテーパー角を制御する方法は、
エッチング面積比の変化、絶縁膜自身の膜質の変化によ
りテーパー角の制御性が悪くなる。
又、最初からテーパー角を考慮しエッチングしているた
めオーバーエッチングに対して後退量が大きいため開孔
部の寸法が拡大する等の問題がある。
<問題点を解決するための手段> 本発明は、以上のような点に鑑みてなされたもので、開
孔寸法の微細化と配線材料の段差被覆性を満足させるた
めのものである。上層の絶縁膜のエッチング後、下層の
絶縁膜を異方性エッチングして開孔を形成した後、上層
の絶縁膜のみをエッチングして後退させ、下層の絶縁膜
の上面を露出させ、続いて、段差被覆性を向上させるた
めに、その露出した下層の絶縁膜の上面に異方性エッチ
ングをし下層の絶縁膜の開孔上端部にテーパーをつけて
絶縁膜に開口をもつ半導体装置を形成する。
<発明の実施例> 配線間の絶縁膜にコンタクト孔を形成する場合を実施例
に挙げて説明する。
第1図(a)〜(g)は、本発明によるマスク材料の形
成工程からエッチング工程及び配線材料の被着工程まで
の一実施例を示す断面図である。第1図(a)において
配線材料1上に例えばプラズマCVDによりシリコン窒化
膜からなる下層の絶縁膜2を形成し、その上に例えばPI
Qからなる上層の絶縁膜3を形成し、2層の複合層間絶
縁膜を形成する。次に上記複合層間絶縁膜2,3の所望位
置に開孔を形成するため、上層絶縁膜3上にフォトレジ
スト4を塗布し、これに所定のパターンを形成する。本
実施例では上記フォトレジスト4のテーパー角は、露
光,現像及びベーク条件等を選択することにより、約80
度に形成した。
第1図(b)に示すようにまずPIQからなる上層の絶縁
膜3をO2を主体とするリアクティブイオンエッチング
(以下RIEと略す)により開孔を形成する。続いて第1
図(c)に示すように、シリコン窒化膜からなる下層の
絶縁膜2を、少なくともFを含むガスでRIEにより、条
件を選択して異方性エッチングする。続いて第1図
(d)に示すように、再びO2を主体とするRIEにより、P
IQからなる上層の絶縁膜3の開孔側壁面をフォトレジス
ト4とともに後退させ、シリコン窒化膜からなる下層の
絶縁膜2の上面を露出させる。続いて第1図(e)に示
すように、再び少なくともFを含むガスでRIEにより条
件を選択して異方性エッチングを行うと、シリコン窒化
膜からなる下層の絶縁膜の開口上端部にテーパーを形成
することができる。
第4図(f)はフォトレジストを除去し、第1図(g)
は上記開孔にスパッタリング等により例えばAl−Siから
なる配線材料5を被着したものであり、上記工程を経て
形成した開孔は各層間でほぼ連続した状態を呈するた
め、配線材料5の段差被覆性も大幅に改善される。又、
上記エッチング法によって形成した素子構造はコンタク
ト抵抗,ダメージ等実素子への影響が全くないことも確
認している。
本実施例によるエッチングでは、微細な開孔であるにも
かかわらず、テーパー角を有することによって段差被覆
性が改善されるばかりか、第1図(b)から(e)まで
連続的にエッチングできるため、工程の短縮も可能にな
った。
また半導体基板上に形成する絶縁膜は、CVD SiO2/PIQ等
の複合絶縁膜であってもよく、2層以上の絶縁膜を積層
した多層絶縁膜であってもよい。
<発明の効果> 以上説明した通り本発明によれば、 1回のマスク形成により開孔部にオーバーハングを生じ
ることなく、段差部に所望のテーパーをつけ、配線材料
の段差被覆性を良くし、かつ複合膜を連続的にエッチン
グすることができる。
また、開口部は異方性エッチングを行っているために底
部形状の垂直性が良好で、そのため多数の半導体装置
(ウェーハ)を同時処理した時の膜厚等の不均一性を避
けるために行なうオーバーエッチングに対しても、開孔
部の横方向シフトが極めて少なく寸法精度の高い開口を
加工し得る。また、エッチング面積,絶縁膜自身の膜質
の変化に強く、再現性の良い開孔が得られる等の効果が
ある。
【図面の簡単な説明】
第1図(a)〜(g)は、本発明によるマスク形成工程
からエッチング工程及び配線材料の被着工程までの一実
施例を示す断面図、 第2図は、オーバーハングをもつ2層絶縁膜の断面図、 第3図は、オーバーハングをもつ2層絶縁膜の開孔部に
配線材料を被着した場合の断面図、 第4図乃至第6図は従来方法における絶縁膜の各種エッ
チング方法を説明するための断面図である。 1:半導体基板,配線材料 2:下層の絶縁膜 3:上層の絶縁膜 4:マスク材料 5:配線材料

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成した2層絶縁膜に、エ
    ッチングにより開孔を形成する工程を有する半導体装置
    の製造方法において、 上記2層絶縁膜の上層絶縁膜上にエッチングマスク材を
    被覆する工程と、 上記エッチングマスク材に開孔側壁面の傾斜角が鋭角と
    なる開孔を形成する工程と、 上記エッチングマスク材をマスクにして上記上層絶縁膜
    をエッチングしてテーパーを有する開孔を形成する工程
    と、 上記エッチングマスク材及び上記上層絶縁膜をマスクに
    して、下層絶縁膜を異方性エッチングする工程と、 上記上層絶縁膜の開孔側壁面を異方性エッチングして上
    記下層絶縁膜の開孔上端より後退させ、上記下層絶縁膜
    の上面を露出させる工程と、 上記露出した下層絶縁膜の開孔上端部を、上記エッチン
    グマスク材及び上記上層絶縁膜をマスクにして、異方性
    エッチングしてテーパーを形成する工程とからなること
    を特徴とする半導体装置の製造方法。
JP63180000A 1988-07-18 1988-07-18 半導体装置の製造方法 Expired - Fee Related JPH0797581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63180000A JPH0797581B2 (ja) 1988-07-18 1988-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63180000A JPH0797581B2 (ja) 1988-07-18 1988-07-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0228923A JPH0228923A (ja) 1990-01-31
JPH0797581B2 true JPH0797581B2 (ja) 1995-10-18

Family

ID=16075702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63180000A Expired - Fee Related JPH0797581B2 (ja) 1988-07-18 1988-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0797581B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821582B2 (ja) * 1990-04-25 1996-03-04 三洋電機株式会社 半導体集積回路とその製造方法
JPH0410420A (ja) * 1990-04-26 1992-01-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JPH0821583B2 (ja) * 1990-04-26 1996-03-04 三洋電機株式会社 半導体集積回路の製造方法
JP2695689B2 (ja) * 1990-10-18 1998-01-14 シャープ株式会社 多層層間絶縁膜のエッチング方法
US7358104B2 (en) 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984529A (ja) * 1982-11-08 1984-05-16 Nippon Denso Co Ltd パタ−ン形成方法
JPS60111422A (ja) * 1983-11-21 1985-06-17 Fujitsu Ltd 半導体装置の製造方法
JPS61296722A (ja) * 1985-06-25 1986-12-27 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0228923A (ja) 1990-01-31

Similar Documents

Publication Publication Date Title
JP3700460B2 (ja) 半導体装置およびその製造方法
JPH0982804A (ja) 半導体装置及びその製造方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US5169801A (en) Method for fabricating a semiconductor device
US7737027B2 (en) Method of manufacturing a semiconductor device
JPH0797581B2 (ja) 半導体装置の製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
US20010039114A1 (en) Method Of Forming Contact Or Wiring In Semiconductor Device
JPH0817918A (ja) 半導体装置及びその製造方法
US7189638B2 (en) Method for manufacturing metal structure using trench
JPH0483336A (ja) 半導体装置の製造方法
JPH07335757A (ja) 半導体装置およびその製造方法
JPH09306992A (ja) 半導体装置およびその製造方法
JPH03145734A (ja) ボイポーラ型半導体装置
WO2022037243A1 (zh) 半导体结构及其形成方法
JPH0570301B2 (ja)
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR20020078885A (ko) 반도체 소자의 비어콘택 형성방법
JPH0817914A (ja) 半導体装置の製造方法
JPH0927547A (ja) 半導体素子の多層配線及び形成方法
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05144768A (ja) 半導体装置の製造方法
JPH02111052A (ja) 多層配線形成法
JPH10178091A (ja) 半導体装置の多層配線及び半導体装置の多層配線の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees