JPH05144768A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05144768A JPH05144768A JP30181091A JP30181091A JPH05144768A JP H05144768 A JPH05144768 A JP H05144768A JP 30181091 A JP30181091 A JP 30181091A JP 30181091 A JP30181091 A JP 30181091A JP H05144768 A JPH05144768 A JP H05144768A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- contact hole
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】パターンに依存せずコンタクト孔にＷを良好に
埋め込むことができ、コンタクト孔部に埋込みＷと配線
Ａｌの良好な積層配線層を形成することができる半導体
装置の製造方法を提供する。 【構成】まず、コンタクト孔を含む基板全面にＷを堆積
させてコンタクト孔を完全に埋め込む。ついで、Ｗ膜を
エッチバックしてコンタクト孔以外の領域にＷ層を残し
た後、全面にＡｌを堆積させる。ついで、Ａｌ層を所望
の配線パターンにエッチングし、このパターニングされ
た配線Ａｌ層をマスクとしてＷ層を自己整合的にエッチ
ングする。
埋め込むことができ、コンタクト孔部に埋込みＷと配線
Ａｌの良好な積層配線層を形成することができる半導体
装置の製造方法を提供する。 【構成】まず、コンタクト孔を含む基板全面にＷを堆積
させてコンタクト孔を完全に埋め込む。ついで、Ｗ膜を
エッチバックしてコンタクト孔以外の領域にＷ層を残し
た後、全面にＡｌを堆積させる。ついで、Ａｌ層を所望
の配線パターンにエッチングし、このパターニングされ
た配線Ａｌ層をマスクとしてＷ層を自己整合的にエッチ
ングする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にコンタクト孔に金属を埋め込んで配線層を
形成する方法に関する。
に係り、特にコンタクト孔に金属を埋め込んで配線層を
形成する方法に関する。
【０００２】
【従来の技術】近年、半導体装置のパターンの微細化に
伴い、コンタクト孔のアスペクト比が大きくなり、コン
タクト孔内に金属配線層の金属が入り込まずにコンタク
ト不良を起こしたり、また、被覆性良く堆積することが
困難になりコンタクト孔の端部の肩において金属配線層
が極端に薄くなりいわゆる段切れを起こす等の問題が生
じてきた。
伴い、コンタクト孔のアスペクト比が大きくなり、コン
タクト孔内に金属配線層の金属が入り込まずにコンタク
ト不良を起こしたり、また、被覆性良く堆積することが
困難になりコンタクト孔の端部の肩において金属配線層
が極端に薄くなりいわゆる段切れを起こす等の問題が生
じてきた。
【０００３】そこで、このようなコンタクト孔の埋込み
不良や段差被覆性不良による配線の信頼性低下に対処す
るため、現在では、段差被覆性の良好な高融点金属であ
るタングステン（Ｗ）を使用してコンタクト孔にタング
ステンを埋め込む方法が広く用いられている（いわゆる
Ｗプラグ技術）。この方法では、通常、まずスパッタ法
によりコンタクト孔の底面および側壁にバリア層として
ＴｉＮを成膜し、ついでブランケットＣＶＤ法によって
コンタクト孔にタングステンを埋め込んだ後、エッチバ
ックによりコンタクト孔以外の領域のタングステンを除
去してコンタクト孔のみにタングステンを残す。その
後、この上にアルミニウム（Ａｌ）配線をパターニング
により形成してコンタクト孔にタングステンとアルミニ
ウムの積層配線層を形成する。
不良や段差被覆性不良による配線の信頼性低下に対処す
るため、現在では、段差被覆性の良好な高融点金属であ
るタングステン（Ｗ）を使用してコンタクト孔にタング
ステンを埋め込む方法が広く用いられている（いわゆる
Ｗプラグ技術）。この方法では、通常、まずスパッタ法
によりコンタクト孔の底面および側壁にバリア層として
ＴｉＮを成膜し、ついでブランケットＣＶＤ法によって
コンタクト孔にタングステンを埋め込んだ後、エッチバ
ックによりコンタクト孔以外の領域のタングステンを除
去してコンタクト孔のみにタングステンを残す。その
後、この上にアルミニウム（Ａｌ）配線をパターニング
により形成してコンタクト孔にタングステンとアルミニ
ウムの積層配線層を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のコンタクト孔へのタングステン埋込み方法に
あっては、コンタクト孔が密に分布している領域、つま
りコンタクト孔どうしの相互間隔が狭く分布している領
域と、コンタクト孔が粗に分布している領域、つまりコ
ンタクト孔どうしの相互間隔が比較的広く分布している
領域とでエッチバックの進行速度に違いがあるため、コ
ンタクト孔の密な領域と粗な領域とで最終的に残るコン
タクト孔内のタングステン２０の高さに差が生じること
になる（それぞれ図２(a) および(b) 参照）。そのた
め、特にコンタクト孔の粗な領域では図２(b) に示すよ
うに埋込みタングステン２０ｂの高さがコンタクト孔の
深さより小さくなりがちであるため、Ａｌ配線時に巣が
形成され、コンタクト抵抗の増加をもたらしたり、スト
レスマイグレーションの原因になったりする可能性があ
り、配線信頼性の点で問題となっていた。
うな従来のコンタクト孔へのタングステン埋込み方法に
あっては、コンタクト孔が密に分布している領域、つま
りコンタクト孔どうしの相互間隔が狭く分布している領
域と、コンタクト孔が粗に分布している領域、つまりコ
ンタクト孔どうしの相互間隔が比較的広く分布している
領域とでエッチバックの進行速度に違いがあるため、コ
ンタクト孔の密な領域と粗な領域とで最終的に残るコン
タクト孔内のタングステン２０の高さに差が生じること
になる（それぞれ図２(a) および(b) 参照）。そのた
め、特にコンタクト孔の粗な領域では図２(b) に示すよ
うに埋込みタングステン２０ｂの高さがコンタクト孔の
深さより小さくなりがちであるため、Ａｌ配線時に巣が
形成され、コンタクト抵抗の増加をもたらしたり、スト
レスマイグレーションの原因になったりする可能性があ
り、配線信頼性の点で問題となっていた。
【０００５】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、パターンに依存しない埋込
みタングステンと配線アルミニウムとの積層配線層を形
成しうる半導体装置の製造方法を提供することを目的と
する。
鑑みてなされたものであり、パターンに依存しない埋込
みタングステンと配線アルミニウムとの積層配線層を形
成しうる半導体装置の製造方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、コンタクト孔を含む基板全面に第１金属を
堆積させて前記コンタクト孔を完全に埋め込む工程と、
エッチバックによって前記コンタクト孔以外の基板表面
上に第１金属層を残す工程と、基板全面に第２金属層を
形成する工程と、前記第２金属層および前記第１金属層
をエッチングして配線層を形成する工程とを有すること
を特徴とするものである。
の本発明は、コンタクト孔を含む基板全面に第１金属を
堆積させて前記コンタクト孔を完全に埋め込む工程と、
エッチバックによって前記コンタクト孔以外の基板表面
上に第１金属層を残す工程と、基板全面に第２金属層を
形成する工程と、前記第２金属層および前記第１金属層
をエッチングして配線層を形成する工程とを有すること
を特徴とするものである。
【０００７】
【作用】本発明によれば、コンタクト孔を含む基板全面
に堆積させた第１金属をエッチバックする際にコンタク
ト孔以外の部分の第１金属の膜をすべて除去することな
く適当な膜厚の第１金属層を残すようにしたので、その
後この上に第２金属層を形成しついで第２金属層および
第１金属層を順次エッチングすることによって、コンタ
クト孔の粗密等のパターンに依存せずに第１金属をコン
タクト孔に良好に埋め込むことができ、そして、接触面
が平坦で接触抵抗の低い埋込み第１金属と配線用第２金
属との良好な積層配線層を形成することができる。
に堆積させた第１金属をエッチバックする際にコンタク
ト孔以外の部分の第１金属の膜をすべて除去することな
く適当な膜厚の第１金属層を残すようにしたので、その
後この上に第２金属層を形成しついで第２金属層および
第１金属層を順次エッチングすることによって、コンタ
クト孔の粗密等のパターンに依存せずに第１金属をコン
タクト孔に良好に埋め込むことができ、そして、接触面
が平坦で接触抵抗の低い埋込み第１金属と配線用第２金
属との良好な積層配線層を形成することができる。
【０００８】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は、本発明の一実施例による半導体装置の
製造方法を示す工程別断面図である。
明する。図１は、本発明の一実施例による半導体装置の
製造方法を示す工程別断面図である。
【０００９】まず、図１(a) に示すように、半導体基板
１０上に、周知の技術で、膜厚６０００オングストロー
ム程度のフィールド酸化膜１１、高濃度拡散層１２およ
び基板１０との膜厚１μｍ程度の絶縁膜１３をそれぞれ
形成した後、周知の微細加工技術により、拡散層１２の
上に直径０．３μｍ程度の垂直なコンタクト孔１４を形
成する。
１０上に、周知の技術で、膜厚６０００オングストロー
ム程度のフィールド酸化膜１１、高濃度拡散層１２およ
び基板１０との膜厚１μｍ程度の絶縁膜１３をそれぞれ
形成した後、周知の微細加工技術により、拡散層１２の
上に直径０．３μｍ程度の垂直なコンタクト孔１４を形
成する。
【００１０】ついで、図１(b) に示すように、コンタク
ト孔１４を含む基板１０の全表面に、スパッタ法または
ＣＶＤ法により、例えばＴｉＮ、ＴｉＷなどのバリヤ層
１５を厚さ６００〜１０００オングストローム程度に成
膜する。
ト孔１４を含む基板１０の全表面に、スパッタ法または
ＣＶＤ法により、例えばＴｉＮ、ＴｉＷなどのバリヤ層
１５を厚さ６００〜１０００オングストローム程度に成
膜する。
【００１１】ついで、図１(c) に示すように、ブランケ
ットＣＶＤ法により、コンタクト孔１４を含む基板１０
の全表面に第１金属たるタングステンをコンタクト孔１
４が十分に埋め込まれるまで堆積させる。このときコン
タクト孔１４以外の領域のタングステン膜１６の厚さは
０．３μｍ程度である。
ットＣＶＤ法により、コンタクト孔１４を含む基板１０
の全表面に第１金属たるタングステンをコンタクト孔１
４が十分に埋め込まれるまで堆積させる。このときコン
タクト孔１４以外の領域のタングステン膜１６の厚さは
０．３μｍ程度である。
【００１２】その後、反応性イオンエッチング（ＲＩ
Ｅ）によりタングステン膜１６をエッチバックするが、
その際、図１(d) に示すように、コンタクト孔１４以外
の領域のタングステン膜１６をすべて除去することなく
エッチバックを途中で止めて、コンタクト孔１４以外の
部分に膜厚０．１μｍ程度の第１金属層たる平坦なタン
グステン層１７を残す。これにより後述する埋込みタン
グステン層はコンタクト孔１４より突き出た状態に形成
されるため、従来のようなパターン依存性はなくなる。
Ｅ）によりタングステン膜１６をエッチバックするが、
その際、図１(d) に示すように、コンタクト孔１４以外
の領域のタングステン膜１６をすべて除去することなく
エッチバックを途中で止めて、コンタクト孔１４以外の
部分に膜厚０．１μｍ程度の第１金属層たる平坦なタン
グステン層１７を残す。これにより後述する埋込みタン
グステン層はコンタクト孔１４より突き出た状態に形成
されるため、従来のようなパターン依存性はなくなる。
【００１３】ついで、図１(e) に示すように、基板１０
の全表面に、例えばスパッタ法により、第２金属層たる
配線用のアルミニウム層１８を厚さ０．６〜０．８μｍ
程度に形成する。このときタングステン層１７とアルミ
ニウム層１８との接触面はほぼ平坦である。
の全表面に、例えばスパッタ法により、第２金属層たる
配線用のアルミニウム層１８を厚さ０．６〜０．８μｍ
程度に形成する。このときタングステン層１７とアルミ
ニウム層１８との接触面はほぼ平坦である。
【００１４】そして最後に、図１(f) に示すように、周
知の微細加工技術を用いてアルミニウム層１８のパター
ニングを行う。具体的には、配線用のパターンマスクを
形成した後反応性イオンエッチングにより配線部分を残
して不要なアルミニウム層部分を除去してアルミニウム
配線層１８ａを形成し、次に、このアルミニウム配線層
１８ａをマスクとして反応性イオンエッチングによりタ
ングステン層１７を自己整合的に選択除去して埋込みタ
ングステン層１７ａを形成し、さらに、アルミニウム配
線層１８ａおよび埋込みタングステン層１７ａをマスク
として反応性イオンエッチングによりバリア層１５を自
己整合的に選択除去して、コンタクト孔１４に、バリア
層１５ａを間に挟んだ形で、埋込みタングステン層１７
ａとアルミニウム配線層１８ａとからなる積層配線層を
形成する。
知の微細加工技術を用いてアルミニウム層１８のパター
ニングを行う。具体的には、配線用のパターンマスクを
形成した後反応性イオンエッチングにより配線部分を残
して不要なアルミニウム層部分を除去してアルミニウム
配線層１８ａを形成し、次に、このアルミニウム配線層
１８ａをマスクとして反応性イオンエッチングによりタ
ングステン層１７を自己整合的に選択除去して埋込みタ
ングステン層１７ａを形成し、さらに、アルミニウム配
線層１８ａおよび埋込みタングステン層１７ａをマスク
として反応性イオンエッチングによりバリア層１５を自
己整合的に選択除去して、コンタクト孔１４に、バリア
層１５ａを間に挟んだ形で、埋込みタングステン層１７
ａとアルミニウム配線層１８ａとからなる積層配線層を
形成する。
【００１５】このように、本実施例によれば、コンタク
ト孔の粗密にかかわりなくコンタクト孔１４にタングス
テンを良好に埋め込むことができ、しかも、接触面が平
坦で接触抵抗の低いタングステンとアルミニウムの良好
な積層配線層を形成することができるようになるため、
コンタクト抵抗が低減されストレスマイグレーションに
も強い配線を得ることができ、配線信頼性が向上する。
ト孔の粗密にかかわりなくコンタクト孔１４にタングス
テンを良好に埋め込むことができ、しかも、接触面が平
坦で接触抵抗の低いタングステンとアルミニウムの良好
な積層配線層を形成することができるようになるため、
コンタクト抵抗が低減されストレスマイグレーションに
も強い配線を得ることができ、配線信頼性が向上する。
【００１６】なお、コンタクト孔１４の寸法が狭くなっ
て、例えば０．３〜０．２μｍになれば、コンタクト孔
１４を埋め込んだ際に形成されるタングステン膜１６を
エッチバックすることなく直ちにその上にアルミニウム
層１８を形成しパターニングしても、適当な膜厚の配線
層を得ることができる。
て、例えば０．３〜０．２μｍになれば、コンタクト孔
１４を埋め込んだ際に形成されるタングステン膜１６を
エッチバックすることなく直ちにその上にアルミニウム
層１８を形成しパターニングしても、適当な膜厚の配線
層を得ることができる。
【００１７】
【発明の効果】以上述べたように本発明によれば、パタ
ーンに依存せずに第１金属をコンタクト孔に良好に埋め
込むことができるので、コンタクト孔に埋込み第１金属
と配線第２金属との良好な積層配線層を形成することが
でき、コンタクト孔部の配線信頼性が向上する。
ーンに依存せずに第１金属をコンタクト孔に良好に埋め
込むことができるので、コンタクト孔に埋込み第１金属
と配線第２金属との良好な積層配線層を形成することが
でき、コンタクト孔部の配線信頼性が向上する。
【図１】本発明の一実施例による半導体装置の製造方法
を示す工程別断面図である。
を示す工程別断面図である。
【図２】従来の方法によるコンタクト孔へのタングステ
ン埋込み状態の一例を示す図であり、(a) はコンタクト
孔が密な領域、(b) はコンタクト孔が粗な領域の場合で
ある。
ン埋込み状態の一例を示す図であり、(a) はコンタクト
孔が密な領域、(b) はコンタクト孔が粗な領域の場合で
ある。
１０…半導体基板 １１…フィールド酸化膜 １２…拡散層 １３…絶縁膜 １４…コンタクト孔 １５、１５ａ…バリア層 １６…タングステン（第１金属） １７…タングステン層（第１金属層） １７ａ…埋込みタングステン層 １８…アルミニウム層（第２金属層） １８ａ…アルミニウム配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7353−4Ｍ
Claims (1)
- 【請求項１】コンタクト孔を含む基板全面に第１金属を
堆積させて前記コンタクト孔を完全に埋め込む工程と、 エッチバックによって前記コンタクト孔以外の基板表面
上に第１金属層を残す工程と、 基板全面に第２金属層を形成する工程と、 前記第２金属層および前記第１金属層をエッチングして
配線層を形成する工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30181091A JPH05144768A (ja) | 1991-11-18 | 1991-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30181091A JPH05144768A (ja) | 1991-11-18 | 1991-11-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144768A true JPH05144768A (ja) | 1993-06-11 |
Family
ID=17901437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30181091A Withdrawn JPH05144768A (ja) | 1991-11-18 | 1991-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144768A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878527A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| US5663102A (en) * | 1994-05-10 | 1997-09-02 | Lg Semicon Co., Ltd. | Method for forming multi-layered metal wiring semiconductor element using cmp or etch back |
| KR100383084B1 (ko) * | 2001-05-16 | 2003-05-12 | 아남반도체 주식회사 | 반도체 소자의 플러그 형성 방법 |
-
1991
- 1991-11-18 JP JP30181091A patent/JPH05144768A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663102A (en) * | 1994-05-10 | 1997-09-02 | Lg Semicon Co., Ltd. | Method for forming multi-layered metal wiring semiconductor element using cmp or etch back |
| JPH0878527A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| KR100383084B1 (ko) * | 2001-05-16 | 2003-05-12 | 아남반도체 주식회사 | 반도체 소자의 플러그 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| US5284799A (en) | Method of making a metal plug | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| US5888902A (en) | Method for forming multilayered interconnection of semiconductor device | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JPH05144768A (ja) | 半導体装置の製造方法 | |
| JP3450038B2 (ja) | 半導体装置及びその製造方法 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JP2896978B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JP2659980B2 (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPS63207153A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |