JPH0878527A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH0878527A JPH0878527A JP6230630A JP23063094A JPH0878527A JP H0878527 A JPH0878527 A JP H0878527A JP 6230630 A JP6230630 A JP 6230630A JP 23063094 A JP23063094 A JP 23063094A JP H0878527 A JPH0878527 A JP H0878527A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- connection hole
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 接続孔の埋め込み金属膜をエッチバックする
ことに伴うプラグロスの問題がなく、その上層の配線形
成がカバレージ良く実現でき、コンタクトを安定に形成
でき、配線の信頼性を向上でき、しかもプロセス的に容
易で、ＥＭ耐性の良好な半導体装置が得られる技術を提
供する。 【構成】 第１の接続孔内１９を第１の金属膜２１で埋
め込むとともに、該第１の接続孔１９の開口周辺部にも
該第１の金属膜２１を形成した接続構造を有し、あるい
は更に、該第１の金属膜２１及び第１の接続孔１９が形
成された絶縁膜１８上に第２の金属膜２２を形成する。
ことに伴うプラグロスの問題がなく、その上層の配線形
成がカバレージ良く実現でき、コンタクトを安定に形成
でき、配線の信頼性を向上でき、しかもプロセス的に容
易で、ＥＭ耐性の良好な半導体装置が得られる技術を提
供する。 【構成】 第１の接続孔内１９を第１の金属膜２１で埋
め込むとともに、該第１の接続孔１９の開口周辺部にも
該第１の金属膜２１を形成した接続構造を有し、あるい
は更に、該第１の金属膜２１及び第１の接続孔１９が形
成された絶縁膜１８上に第２の金属膜２２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及び半導体
装置の製造方法に関する。本発明は、配線構造を改良し
た各種半導体装置に係る技術として適用でき、ＩＣデバ
イスその他各種の半導体装置の分野に好ましく用いるこ
とができる。
装置の製造方法に関する。本発明は、配線構造を改良し
た各種半導体装置に係る技術として適用でき、ＩＣデバ
イスその他各種の半導体装置の分野に好ましく用いるこ
とができる。
【０００２】
【従来の技術とその問題点】例えば半導体装置の分野で
は、素子の微細化に伴い、配線幅も微細化している。そ
れに伴いエレクトロマイグレーション（ＥＭ）耐性の優
れた配線を形成する必要がある。
は、素子の微細化に伴い、配線幅も微細化している。そ
れに伴いエレクトロマイグレーション（ＥＭ）耐性の優
れた配線を形成する必要がある。
【０００３】例えば、従来の半導体装置におけるＡｌ系
配線、例えば従来のＡｌ−Ｓｉ系配線は、エレクトロマ
イグレーション耐性強化の目的として、Ａｌ−Ｓｉにさ
らにＣｕを０．５％から２％程度添加した材料を用いる
などしている。
配線、例えば従来のＡｌ−Ｓｉ系配線は、エレクトロマ
イグレーション耐性強化の目的として、Ａｌ−Ｓｉにさ
らにＣｕを０．５％から２％程度添加した材料を用いる
などしている。
【０００４】この材料を、ＭＯＳＦＥＴに適用した場合
の例を、図９ないし図１２を参照して説明すると、次の
とおりである。
の例を、図９ないし図１２を参照して説明すると、次の
とおりである。
【０００５】（ａ）図９を参照する。半導体基板１（こ
こではＳｉ基板）上に素子分離領域１２（ＬＯＣＯＳ−
ＳｉＯ2 ）及びゲート領域を形成する。ゲート領域は、
ゲート材１５（ポリＳｉ、ポリサイド等）、ゲート絶縁
膜１７（ＳｉＯ2 ）、サイドウォール１６ａ，１６ｂを
備える。即ち、ＬＤＤ領域１４ａ，１４ｂ形成用イオン
注入を行い、ゲートサイドウォール１６ａ，１６ｂを形
成し、ソース／ドレイン１３ａ，１３ｂ形成のためのイ
オン注入を行い、図９の構造を得る。
こではＳｉ基板）上に素子分離領域１２（ＬＯＣＯＳ−
ＳｉＯ2 ）及びゲート領域を形成する。ゲート領域は、
ゲート材１５（ポリＳｉ、ポリサイド等）、ゲート絶縁
膜１７（ＳｉＯ2 ）、サイドウォール１６ａ，１６ｂを
備える。即ち、ＬＤＤ領域１４ａ，１４ｂ形成用イオン
注入を行い、ゲートサイドウォール１６ａ，１６ｂを形
成し、ソース／ドレイン１３ａ，１３ｂ形成のためのイ
オン注入を行い、図９の構造を得る。
【０００６】（ｂ）ＳＯＧ、ＣＶＤ−ＳｉＯ2 、ＴＥＯ
Ｓ−ＳｉＯ2 等により層間絶縁膜１８を形成し、更に、
配線用接続孔１９を形成して図１０のようにする。
Ｓ−ＳｉＯ2 等により層間絶縁膜１８を形成し、更に、
配線用接続孔１９を形成して図１０のようにする。
【０００７】（ｃ）更にスパッタ法でＴｉＮ／Ｔｉ積層
膜２０を形成する。更に接続用埋め込み材料としてメタ
ルプラグ２１（ここではＷプラグ）を形成する。その後
Ａｌ−Ｓｉ−Ｃｕ／Ｔｉの２層をスパッタ法で全面に堆
積させ、パターニングする。符号２２ａで下地Ｔｉ層、
２３ａで上層Ａｌ（Ａｌ−Ｓｉ−Ｃｕ）配線を示す。以
上により配線領域を形成し、図１１の構造を得る。
膜２０を形成する。更に接続用埋め込み材料としてメタ
ルプラグ２１（ここではＷプラグ）を形成する。その後
Ａｌ−Ｓｉ−Ｃｕ／Ｔｉの２層をスパッタ法で全面に堆
積させ、パターニングする。符号２２ａで下地Ｔｉ層、
２３ａで上層Ａｌ（Ａｌ−Ｓｉ−Ｃｕ）配線を示す。以
上により配線領域を形成し、図１１の構造を得る。
【０００８】（ｅ）その後更に層間絶縁膜１８ａを形成
し、更に上記と同様の手順で接続孔１９ａの形成（図１
２）、及びブランケットＷプラグ２１ａによる埋め込み
を行って、スタックコンタクトを形成する。
し、更に上記と同様の手順で接続孔１９ａの形成（図１
２）、及びブランケットＷプラグ２１ａによる埋め込み
を行って、スタックコンタクトを形成する。
【０００９】（ｆ）密着層２０ａを形成し（ＴｉＮによ
る）、更に第２層Ａｌ配線層２４ａを形成する（図１
３）。
る）、更に第２層Ａｌ配線層２４ａを形成する（図１
３）。
【００１０】ここで、配線構造を符号２２ａ，２３ａで
示すＡｌ−Ｓｉ−Ｃｕ／Ｔｉの２層構造にする理由は、
エレクトロマイグレーション及びストレスマイグレーシ
ョン（ＳＭ）耐性を改善する目的にあり、上層Ａｌ系配
線２３ａが断線しても下地Ｔｉ２２ａがつながっていれ
ば配線は電気的につながっている状態にすることが一つ
の理由となっている。
示すＡｌ−Ｓｉ−Ｃｕ／Ｔｉの２層構造にする理由は、
エレクトロマイグレーション及びストレスマイグレーシ
ョン（ＳＭ）耐性を改善する目的にあり、上層Ａｌ系配
線２３ａが断線しても下地Ｔｉ２２ａがつながっていれ
ば配線は電気的につながっている状態にすることが一つ
の理由となっている。
【００１１】また、本配線Ａｌ中にＳｉが含有している
理由は、従来、ＴｉＮ等のバリアメタルを用いず直接Ａ
ｌ配線と下地Ｓｉが接している場合にＡｌが下地Ｓｉに
突き抜けをおこさないように、Ａｌ中にＳｉが溶け込む
レベルのＳｉをあらかじめ含有させておいたことによ
る。しかし、現状の配線構造は、Ｓｉ基板と接する部分
はＷ／ＴｉＮ／Ｔｉで接触していることにより、Ａｌ中
にＳｉを含有させる必要は全くない。
理由は、従来、ＴｉＮ等のバリアメタルを用いず直接Ａ
ｌ配線と下地Ｓｉが接している場合にＡｌが下地Ｓｉに
突き抜けをおこさないように、Ａｌ中にＳｉが溶け込む
レベルのＳｉをあらかじめ含有させておいたことによ
る。しかし、現状の配線構造は、Ｓｉ基板と接する部分
はＷ／ＴｉＮ／Ｔｉで接触していることにより、Ａｌ中
にＳｉを含有させる必要は全くない。
【００１２】さらに、Ａｌ−Ｓｉ−Ｃｕを用いた配線
は、その後のＣＶＤ等の成膜時に伴う温度でＳｉノジュ
ールを形成する。そのため、上層のＡｌ配線上の層間膜
のドライエッチングによるパターニングの際にＳｉノジ
ュールがＡｌ表面に表出しているとフッ素プラズマに曝
され、Ｓｉがエッチングされ、配線内にボイドを形成す
る問題が生じる。
は、その後のＣＶＤ等の成膜時に伴う温度でＳｉノジュ
ールを形成する。そのため、上層のＡｌ配線上の層間膜
のドライエッチングによるパターニングの際にＳｉノジ
ュールがＡｌ表面に表出しているとフッ素プラズマに曝
され、Ｓｉがエッチングされ、配線内にボイドを形成す
る問題が生じる。
【００１３】そこで、近年配線材料として、Ｓｉを含有
しないＡｌ−Ｃｕが配線として用いられるに至ってい
る。しかし、配線構造をＡｌ−Ｃｕ／Ｔｉ構造にするこ
とで、最終的なシンター（例えば４００℃）時に、Ａｌ
と下地Ｔｉとがはなはだしく反応するため、結果として
配線の抵抗が上昇する問題が生じる。一方、従来のＡｌ
−Ｓｉ−Ｃｕ系配線では、この問題は小さい。それは、
下地ＴｉとＡｌの反応が、配線に含有されるＳｉの影響
によりこのＡｌ−Ｔｉ合金化反応が阻害され、よって反
応が抑制されているためと、推定される。これは、Ｓｉ
がＴｉと反応するためＡｌと反応すべきＴｉが少なくな
るためと考えられる。
しないＡｌ−Ｃｕが配線として用いられるに至ってい
る。しかし、配線構造をＡｌ−Ｃｕ／Ｔｉ構造にするこ
とで、最終的なシンター（例えば４００℃）時に、Ａｌ
と下地Ｔｉとがはなはだしく反応するため、結果として
配線の抵抗が上昇する問題が生じる。一方、従来のＡｌ
−Ｓｉ−Ｃｕ系配線では、この問題は小さい。それは、
下地ＴｉとＡｌの反応が、配線に含有されるＳｉの影響
によりこのＡｌ−Ｔｉ合金化反応が阻害され、よって反
応が抑制されているためと、推定される。これは、Ｓｉ
がＴｉと反応するためＡｌと反応すべきＴｉが少なくな
るためと考えられる。
【００１４】ＥＭ耐性を向上させる配線構造の例として
は、Ｔｉより抵抗の低いＷを用い、例えばＡｌ−Ｃｕ／
Ｗ積層構造とすることが提案されている。この構造にお
いては、Ｗを接続孔のプラグ材として用いるが、その後
接続孔内にのみプラグとしてＷを残すために、エッチバ
ックを施している。しかしエッチバックの制御性の困難
さから、接続孔内のプラグロス量が大きくなる問題、即
ち、接続孔以外の部分のＷを完全に除去するエッチバッ
クを行うと、接続孔内のＷが開口上面より深くエッチバ
ックされて、その分（プラグロスの分）接続孔が埋め切
れない構造となるという問題がある。この問題を有する
ままその後の配線プロセスを行うと、プラグロスの大き
いプラグ上に、例えばＡｌ配線をスパッタで形成させる
ので、配線のカバレージ低下を招く。更に、その上に、
第２の接続孔をスタック構造で形成すと、Ａｌのカバレ
ージの落ち込んだ部分に第２の接続孔が形成するため、
第２の接続孔の深さは、より深くなり、その後のプラグ
形成において、ボイドを作る等の問題を招く原因とな
る。
は、Ｔｉより抵抗の低いＷを用い、例えばＡｌ−Ｃｕ／
Ｗ積層構造とすることが提案されている。この構造にお
いては、Ｗを接続孔のプラグ材として用いるが、その後
接続孔内にのみプラグとしてＷを残すために、エッチバ
ックを施している。しかしエッチバックの制御性の困難
さから、接続孔内のプラグロス量が大きくなる問題、即
ち、接続孔以外の部分のＷを完全に除去するエッチバッ
クを行うと、接続孔内のＷが開口上面より深くエッチバ
ックされて、その分（プラグロスの分）接続孔が埋め切
れない構造となるという問題がある。この問題を有する
ままその後の配線プロセスを行うと、プラグロスの大き
いプラグ上に、例えばＡｌ配線をスパッタで形成させる
ので、配線のカバレージ低下を招く。更に、その上に、
第２の接続孔をスタック構造で形成すと、Ａｌのカバレ
ージの落ち込んだ部分に第２の接続孔が形成するため、
第２の接続孔の深さは、より深くなり、その後のプラグ
形成において、ボイドを作る等の問題を招く原因とな
る。
【００１５】上記問題の解決法として、Ｗプラグ形成
時、エッチバックを施さず、Ｗを埋め込み材としてばか
りでなくこれも配線として用いるプロセスが注目されて
いる。
時、エッチバックを施さず、Ｗを埋め込み材としてばか
りでなくこれも配線として用いるプロセスが注目されて
いる。
【００１６】更に、Ａｌ−Ｃｕ／Ｗ積層構造は、上層Ａ
ｌがＥＭで断線しても、電流は、下層Ｗ部を流れるため
に、下層がＴｉの場合よりＥＭ耐性が向上できることが
期待される。しかし、この構造において、そのＥＭ耐性
は思ったほど向上できない。その理由として考えられる
ことは、下層Ｗの結晶配向が上層Ａｌの結晶配向に揃わ
ず、その影響で、ＥＭ耐性の比較的強いＡｌ（１１１）
結晶配向の度合いが、下地Ｔｉの場合と比較して低いた
め、ＥＭ耐性が劣化すると考えられる（ＴｉはＴｉ（２
００）が結晶配向すれば、その上のＡｌはＡｌ（１１
１）に結晶配向しやすくなることが確認されてい
る。）。
ｌがＥＭで断線しても、電流は、下層Ｗ部を流れるため
に、下層がＴｉの場合よりＥＭ耐性が向上できることが
期待される。しかし、この構造において、そのＥＭ耐性
は思ったほど向上できない。その理由として考えられる
ことは、下層Ｗの結晶配向が上層Ａｌの結晶配向に揃わ
ず、その影響で、ＥＭ耐性の比較的強いＡｌ（１１１）
結晶配向の度合いが、下地Ｔｉの場合と比較して低いた
め、ＥＭ耐性が劣化すると考えられる（ＴｉはＴｉ（２
００）が結晶配向すれば、その上のＡｌはＡｌ（１１
１）に結晶配向しやすくなることが確認されてい
る。）。
【００１７】上記するように現状の配線構造は、各種問
題を解決する必要があり、その解決策が望まれている。
（なお、この種の従来構造として、特開平４−２９８０
３０号に開示のものがある）。
題を解決する必要があり、その解決策が望まれている。
（なお、この種の従来構造として、特開平４−２９８０
３０号に開示のものがある）。
【００１８】
【発明の目的】本発明は上記問題点を解決して、接続孔
の埋め込み金属膜をエッチバックすることに伴うプラグ
ロスの問題がなく、その上層の配線形成がカバレージ良
く実現でき、コンタクトを安定に形成でき、配線の信頼
性を向上でき、しかもプロセス的に容易で、ＥＭ耐性の
良好な半導体装置が得られる技術を提供することを目的
とする。
の埋め込み金属膜をエッチバックすることに伴うプラグ
ロスの問題がなく、その上層の配線形成がカバレージ良
く実現でき、コンタクトを安定に形成でき、配線の信頼
性を向上でき、しかもプロセス的に容易で、ＥＭ耐性の
良好な半導体装置が得られる技術を提供することを目的
とする。
【００１９】
【目的を達成するための手段】本出願の請求項１の発明
は、第１の接続孔内を第１の金属膜で埋め込むととも
に、更に、該第１の接続孔の開口周辺部にも該第１の金
属膜を形成した接続構造を有することを特徴とする半導
体装置であって、これにより上記目的を達成するもので
ある。
は、第１の接続孔内を第１の金属膜で埋め込むととも
に、更に、該第１の接続孔の開口周辺部にも該第１の金
属膜を形成した接続構造を有することを特徴とする半導
体装置であって、これにより上記目的を達成するもので
ある。
【００２０】本出願の請求項２の発明は、第１の接続孔
内を第１の金属膜で埋め込むとともに、更に、第１の接
続孔の開口周辺部にも該第１の金属膜を形成し、更に、
該第１の金属膜及び第１の接続孔が形成された絶縁膜上
に第２の金属膜を形成した接続構造を有することを特徴
とする半導体装置であって、これにより上記目的を達成
するものである。
内を第１の金属膜で埋め込むとともに、更に、第１の接
続孔の開口周辺部にも該第１の金属膜を形成し、更に、
該第１の金属膜及び第１の接続孔が形成された絶縁膜上
に第２の金属膜を形成した接続構造を有することを特徴
とする半導体装置であって、これにより上記目的を達成
するものである。
【００２１】本出願の請求項３の発明は、第１の接続孔
内を第１の金属膜で埋め込むとともに、更に、該第１の
接続孔の開口周辺部にも該第１の金属膜を形成し、更
に、該第１の金属膜及び第１の接続孔が形成された絶縁
膜上に第２の金属膜を形成し、その上に、第２の接続孔
を形成し、第３の金属膜で埋め込み、更に第４の金属膜
を形成した構造を有することを特徴とする半導体装置で
あって、これにより上記目的を達成するものである。
内を第１の金属膜で埋め込むとともに、更に、該第１の
接続孔の開口周辺部にも該第１の金属膜を形成し、更
に、該第１の金属膜及び第１の接続孔が形成された絶縁
膜上に第２の金属膜を形成し、その上に、第２の接続孔
を形成し、第３の金属膜で埋め込み、更に第４の金属膜
を形成した構造を有することを特徴とする半導体装置で
あって、これにより上記目的を達成するものである。
【００２２】本出願の請求項４の発明は、第２の接続孔
は第１の接続孔に対してスタックコンタクトをなす構造
であることを特徴とする請求項３に記載の半導体装置で
あって、これにより上記目的を達成するものである。
は第１の接続孔に対してスタックコンタクトをなす構造
であることを特徴とする請求項３に記載の半導体装置で
あって、これにより上記目的を達成するものである。
【００２３】本出願の請求項５の発明は、第１の金属膜
がＷ膜であり、第２の金属膜がＡｌもしくはＡｌ系合金
であることを特徴とする請求項１ないし４のいずれかに
記載の半導体装置であって、これにより上記目的を達成
するものである。
がＷ膜であり、第２の金属膜がＡｌもしくはＡｌ系合金
であることを特徴とする請求項１ないし４のいずれかに
記載の半導体装置であって、これにより上記目的を達成
するものである。
【００２４】本出願の請求項６の発明は、第１の金属膜
を第２の金属膜の配線の長手方向の周辺に対してのみ形
成した構造をとることを特徴とする請求項１ないし５の
いずれかに記載の半導体装置であって、これにより上記
目的を達成するものである。
を第２の金属膜の配線の長手方向の周辺に対してのみ形
成した構造をとることを特徴とする請求項１ないし５の
いずれかに記載の半導体装置であって、これにより上記
目的を達成するものである。
【００２５】本出願の請求項７の発明は、第１の接続孔
内を第１の金属膜で埋め込むとともに、更に、該第１の
接続孔の開口周辺部にも該第１の金属膜を形成し、更
に、該第１の金属膜及び第１の接続孔が形成された絶縁
膜上に第２の金属膜を形成し、その上に、第２の接続孔
を形成し、第３の金属膜で埋め込み、更に第４の金属膜
を形成した構造を有する半導体装置の製造方法であっ
て、第１の金属膜のパターニングを第２の接続孔形成の
ためのマスクを用いて形成することを特徴とする半導体
装置の製造方法であって、これにより上記目的を達成す
るものである。
内を第１の金属膜で埋め込むとともに、更に、該第１の
接続孔の開口周辺部にも該第１の金属膜を形成し、更
に、該第１の金属膜及び第１の接続孔が形成された絶縁
膜上に第２の金属膜を形成し、その上に、第２の接続孔
を形成し、第３の金属膜で埋め込み、更に第４の金属膜
を形成した構造を有する半導体装置の製造方法であっ
て、第１の金属膜のパターニングを第２の接続孔形成の
ためのマスクを用いて形成することを特徴とする半導体
装置の製造方法であって、これにより上記目的を達成す
るものである。
【００２６】本出願の請求項８の発明は、第２の接続孔
形成のためのマスクを用いたパターニングを、ポジレジ
ストを用いて行うことを特徴とする請求項７に記載の半
導体装置の製造方法であって、これにより上記目的を達
成するものである。
形成のためのマスクを用いたパターニングを、ポジレジ
ストを用いて行うことを特徴とする請求項７に記載の半
導体装置の製造方法であって、これにより上記目的を達
成するものである。
【００２７】本出願の請求項９の発明は、第２の金属膜
を成膜する温度を第２の金属膜がリフローする温度以上
で堆積するか、もしくは、堆積後に第２の金属膜がリフ
ローする温度以上の加熱工程を有することを特徴とする
請求項７または８に記載の半導体装置の製造方法であっ
て、これにより上記目的を達成するものである。
を成膜する温度を第２の金属膜がリフローする温度以上
で堆積するか、もしくは、堆積後に第２の金属膜がリフ
ローする温度以上の加熱工程を有することを特徴とする
請求項７または８に記載の半導体装置の製造方法であっ
て、これにより上記目的を達成するものである。
【００２８】本出願の請求項１０の発明は、第２の金属
膜をＡｌもしくはＡｌ系合金とし、その成膜温度を４０
０℃以上で堆積するか、もしくは、堆積後に４００℃以
上の加熱工程を有することを特徴とする請求項７ないし
９のいずれかに記載の半導体装置の製造方法であって、
これにより上記目的を達成するものである。
膜をＡｌもしくはＡｌ系合金とし、その成膜温度を４０
０℃以上で堆積するか、もしくは、堆積後に４００℃以
上の加熱工程を有することを特徴とする請求項７ないし
９のいずれかに記載の半導体装置の製造方法であって、
これにより上記目的を達成するものである。
【００２９】
【作用】本発明によれば、半導体基板上の絶縁膜に形成
した第１の接続孔内第１の金属膜で埋め込むとともに、
更に、該第１の接続孔の開口周辺部にも該第１の金属膜
を形成した構造をとるので、接続孔内の金属材料である
Ｗプラグ等を接続孔内にのみプラグとして残すためのエ
ッチバックは必ずしも必要がないので、プラグロスの問
題を避けることができ、その上のＡｌ等の配線のカバレ
ージの落ち込みは発生しない。更に、その上にスタック
コンタクトを形成する場合も、これを安定して形成でき
る。
した第１の接続孔内第１の金属膜で埋め込むとともに、
更に、該第１の接続孔の開口周辺部にも該第１の金属膜
を形成した構造をとるので、接続孔内の金属材料である
Ｗプラグ等を接続孔内にのみプラグとして残すためのエ
ッチバックは必ずしも必要がないので、プラグロスの問
題を避けることができ、その上のＡｌ等の配線のカバレ
ージの落ち込みは発生しない。更に、その上にスタック
コンタクトを形成する場合も、これを安定して形成でき
る。
【００３０】本発明によれば上記のとおりＡｌ等の配線
カバレージの落ち込みは発生しないので、配線の信頼性
が向上する。かつ、必要に応じて配線材料の変更だけ
で、配線構造に大幅な変更を施す必要がなくこの構造が
得られるので、従来のプロセスにそのまま適用でき、開
発コストは抑制できる。Ａｌ等の配線部の下層について
は全面に金属材料であるＷ等が残っている必要がないの
で、ＥＭ耐性を劣化させないようにできる。
カバレージの落ち込みは発生しないので、配線の信頼性
が向上する。かつ、必要に応じて配線材料の変更だけ
で、配線構造に大幅な変更を施す必要がなくこの構造が
得られるので、従来のプロセスにそのまま適用でき、開
発コストは抑制できる。Ａｌ等の配線部の下層について
は全面に金属材料であるＷ等が残っている必要がないの
で、ＥＭ耐性を劣化させないようにできる。
【００３１】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。但し当然のことではあるが、本発明は図
示の実施例により限定を受けるものではない。
して説明する。但し当然のことではあるが、本発明は図
示の実施例により限定を受けるものではない。
【００３２】実施例１ この実施例は、Ａｌ合金配線のＥＭ耐性を向上させる配
線構造及びその製造方法について本発明を適用したもの
で、特に、第１の金属膜としてＷ膜を用いてＷプラグ形
成後、接続孔周辺部のみにＷを残すようにパターニング
を行い、その後、更に配線形成を行う態様で本発明を実
施したものである。
線構造及びその製造方法について本発明を適用したもの
で、特に、第１の金属膜としてＷ膜を用いてＷプラグ形
成後、接続孔周辺部のみにＷを残すようにパターニング
を行い、その後、更に配線形成を行う態様で本発明を実
施したものである。
【００３３】この実施例は具体的には、本発明を、ＭＯ
Ｓデバイスの配線構造に適用した場合である。
Ｓデバイスの配線構造に適用した場合である。
【００３４】本実施例では、下記（ａ）〜（ｅ）の工程
で、本発明に係る半導体装置であるＭＯＳトランジスタ
を製造した。図１ないし図５を参照する。
で、本発明に係る半導体装置であるＭＯＳトランジスタ
を製造した。図１ないし図５を参照する。
【００３５】（ａ）Ｓｉ（１００）基板１上に素子分離
領域１２及びゲート領域（ゲート電極１５及びゲート絶
縁膜１７）をを形成する。更にＬＤＤイオン注入を行
い、ＬＤＤ領域１４ａ，１４ｂを形成する。そして全面
に下記条件でＳｉ酸化膜を形成させる。 条件 ガス ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝２５０／２５０／１０
０ｓｃｃｍ 温度 ４２０℃ 圧力 １３．３Ｐａ 膜厚 ０．２５μｍ
領域１２及びゲート領域（ゲート電極１５及びゲート絶
縁膜１７）をを形成する。更にＬＤＤイオン注入を行
い、ＬＤＤ領域１４ａ，１４ｂを形成する。そして全面
に下記条件でＳｉ酸化膜を形成させる。 条件 ガス ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝２５０／２５０／１０
０ｓｃｃｍ 温度 ４２０℃ 圧力 １３．３Ｐａ 膜厚 ０．２５μｍ
【００３６】更に、下記条件で全面エッチバックを行
い、ゲート１５にサイドウォール１６ａ，１６ｂを形成
する。 条件 ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
い、ゲート１５にサイドウォール１６ａ，１６ｂを形成
する。 条件 ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
【００３７】その後、ソース／ドレイン領域形成１３
ａ，１３ｂのための不純物イオン注入を行う。下記条件
のイオン注入とした。 条件 Ｎチャネル Ａｓ ２０ｋｅＶ，５ｅ１５／ｃｍ2 Ｐチャネル ＢＦ2 ２０ｋｅＶ，３ｅ１５／ｃｍ2 以上により、図１の構造を得た。
ａ，１３ｂのための不純物イオン注入を行う。下記条件
のイオン注入とした。 条件 Ｎチャネル Ａｓ ２０ｋｅＶ，５ｅ１５／ｃｍ2 Ｐチャネル ＢＦ2 ２０ｋｅＶ，３ｅ１５／ｃｍ2 以上により、図１の構造を得た。
【００３８】（ｂ）その後層間膜１８を形成する。ま
ず、例えば、次の条件でＴＥＯＳを用いたＣＶＤ酸化膜
を形成する。 条件 ガス ＴＥＯＳ＝５０ｓｃｃｍ 圧力 ４０Ｐａ 温度 ７２０℃ 膜厚 ４００ｎｍ
ず、例えば、次の条件でＴＥＯＳを用いたＣＶＤ酸化膜
を形成する。 条件 ガス ＴＥＯＳ＝５０ｓｃｃｍ 圧力 ４０Ｐａ 温度 ７２０℃ 膜厚 ４００ｎｍ
【００３９】更に、例えば次の条件でＢＰＳＧ等の膜を
成膜させる。これにより層間膜１８の形成を行う。 条件 ガス ＳｉＨ4 ／ＰＨ3 ／Ｂ2 Ｈ6 ／Ｏ2 ／Ｎ2 ＝８０／７／７／１０００／３２０００ｓｃｃｍ 温度 ４００℃ 圧力 １０１３２５Ｐａ 膜厚 ５００ｎｍ
成膜させる。これにより層間膜１８の形成を行う。 条件 ガス ＳｉＨ4 ／ＰＨ3 ／Ｂ2 Ｈ6 ／Ｏ2 ／Ｎ2 ＝８０／７／７／１０００／３２０００ｓｃｃｍ 温度 ４００℃ 圧力 １０１３２５Ｐａ 膜厚 ５００ｎｍ
【００４０】レジストパターン後、下記条件のドライエ
ッチングでコンタクトホール１９を形成する。 条件 ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
ッチングでコンタクトホール１９を形成する。 条件 ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
【００４１】更に、下記条件のコンタクトイオン注入を
行うことにより、接合領域を形成させる。 条件 Ｎチャネル Ａｓ ２０ｋｅＶ，５ｅ１５／ｃｍ2 Ｐチャネル ＢＦ2 ２０ｋｅＶ，３ｅ１５／ｃｍ2 そしてその後１０５０℃５秒の活性化アニールを行う。
行うことにより、接合領域を形成させる。 条件 Ｎチャネル Ａｓ ２０ｋｅＶ，５ｅ１５／ｃｍ2 Ｐチャネル ＢＦ2 ２０ｋｅＶ，３ｅ１５／ｃｍ2 そしてその後１０５０℃５秒の活性化アニールを行う。
【００４２】以上により図２の構造とした。
【００４３】（ｃ）次にコンタクト埋め込みを行う。ま
ずＴｉ／ＴｉＮ２０を成膜する。Ｔｉはコリメータスパ
ッタを用いて形成する。 Ｔｉ成膜条件例 パワー ４ｋＷ 成膜温度 ４５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
ずＴｉ／ＴｉＮ２０を成膜する。Ｔｉはコリメータスパ
ッタを用いて形成する。 Ｔｉ成膜条件例 パワー ４ｋＷ 成膜温度 ４５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
【００４４】ＴｉＮ成膜条件例 ガス Ａｒ／Ｎ2 ＝４０／７０ｓｃｃｍ パワー ５ｋＷ 圧力 ０．４７Ｐａ 膜厚 １０ｎｍ
【００４５】更に、次のようにして、第１の金属膜２１
であるＷ膜を形成する。ここでは次の条件で、ＣＶＤＷ
を堆積させる。まず、ＳｉＨ4 ガスを下記条件で先に流
す。 条件 ガス ＳｉＨ4 ＝３０ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ
であるＷ膜を形成する。ここでは次の条件で、ＣＶＤＷ
を堆積させる。まず、ＳｉＨ4 ガスを下記条件で先に流
す。 条件 ガス ＳｉＨ4 ＝３０ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ
【００４６】続いて、Ｗを下記条件でＣＶＤにより形成
する。 条件 ガス ＷＦ6 ／Ｈ2 ＝９５／５５０ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ膜厚 ４００ｎｍ
する。 条件 ガス ＷＦ6 ／Ｈ2 ＝９５／５５０ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ膜厚 ４００ｎｍ
【００４７】続いてレジストパターニングを行い、その
後Ｗを下記条件のドライエッチングでパターニングす
る。 条件 ガス ＳＦ6 ＝５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ 以上により第１の金属膜２１であるＷで第１の接続孔で
あるコンタクトホール１９の埋め込み及びその開口周辺
部の膜形成を行った図３の構造とした。
後Ｗを下記条件のドライエッチングでパターニングす
る。 条件 ガス ＳＦ6 ＝５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ 以上により第１の金属膜２１であるＷで第１の接続孔で
あるコンタクトホール１９の埋め込み及びその開口周辺
部の膜形成を行った図３の構造とした。
【００４８】（ｄ）次に、Ａｌ−Ｃｕ（０．５％）２２
／Ｔｉ２５をスパッタで形成する。まず、Ｔｉ膜２５を
下記条件で形成する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
／Ｔｉ２５をスパッタで形成する。まず、Ｔｉ膜２５を
下記条件で形成する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
【００４９】次に、第２の金属膜をなすＡｌ−Ｃｕ
（０．５％）２２を下記条件で成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
（０．５％）２２を下記条件で成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
【００５０】その後、レジストパターニング及び下記条
件のドライエッチングで、Ａｌ−Ｃｕ２２／Ｔｉ配線層
２５を形成する。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
件のドライエッチングで、Ａｌ−Ｃｕ２２／Ｔｉ配線層
２５を形成する。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
【００５１】以上で図４の配線構造を得た。
【００５２】（ｅ）その後、例えば下記条件の成膜によ
り上層絶縁膜１８ａを形成させる。 条件 ガス ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝２５０／２５
０／１００ｓｃｃｍ 温度 ４２０℃ 圧力 １３．３Ｐａ 膜厚 ０．６μｍ
り上層絶縁膜１８ａを形成させる。 条件 ガス ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝２５０／２５
０／１００ｓｃｃｍ 温度 ４２０℃ 圧力 １３．３Ｐａ 膜厚 ０．６μｍ
【００５３】レジストパターニング後、下記条件で接続
孔１９ａを形成する。 条件 ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
孔１９ａを形成する。 条件 ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
【００５４】ＴｉＮ膜をスパッタで形成してバリア層２
５ａを形成し、更に第３の金属膜２３としてブランケッ
ト−Ｗを形成させ、接続孔１９ａ（ヴィアホール）埋め
込みを行う。条件は前記と同様にして行うことができ
る。
５ａを形成し、更に第３の金属膜２３としてブランケッ
ト−Ｗを形成させ、接続孔１９ａ（ヴィアホール）埋め
込みを行う。条件は前記と同様にして行うことができ
る。
【００５５】次いで、下記条件で全面Ｗのエッチバック
を施す。 条件 ガス ＳＦ6 ／５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
を施す。 条件 ガス ＳＦ6 ／５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
【００５６】Ａｌ−Ｃｕ（０．５％）／Ｔｉをスパッタ
で形成する。このＡｌ−Ｃｕが第４の金属膜２４をな
す。
で形成する。このＡｌ−Ｃｕが第４の金属膜２４をな
す。
【００５７】まず、下記条件でＴｉを成膜する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
【００５８】次に、下記条件で第４の金属膜２４として
Ａｌ−Ｃｕ（０．５％）を成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
Ａｌ−Ｃｕ（０．５％）を成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
【００５９】その後、レジストパターニング及び下記条
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成させる。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成させる。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
【００６０】上記プロセスにより、図５に示したように
スタックコンタクト構造を有するデバイスを安定に形成
できる。
スタックコンタクト構造を有するデバイスを安定に形成
できる。
【００６１】実施例２ この実施例は、第１の金属膜としてＷプラグ形成後、接
続孔周辺部のみにＷを残すようにパターニングするが、
その際、上部第２の接続孔で用いるマスクを用い、第１
の金属膜をパターニングしてプラグの加工を行い、その
後、配線形成を行う態様で実施したものである。
続孔周辺部のみにＷを残すようにパターニングするが、
その際、上部第２の接続孔で用いるマスクを用い、第１
の金属膜をパターニングしてプラグの加工を行い、その
後、配線形成を行う態様で実施したものである。
【００６２】この実施例は、実施例１の（ｃ）の第１の
金属膜形成のためのＷパターニング部分のみの変更であ
る。
金属膜形成のためのＷパターニング部分のみの変更であ
る。
【００６３】（ｃ）本実施例では、次のように第１の接
続孔であるコンタクトホール埋め込みを行う。まずＴ
ｉ、ＴｉＮを成膜する。Ｔｉは次の条件でコリメータス
パッタを用いて形成させる。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 ４５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
続孔であるコンタクトホール埋め込みを行う。まずＴ
ｉ、ＴｉＮを成膜する。Ｔｉは次の条件でコリメータス
パッタを用いて形成させる。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 ４５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
【００６４】次に下記条件で、ＴｉＮを成膜する。 ＴｉＮ成膜条件 ガス Ａｒ／Ｎ2 ＝４０／７０ｓｃｃｍ パワー ５ｋＷ 圧力 ０．４７Ｐａ 膜厚 １０ｎｍ
【００６５】更に、下記条件でＣＶＤＷを堆積させる。 条件；まず、ＳｉＨ4 ガスを先に流す。 ガス ＳｉＨ4 ＝３０ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ
【００６６】次に、下記条件でＷを成膜する。 条件 ガス ＷＦ6 ／Ｈ2 ＝９５／５５０ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ 膜厚 ４００ｎｍ
【００６７】レジストパターニングを行い、Ｗをパター
ニングする。
ニングする。
【００６８】その後Ｗを下記条件のドライエッチング法
でパターニングする。ここでは上層接続孔形成用マスク
とするポジレジストを用いて、Ｗをパターニングする。 条件 ガス ＳＦ6 ＝５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
でパターニングする。ここでは上層接続孔形成用マスク
とするポジレジストを用いて、Ｗをパターニングする。 条件 ガス ＳＦ6 ＝５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
【００６９】以下実施例１と同一の工程をとる。本実施
例によれば、実施例１で示した第１の金属膜２１である
Ｗのパターニングを、上部の第２の接続孔１９ａの形成
用マスクを用いて、マスク兼用の形をとることができ
る。
例によれば、実施例１で示した第１の金属膜２１である
Ｗのパターニングを、上部の第２の接続孔１９ａの形成
用マスクを用いて、マスク兼用の形をとることができ
る。
【００７０】実施例３ この実施例では、配線の長手方向のみ接続孔周辺部に第
１の金属膜としてＷを残すようにパターニングを施した
場合である。
１の金属膜としてＷを残すようにパターニングを施した
場合である。
【００７１】本実施例は、実施例１と同一であるが、実
施例１の工程（ｃ）のブランケットＷのパターニングマ
スク形状に特徴を有する。即ち、図６、特に図６（ｂ）
の平面に示すような形状のレジストを用いてこれをマス
ク３０として、配線の長手方向のみ接続孔１９周辺部に
第１の金属膜としてＷを残すようにパターニングを施し
た。
施例１の工程（ｃ）のブランケットＷのパターニングマ
スク形状に特徴を有する。即ち、図６、特に図６（ｂ）
の平面に示すような形状のレジストを用いてこれをマス
ク３０として、配線の長手方向のみ接続孔１９周辺部に
第１の金属膜としてＷを残すようにパターニングを施し
た。
【００７２】実施例４ この実施例は、実施例１における第２の接続孔１９ａで
あるヴィアホールについても第１の接続孔１９（２２コ
ンタクトホール）と同様に開口部周辺にＷを残したＷプ
ラグ構造を適用した例である。
あるヴィアホールについても第１の接続孔１９（２２コ
ンタクトホール）と同様に開口部周辺にＷを残したＷプ
ラグ構造を適用した例である。
【００７３】本実施例は、実施例１とほぼ同一の工程を
とるものであるが、実施例１の工程（ｅ）におけるメタ
ライゼーションに特徴を有する。図７を参照する。ここ
では次のように工程（ｅ）を行った。
とるものであるが、実施例１の工程（ｅ）におけるメタ
ライゼーションに特徴を有する。図７を参照する。ここ
では次のように工程（ｅ）を行った。
【００７４】（ｅ）ＴｉＮ膜２５ａをスパッタで形成さ
せ、更にブランケット−Ｗを形成させ、ヴィアホール埋
め込みを行う。条件は前記と同様なので省略する。
せ、更にブランケット−Ｗを形成させ、ヴィアホール埋
め込みを行う。条件は前記と同様なので省略する。
【００７５】レジストパターニングを行い、その後Ｗを
下記条件のドライエッチングでパターニングし、第３の
金属膜２３′を形成する。これにより、図７に示すよう
に、第２の接続孔１９ａ内部及びその開口部周辺にこの
第３の金属膜２３′（Ｗ）が形成された構造を得る。 条件 ガス ＳＦ6 ＝５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
下記条件のドライエッチングでパターニングし、第３の
金属膜２３′を形成する。これにより、図７に示すよう
に、第２の接続孔１９ａ内部及びその開口部周辺にこの
第３の金属膜２３′（Ｗ）が形成された構造を得る。 条件 ガス ＳＦ6 ＝５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
【００７６】第４の金属膜２８を形成するため、Ａｌ−
Ｃｕ（０．５％）／Ｔｉをスパッタで形成する。まず、
下記条件でＴｉを成膜する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
Ｃｕ（０．５％）／Ｔｉをスパッタで形成する。まず、
下記条件でＴｉを成膜する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
【００７７】次に、Ａｌ−Ｃｕ（０．５％）を下記条件
で成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
で成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
【００７８】その後、レジストパターニング及び下記条
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成させる。以上で、第４の金属膜２８が形成された図７
の構造が完成する。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成させる。以上で、第４の金属膜２８が形成された図７
の構造が完成する。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
【００７９】実施例５ この実施例は、実施例４の第４の金属膜２８をなすＡｌ
形成をＡｌリフロー、もしくは高温Ａｌスパッタを用い
て実施したものである。この手法でＡｌ平坦化ができ、
完全平坦化が可能になる。
形成をＡｌリフロー、もしくは高温Ａｌスパッタを用い
て実施したものである。この手法でＡｌ平坦化ができ、
完全平坦化が可能になる。
【００８０】即ちこの実施例５は、更に実施例１の工程
（ｄ）（ｅ）部分が変更する。その部分のみを示す。第
８を参照する。
（ｄ）（ｅ）部分が変更する。その部分のみを示す。第
８を参照する。
【００８１】（ｄ）Ａｌ−Ｃｕ（０．５％）／Ｔｉをス
パッタで形成する。このＡｌ−Ｃｕ膜２２は、第２の金
属膜を構成するものである。まず、Ｔｉを下記条件で形
成する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
パッタで形成する。このＡｌ−Ｃｕ膜２２は、第２の金
属膜を構成するものである。まず、Ｔｉを下記条件で形
成する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
【００８２】次に、下記条件で第２の金属膜２２をなす
Ａｌ−Ｃｕ（０．５％）を成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 ５００℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
Ａｌ−Ｃｕ（０．５％）を成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 ５００℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
【００８３】その後、レジストパターニング及び下記条
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成する。これにより第２の金属膜２２を形成する。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成する。これにより第２の金属膜２２を形成する。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
【００８４】（ｅ）ＴｉＮ膜２５ａをスパッタで形成さ
せ、更に第３の金属膜２３を形成するためのブランケッ
ト−Ｗを形成させ、ヴィアホール埋め込みを行う。条件
は実施例４におけると同様であり、同様にパターニング
する。詳しい説明は省略する。
せ、更に第３の金属膜２３を形成するためのブランケッ
ト−Ｗを形成させ、ヴィアホール埋め込みを行う。条件
は実施例４におけると同様であり、同様にパターニング
する。詳しい説明は省略する。
【００８５】レジストパターニングを行い、その後Ｗを
下記条件のドライエッチングでパターニングする。 条件 ガス ＳＦ6 ／５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
下記条件のドライエッチングでパターニングする。 条件 ガス ＳＦ6 ／５０ｓｃｃｍ マイクロ波パワー ８５０Ｗ ＲＦパワー １５０Ｗ 圧力 １．３３Ｐａ
【００８６】Ａｌ−Ｃｕ（０．５％）／Ｔｉをスパッタ
で形成する。まず、下記条件でＴｉを成膜する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
で形成する。まず、下記条件でＴｉを成膜する。 Ｔｉ成膜条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ
【００８７】次に、第４の金属膜２８を形成するＡｌ−
Ｃｕ（０．５％）を下記条件で成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
Ｃｕ（０．５％）を下記条件で成膜する。 成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝４０ｓｃｃｍ 膜厚 ５００ｎｍ 圧力 ０．４７Ｐａ
【００８８】その後、レジストパターニング及び下記条
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成させる。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
件のドライエッチングで、Ａｌ−Ｃｕ／Ｔｉ配線層を形
成させる。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ
【００８９】上記プロセスで、図８に示したように、安
定構造を有するスタックコンタクト構造を有するデバイ
スを形成できる。
定構造を有するスタックコンタクト構造を有するデバイ
スを形成できる。
【００９０】
【発明の効果】上述の如く、本発明の半導体装置及び半
導体装置の製造方法によれば、接続孔の埋め込み金属膜
をエッチバックすることに伴うプラグロスの問題がな
く、その上層の配線形成がカバレージ良く実現でき、コ
ンタクトを安定に形成でき、配線の信頼性を向上でき、
しかもプロセス的に容易で、ＥＭ耐性の良好な半導体装
置が得られるという効果がある。
導体装置の製造方法によれば、接続孔の埋め込み金属膜
をエッチバックすることに伴うプラグロスの問題がな
く、その上層の配線形成がカバレージ良く実現でき、コ
ンタクトを安定に形成でき、配線の信頼性を向上でき、
しかもプロセス的に容易で、ＥＭ耐性の良好な半導体装
置が得られるという効果がある。
【図１】実施例１の工程を順に断面図で示すものである
（１）。
（１）。
【図２】実施例１の工程を順に断面図で示すものである
（２）。
（２）。
【図３】実施例１の工程を順に断面図で示すものである
（３）。
（３）。
【図４】実施例１の工程を順に断面図で示すものである
（４）。
（４）。
【図５】実施例１の工程を順に断面図で示すものである
（５）。
（５）。
【図６】実施例３の工程を順に断面図で示すものであ
る。
る。
【図７】実施例４の工程を順に断面図で示すものであ
る。
る。
【図８】実施例５の工程を順に断面図で示すものであ
る。
る。
【図９】従来技術を示す図である。
【図１０】従来技術を示す図である。
【図１１】従来技術を示す図である。
【図１２】従来技術を示す図である。
【図１３】従来技術を示す図である。
１ 半導体基板 ２１ 第１の金属膜 ２２ 第２の金属膜 ２３ 第３の金属膜 ２４，２８ 第４の金属膜 １９ 第１の接続孔 １９ａ 第２の接続孔
Claims (10)
- 【請求項１】第１の接続孔内を第１の金属膜で埋め込む
とともに、更に、該第１の接続孔の開口周辺部にも該第
１の金属膜を形成した接続構造を有することを特徴とす
る半導体装置。 - 【請求項２】第１の接続孔内を第１の金属膜で埋め込む
とともに、更に、第１の接続孔の開口周辺部にも該第１
の金属膜を形成し、更に、該第１の金属膜及び第１の接
続孔が形成された絶縁膜上に第２の金属膜を形成した接
続構造を有することを特徴とする半導体装置。 - 【請求項３】第１の接続孔内を第１の金属膜で埋め込む
とともに、更に、該第１の接続孔の開口周辺部にも該第
１の金属膜を形成し、更に、該第１の金属膜及び第１の
接続孔が形成された絶縁膜上に第２の金属膜を形成し、
その上に、第２の接続孔を形成し、第３の金属膜で埋め
込み、更に第４の金属膜を形成した構造を有することを
特徴とする半導体装置。 - 【請求項４】第２の接続孔は第１の接続孔に対してスタ
ックコンタクトをなす構造であることを特徴とする請求
項３に記載の半導体装置。 - 【請求項５】第１の金属膜がＷ膜であり、第２の金属膜
がＡｌもしくはＡｌ系合金であることを特徴とする請求
項１ないし４のいずれかに記載の半導体装置。 - 【請求項６】第１の金属膜を第２の金属膜の配線の長手
方向の周辺に対してのみ形成した構造をとることを特徴
とする請求項１ないし５のいずれかに記載の半導体装置
の製造方法。 - 【請求項７】第１の接続孔内を第１の金属膜で埋め込む
とともに、更に、該第１の接続孔の開口周辺部にも該第
１の金属膜を形成し、更に、該第１の金属膜及び第１の
接続孔が形成された絶縁膜上に第２の金属膜を形成し、
その上に、第２の接続孔を形成し、第３の金属膜で埋め
込み、更に第４の金属膜を形成した構造を有する半導体
装置の製造方法であって、 第１の金属膜のパターニングを第２の接続孔形成のため
のマスクを用いて形成することを特徴とする半導体装置
の製造方法。 - 【請求項８】第２の接続孔形成のためのマスクを用いた
パターニングを、ポジレジストを用いて行うことを特徴
とする請求項７に記載の半導体装置の製造方法。 - 【請求項９】第２の金属膜を成膜する温度を第２の金属
膜がリフローする温度以上で堆積するか、もしくは、堆
積後に第２の金属膜がリフローする温度以上の加熱工程
を有することを特徴とする請求項７または８に記載の半
導体装置の製造方法。 - 【請求項１０】第２の金属膜をＡｌもしくはＡｌ系合金
とし、その成膜温度を４００℃以上で堆積するか、もし
くは、堆積後に４００℃以上の加熱工程を有することを
特徴とする請求項７ないし９のいずれかに記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23063094A JP3393455B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23063094A JP3393455B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878527A true JPH0878527A (ja) | 1996-03-22 |
| JP3393455B2 JP3393455B2 (ja) | 2003-04-07 |
Family
ID=16910801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23063094A Expired - Fee Related JP3393455B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393455B2 (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214137A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | 集積回路の製造方法 |
| JPH0344034A (ja) * | 1989-07-12 | 1991-02-25 | Sony Corp | 多層配線形成方法 |
| JPH03123032A (ja) * | 1989-10-05 | 1991-05-24 | Sony Corp | 多層配線形成方法 |
| JPH03280533A (ja) * | 1990-03-29 | 1991-12-11 | Toshiba Corp | 半導体装置 |
| JPH0480960A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 半導体装置 |
| JPH05144946A (ja) * | 1991-11-18 | 1993-06-11 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH05144768A (ja) * | 1991-11-18 | 1993-06-11 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH05175347A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0629405A (ja) * | 1992-07-10 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH06209047A (ja) * | 1993-01-11 | 1994-07-26 | Kawasaki Steel Corp | 半導体装置の配線形成方法 |
-
1994
- 1994-08-31 JP JP23063094A patent/JP3393455B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214137A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | 集積回路の製造方法 |
| JPH0344034A (ja) * | 1989-07-12 | 1991-02-25 | Sony Corp | 多層配線形成方法 |
| JPH03123032A (ja) * | 1989-10-05 | 1991-05-24 | Sony Corp | 多層配線形成方法 |
| JPH03280533A (ja) * | 1990-03-29 | 1991-12-11 | Toshiba Corp | 半導体装置 |
| JPH0480960A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 半導体装置 |
| JPH05144946A (ja) * | 1991-11-18 | 1993-06-11 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH05144768A (ja) * | 1991-11-18 | 1993-06-11 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH05175347A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0629405A (ja) * | 1992-07-10 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH06209047A (ja) * | 1993-01-11 | 1994-07-26 | Kawasaki Steel Corp | 半導体装置の配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3393455B2 (ja) | 2003-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09199443A (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| JPH0529254A (ja) | 配線形成方法 | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US5518961A (en) | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same | |
| JP3500707B2 (ja) | 接続構造の形成方法、及び接続構造の設計方法 | |
| US6770972B2 (en) | Method for electrical interconnection employing salicide bridge | |
| JPH02205343A (ja) | 半導体装置の製造方法 | |
| KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JP3393455B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3109687B2 (ja) | 半導体装置の導電層接続構造の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPH10189722A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP3451634B2 (ja) | 金属材料堆積方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 | |
| KR20000027924A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |