JPH0629405A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0629405A JPH0629405A JP20731892A JP20731892A JPH0629405A JP H0629405 A JPH0629405 A JP H0629405A JP 20731892 A JP20731892 A JP 20731892A JP 20731892 A JP20731892 A JP 20731892A JP H0629405 A JPH0629405 A JP H0629405A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- based metal
- manufacturing
- metal wiring
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の接続孔部をＡｌ系金属膜により
埋め込み、かつ写真製版時精度の良い重合わせができる
ようにする。 【構成】 半導体装置の接続孔部を含む基板表面上に、
基板加熱４００〜６００℃の高温スパッタ法又はバイア
ススパッタ法により、あるいは基板加熱３００℃以下に
て成膜した後、４００〜６００℃に加熱してリフローさ
せることにより、Ａｌ系金属膜６を形成した後、第２ス
テップのＡｌ系金属配線膜７を基板加熱３００℃以下に
て形成する。 【効果】 最上層の金属膜のグレインを小さくすること
により、表面モホロジーを良くし、アライメントマーク
部での光の散乱を防止し、写真製版時の重ね合わせ精度
を向上する。
埋め込み、かつ写真製版時精度の良い重合わせができる
ようにする。 【構成】 半導体装置の接続孔部を含む基板表面上に、
基板加熱４００〜６００℃の高温スパッタ法又はバイア
ススパッタ法により、あるいは基板加熱３００℃以下に
て成膜した後、４００〜６００℃に加熱してリフローさ
せることにより、Ａｌ系金属膜６を形成した後、第２ス
テップのＡｌ系金属配線膜７を基板加熱３００℃以下に
て形成する。 【効果】 最上層の金属膜のグレインを小さくすること
により、表面モホロジーを良くし、アライメントマーク
部での光の散乱を防止し、写真製版時の重ね合わせ精度
を向上する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に半導体装置の金属配線用の接続
孔の形成時にアライメントずれをおこさずにカバレッジ
良く接続孔を形成することのできる半導体装置およびそ
の製造方法に関するものである。
の製造方法に関し、特に半導体装置の金属配線用の接続
孔の形成時にアライメントずれをおこさずにカバレッジ
良く接続孔を形成することのできる半導体装置およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】従来のこの種の半導体装置において金属
配線の接続のための接続孔を形成する際には、高温スパ
ッタ法あるいはバイアススパッタ法にて接続孔をカバレ
ッジ良く埋めこんでいたが、写真製版時のアライメント
マークの寸法と同程度までＡｌのグレインが成長する
と、アライメントずれが大きくなり、かさね合わせのず
れが大きくなっていた。
配線の接続のための接続孔を形成する際には、高温スパ
ッタ法あるいはバイアススパッタ法にて接続孔をカバレ
ッジ良く埋めこんでいたが、写真製版時のアライメント
マークの寸法と同程度までＡｌのグレインが成長する
と、アライメントずれが大きくなり、かさね合わせのず
れが大きくなっていた。
【０００３】従来の半導体装置の製造方法を図によって
説明する。図５は従来の半導体装置の接続孔部，及びア
ライメントマーク部の断面を示す模式図である。同図に
おいて、１はＳｉ基板または下層配線を示し、２はこの
上に形成された層間絶縁膜、４は上記層間絶縁膜２に設
けられた接続孔、３は層間絶縁膜２上に接続孔４を埋め
込んで形成されたＡｌ系金属配線、５はアライメントマ
ーク部である。
説明する。図５は従来の半導体装置の接続孔部，及びア
ライメントマーク部の断面を示す模式図である。同図に
おいて、１はＳｉ基板または下層配線を示し、２はこの
上に形成された層間絶縁膜、４は上記層間絶縁膜２に設
けられた接続孔、３は層間絶縁膜２上に接続孔４を埋め
込んで形成されたＡｌ系金属配線、５はアライメントマ
ーク部である。
【０００４】次に、従来の半導体装置の製造方法につい
て説明する。接続孔４を有するＳｉ半導体基板１上に、
基板加熱を４００〜６００℃程度で行いながら行う高温
スパッタ法、あるいは基板にバイアスをかけながら行う
バイアススパッタ法により、Ａｌ系金属膜３を接続孔４
を埋め込んで形成する。この際、Ａｌ系金属膜３はアラ
イメントマーク部５内にも形成されるが、該Ａｌ系金属
膜３中のＡｌのグレインは大きく成長しており、３〜１
０μｍ程度の大きさとなっている。
て説明する。接続孔４を有するＳｉ半導体基板１上に、
基板加熱を４００〜６００℃程度で行いながら行う高温
スパッタ法、あるいは基板にバイアスをかけながら行う
バイアススパッタ法により、Ａｌ系金属膜３を接続孔４
を埋め込んで形成する。この際、Ａｌ系金属膜３はアラ
イメントマーク部５内にも形成されるが、該Ａｌ系金属
膜３中のＡｌのグレインは大きく成長しており、３〜１
０μｍ程度の大きさとなっている。
【０００５】
【発明が解決しようとする課題】従来の金属配線用の接
続孔を有する半導体装置は以上のように製造されてお
り、アライメントマーク部５においてもＡｌ系金属膜３
のＡｌのグレインは大きくなっており、アライメントマ
ーク部５の表面が粗れ、アライメントマークの境界で光
の散乱が起きることによって該境界の位置を確定するこ
とができず、かさね合わせのずれが起きるといった問題
があった。
続孔を有する半導体装置は以上のように製造されてお
り、アライメントマーク部５においてもＡｌ系金属膜３
のＡｌのグレインは大きくなっており、アライメントマ
ーク部５の表面が粗れ、アライメントマークの境界で光
の散乱が起きることによって該境界の位置を確定するこ
とができず、かさね合わせのずれが起きるといった問題
があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、接続孔部をＡｌ系金属膜にて埋
め込めるとともに、アライメントマーク部の境界での光
の散乱がなく、精度良くアライメントを行うことのでき
る半導体装置の製造方法を得ることを目的としており、
さらにこの製造方法により得られる半導体装置を提供す
ることを目的とする。
ためになされたもので、接続孔部をＡｌ系金属膜にて埋
め込めるとともに、アライメントマーク部の境界での光
の散乱がなく、精度良くアライメントを行うことのでき
る半導体装置の製造方法を得ることを目的としており、
さらにこの製造方法により得られる半導体装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、第１のＡｌ系金属配線を４００〜６０
０℃の基板加熱を行いながら行う高温スパッタ法、また
はバイアスをかけながら行うバイアススパッタ法により
接続孔およびアラインメントマーク部を埋め込んで形成
する工程と、その上に第２のＡｌ系金属配線を室温以上
２００℃以下の温度にて成膜する工程とを含むものとし
たものである。
置の製造方法は、第１のＡｌ系金属配線を４００〜６０
０℃の基板加熱を行いながら行う高温スパッタ法、また
はバイアスをかけながら行うバイアススパッタ法により
接続孔およびアラインメントマーク部を埋め込んで形成
する工程と、その上に第２のＡｌ系金属配線を室温以上
２００℃以下の温度にて成膜する工程とを含むものとし
たものである。
【０００８】また第１のＡｌ系金属配線を４００〜６０
０℃の基板加熱を行いながら行う高温スパッタ法、また
はバイアススパッタ法により接続孔およびアラインメン
トマーク部を埋め込んで形成する工程と、その上にＡｌ
以外の金属膜を室温以上５００°以下の温度で形成する
工程とを含むものとしたものである。
０℃の基板加熱を行いながら行う高温スパッタ法、また
はバイアススパッタ法により接続孔およびアラインメン
トマーク部を埋め込んで形成する工程と、その上にＡｌ
以外の金属膜を室温以上５００°以下の温度で形成する
工程とを含むものとしたものである。
【０００９】また第１のＡｌ系金属配線を４００〜６０
０℃の基板加熱を行いながら行う高温スパッタ法、また
はバイアススパッタ法により接続孔およびアラインメン
トマーク部を埋め込んで形成する工程と、その上にＡｌ
以外の金属膜を室温以上５００°以下の温度で形成する
工程と、その上に第２のＡｌ系金属配線を室温以上２０
０℃以下の温度にて成膜する工程とを含むものとしたも
のである。
０℃の基板加熱を行いながら行う高温スパッタ法、また
はバイアススパッタ法により接続孔およびアラインメン
トマーク部を埋め込んで形成する工程と、その上にＡｌ
以外の金属膜を室温以上５００°以下の温度で形成する
工程と、その上に第２のＡｌ系金属配線を室温以上２０
０℃以下の温度にて成膜する工程とを含むものとしたも
のである。
【００１０】また第１のＡｌ系金属配線を４００〜６０
０℃の基板加熱を行いながら高温スパッタ法またはバイ
アススパッタ法により接続孔およびアラインメントマー
ク部を埋め込んで形成する工程と、上記第１のＡｌ系金
属配線をエッチバックし、接続孔部及びアライメントマ
ーク部のみに上記第１のＡｌ系金属配線を残す工程と、
その上に第２のＡｌ系金属膜を室温以上３００°以下に
て、またはＣｕ系金属膜を室温以上５００℃以下にて形
成する工程とを含むものとしたものである。またこの発
明にかかる半導体装置は、上記いずれかの製造方法によ
り製造されるものである。
０℃の基板加熱を行いながら高温スパッタ法またはバイ
アススパッタ法により接続孔およびアラインメントマー
ク部を埋め込んで形成する工程と、上記第１のＡｌ系金
属配線をエッチバックし、接続孔部及びアライメントマ
ーク部のみに上記第１のＡｌ系金属配線を残す工程と、
その上に第２のＡｌ系金属膜を室温以上３００°以下に
て、またはＣｕ系金属膜を室温以上５００℃以下にて形
成する工程とを含むものとしたものである。またこの発
明にかかる半導体装置は、上記いずれかの製造方法によ
り製造されるものである。
【００１１】
【作用】この発明における半導体装置およびその製造方
法では、接続孔部を第１のＡｌ系金属膜により埋め込み
カバレッジを改善するとともに、その上に形成する第２
のＡｌ系金属膜またはＡｌ以外の金属膜あるいはＣｕ系
金属膜のグレインが小さくなるため該金属膜の表面モホ
ロジーが良く、アライメントマーク部の境界での光の散
乱がなくなり、その境界が明確となるため、写真製版時
のアライメントずれを防止でき、アライメント精度を大
きく向上できる。
法では、接続孔部を第１のＡｌ系金属膜により埋め込み
カバレッジを改善するとともに、その上に形成する第２
のＡｌ系金属膜またはＡｌ以外の金属膜あるいはＣｕ系
金属膜のグレインが小さくなるため該金属膜の表面モホ
ロジーが良く、アライメントマーク部の境界での光の散
乱がなくなり、その境界が明確となるため、写真製版時
のアライメントずれを防止でき、アライメント精度を大
きく向上できる。
【００１２】
【実施例】以下、本発明の実施例を図について説明す
る。 実施例１．図１はこの発明の一実施例による半導体装置
の製造方法を示す。図１において、１はＳｉ基板または
下層配線であり、２はこの上に形成された層間絶縁膜、
４は上記層間絶縁膜２に設けられた接続孔、５はアライ
メントマーク部、６は第１ステップにて層間絶縁膜２上
に接続孔４及びアライメントマーク部５を埋め込んで形
成した第１のＡｌ系金属配線、７はその上に第２ステッ
プにて形成した第２のＡｌ系金属配線である。ここで、
上記Ａｌ系金属配線膜６，７としては、Ａｌに０．１〜
１０ｗｔ％のＳｉ、Ｃｕ、Ｐｄ、Ｓｃ、Ｇｅ、Ｔｉ等を
添加した２元系合金、又はこれらの元素を２元素以上各
元素が０．１〜１０ｗｔ％となる範囲で添加した多元系
合金を用いることができる。また、第１ステップと第２
ステップのＡｌ系金属膜６，７の組成は異なっていても
よいものである。
る。 実施例１．図１はこの発明の一実施例による半導体装置
の製造方法を示す。図１において、１はＳｉ基板または
下層配線であり、２はこの上に形成された層間絶縁膜、
４は上記層間絶縁膜２に設けられた接続孔、５はアライ
メントマーク部、６は第１ステップにて層間絶縁膜２上
に接続孔４及びアライメントマーク部５を埋め込んで形
成した第１のＡｌ系金属配線、７はその上に第２ステッ
プにて形成した第２のＡｌ系金属配線である。ここで、
上記Ａｌ系金属配線膜６，７としては、Ａｌに０．１〜
１０ｗｔ％のＳｉ、Ｃｕ、Ｐｄ、Ｓｃ、Ｇｅ、Ｔｉ等を
添加した２元系合金、又はこれらの元素を２元素以上各
元素が０．１〜１０ｗｔ％となる範囲で添加した多元系
合金を用いることができる。また、第１ステップと第２
ステップのＡｌ系金属膜６，７の組成は異なっていても
よいものである。
【００１３】次に製造方法について説明する。図１にお
いて、第１ステップのＡｌ系金属配線６を、４００〜６
００℃の基板加熱を行いながら行う高温スパッタ法によ
り、又は基板にバイアスをかけながら行うバイアススパ
ッタ法により、Ａｌをスパッタして形成すると、接続孔
４およびアラインメントマーク部５を埋め込んで上記Ａ
ｌ系金属配線６が形成される。このＡｌ系金属配線６の
膜厚は層間絶縁膜２上の部分で１０００〜５０００オン
グストロームが望ましい。次にその上に第２ステップの
Ａｌ系金属配線膜７を、基板加熱温度室温以上２００℃
以下にて、スパッタ法によりＡｌをスパッタして４００
０〜５０００オングストロームの膜厚に形成すると、該
加熱温度が低いことにより、小さいグレインの上記Ａｌ
系金属配線７が形成される。これにより層間絶縁膜２上
で約５０００オングストローム〜１μｍの金属配線を得
ることができる。
いて、第１ステップのＡｌ系金属配線６を、４００〜６
００℃の基板加熱を行いながら行う高温スパッタ法によ
り、又は基板にバイアスをかけながら行うバイアススパ
ッタ法により、Ａｌをスパッタして形成すると、接続孔
４およびアラインメントマーク部５を埋め込んで上記Ａ
ｌ系金属配線６が形成される。このＡｌ系金属配線６の
膜厚は層間絶縁膜２上の部分で１０００〜５０００オン
グストロームが望ましい。次にその上に第２ステップの
Ａｌ系金属配線膜７を、基板加熱温度室温以上２００℃
以下にて、スパッタ法によりＡｌをスパッタして４００
０〜５０００オングストロームの膜厚に形成すると、該
加熱温度が低いことにより、小さいグレインの上記Ａｌ
系金属配線７が形成される。これにより層間絶縁膜２上
で約５０００オングストローム〜１μｍの金属配線を得
ることができる。
【００１４】このように第１，第２のＡｌ系金属配線膜
６，７を２ステップに分けて形成するようにすると、先
ず第１のステップにおける第１の配線膜６の形成を、４
００〜６００℃での高温スパッタあるいはバイアススパ
ッタによっていることから、第１の配線膜６のグレイン
は大きいが、スパッタされたＡｌが基板上を移動するこ
とによって接続孔４およびアライメントマーク部５の凹
部を埋め込んで、即ちカバレッジ良く、該配線膜６を形
成することができる。そして、その上の第２のＡｌ系金
属膜７はこれの成膜時の基板加熱温度が２００℃以下と
低いことによって、該金属膜にはグレインの小さい膜を
形成することができる。このため、該金属膜７の表面モ
ホロジーは大きく改善され、図１中の、アライメントマ
ーク部５におけるＡｌグレインの粗れは少なくなり、ア
ライメントマーク部５での光の散乱がなくなり、その境
界が明確になることによって精度良くアライメントを行
うことが可能となる。
６，７を２ステップに分けて形成するようにすると、先
ず第１のステップにおける第１の配線膜６の形成を、４
００〜６００℃での高温スパッタあるいはバイアススパ
ッタによっていることから、第１の配線膜６のグレイン
は大きいが、スパッタされたＡｌが基板上を移動するこ
とによって接続孔４およびアライメントマーク部５の凹
部を埋め込んで、即ちカバレッジ良く、該配線膜６を形
成することができる。そして、その上の第２のＡｌ系金
属膜７はこれの成膜時の基板加熱温度が２００℃以下と
低いことによって、該金属膜にはグレインの小さい膜を
形成することができる。このため、該金属膜７の表面モ
ホロジーは大きく改善され、図１中の、アライメントマ
ーク部５におけるＡｌグレインの粗れは少なくなり、ア
ライメントマーク部５での光の散乱がなくなり、その境
界が明確になることによって精度良くアライメントを行
うことが可能となる。
【００１５】実施例２．なお上記実施例１においては、
第１ステップの金属配線膜６の形成は、４００〜６００
℃の基板加熱を行いながらの高温スパッタ法、又はバイ
アススパッタ法により行うものとしたが、本実施例２
は、この第１ステップの金属配線膜６の形成を、基板加
熱温度室温以上３００℃以下にて第１のＡｌ系金属配線
６を成膜した後、４００〜６００℃に基板を加熱して該
金属配線をリフローすることにより行うようにしたもの
で、上記３００℃以下のスパッタのみではカバレッジ良
く配線を形成することはできないが、４００〜６００℃
でのリフローを行うことにより、図１中の接続孔４およ
びアライメントマーク部５を、カバレッジ良く埋め込む
方法をとったものである。ここで、Ａｌ系金属配線膜
６，７としては、上記実施例１と同様、Ａｌに０．１〜
１０ｗｔ％程度のＳｉ、Ｃｕ、Ｐｄ、Ｓｃ、Ｇｅ、Ｔｉ
等を添加した２元系合金、又はこれらの元素を２元素以
上各元素につき０．１〜１０ｗｔ％の範囲で添加した多
元系合金を用いることができる。また、第１ステップと
第２ステップのＡｌ系金属膜６，７の組成は異なってい
てもよいものである。
第１ステップの金属配線膜６の形成は、４００〜６００
℃の基板加熱を行いながらの高温スパッタ法、又はバイ
アススパッタ法により行うものとしたが、本実施例２
は、この第１ステップの金属配線膜６の形成を、基板加
熱温度室温以上３００℃以下にて第１のＡｌ系金属配線
６を成膜した後、４００〜６００℃に基板を加熱して該
金属配線をリフローすることにより行うようにしたもの
で、上記３００℃以下のスパッタのみではカバレッジ良
く配線を形成することはできないが、４００〜６００℃
でのリフローを行うことにより、図１中の接続孔４およ
びアライメントマーク部５を、カバレッジ良く埋め込む
方法をとったものである。ここで、Ａｌ系金属配線膜
６，７としては、上記実施例１と同様、Ａｌに０．１〜
１０ｗｔ％程度のＳｉ、Ｃｕ、Ｐｄ、Ｓｃ、Ｇｅ、Ｔｉ
等を添加した２元系合金、又はこれらの元素を２元素以
上各元素につき０．１〜１０ｗｔ％の範囲で添加した多
元系合金を用いることができる。また、第１ステップと
第２ステップのＡｌ系金属膜６，７の組成は異なってい
てもよいものである。
【００１６】実施例３．図２は本発明の第３の実施例に
よる半導体装置の製造方法を示す、半導体装置の断面模
式図である。図において、図１と同一符号は同一または
相当部分を示し、８はＡｌ以外の金属膜である。
よる半導体装置の製造方法を示す、半導体装置の断面模
式図である。図において、図１と同一符号は同一または
相当部分を示し、８はＡｌ以外の金属膜である。
【００１７】上記実施例１では、第１ステップで第１の
Ａｌ系金属膜６を形成した後、第２ステップでもやはり
第２のＡｌ系金属膜７を形成したものであるが、これは
本実施例３におけるように、第１ステップで上記と同様
に第１のＡｌ系金属膜６を１０００〜５０００オングス
トロームの膜厚に成膜した後、Ａｌ以外の高融点金属８
を基板加熱温度室温以上５００°以下にてスパッタ法に
より５０〜１０００オングストローム成膜し、その後、
第２ステップで第２のＡｌ系金属膜７を、室温以上２０
０℃以下にて同じくスパッタ法により５００〜５０００
オングストロームの膜厚に形成するようにしてもよい。
これにより層間絶縁膜２上で約５０００オングストロー
ム〜１μｍの金属配線を得ることができる。ここで、Ａ
ｌ以外の高融点金属は、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉ、
Ｃｕ、あるいはその窒化物，硫化物，炭化物，またはケ
イ化物を用いることができる。
Ａｌ系金属膜６を形成した後、第２ステップでもやはり
第２のＡｌ系金属膜７を形成したものであるが、これは
本実施例３におけるように、第１ステップで上記と同様
に第１のＡｌ系金属膜６を１０００〜５０００オングス
トロームの膜厚に成膜した後、Ａｌ以外の高融点金属８
を基板加熱温度室温以上５００°以下にてスパッタ法に
より５０〜１０００オングストローム成膜し、その後、
第２ステップで第２のＡｌ系金属膜７を、室温以上２０
０℃以下にて同じくスパッタ法により５００〜５０００
オングストロームの膜厚に形成するようにしてもよい。
これにより層間絶縁膜２上で約５０００オングストロー
ム〜１μｍの金属配線を得ることができる。ここで、Ａ
ｌ以外の高融点金属は、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉ、
Ｃｕ、あるいはその窒化物，硫化物，炭化物，またはケ
イ化物を用いることができる。
【００１８】このような金属膜６，７，８のサンドイッ
チ構造をとることにより、第１ステップにて成膜した第
１のＡｌ系金属配線膜６の大きなグレインが、Ａｌ以外
の高融点金属８により分断され、その上に成膜した第２
のＡｌ系金属配線膜７のグレインは、下層の大きなグレ
イン６に引きずられることなく、小さなグレインとな
り、これにより表面モホロジーが良い状態が得られ、ア
ライメントマーク部５の境界で光の散乱が起こることが
少なくなるから、写真製版時のアライメントずれを大き
く改善することができる。
チ構造をとることにより、第１ステップにて成膜した第
１のＡｌ系金属配線膜６の大きなグレインが、Ａｌ以外
の高融点金属８により分断され、その上に成膜した第２
のＡｌ系金属配線膜７のグレインは、下層の大きなグレ
イン６に引きずられることなく、小さなグレインとな
り、これにより表面モホロジーが良い状態が得られ、ア
ライメントマーク部５の境界で光の散乱が起こることが
少なくなるから、写真製版時のアライメントずれを大き
く改善することができる。
【００１９】実施例４．図３は、本発明の第４の実施例
による半導体装置の製造方法を示す、半導体装置の断面
模式図である。図において、図１と同一符号は同一また
は相当部分を示し、９はＡｌ以外の金属膜である。
による半導体装置の製造方法を示す、半導体装置の断面
模式図である。図において、図１と同一符号は同一また
は相当部分を示し、９はＡｌ以外の金属膜である。
【００２０】図３に示す本実施例４においては、第１の
Ａｌ系金属膜３を、上記のように４００〜６００℃の基
板加熱を行いながらの高温スパッタ法、あるいはバイア
ススパッタ法にて５０００以下のオングストロームの膜
厚に形成した後、Ａｌ以外の金属膜９を室温以上５００
°以下の温度で、５０〜１０００オングストローム程度
の膜厚に形成する。これによりやはり層間絶縁膜２上で
約５０００オングストローム〜１μｍの金属配線を得る
ことができる。こうした構造とすることにより、最上層
の金属膜９にＡｌ以外の高融点金属Ｔｉ、Ｗ、Ｔａ、Ｍ
ｏ、Ｎｉ、Ｃｕ、あるいはその窒化物，硫化物，炭化
物，またはケイ化物を用いていることによって、金属膜
９のグレインは小さくなり、表面モホロジーが良い状態
が得られ、その結果アライメントマーク部５での光の散
乱がなくなり、写真製版時のアライメントずれを防止す
ることができる。Ａｌ以外の金属膜９の形成温度は該金
属膜の材料に応じて上記室温以上５００°以下の範囲で
そのグレインを小さくできる適宜の温度に設定するのが
よい。
Ａｌ系金属膜３を、上記のように４００〜６００℃の基
板加熱を行いながらの高温スパッタ法、あるいはバイア
ススパッタ法にて５０００以下のオングストロームの膜
厚に形成した後、Ａｌ以外の金属膜９を室温以上５００
°以下の温度で、５０〜１０００オングストローム程度
の膜厚に形成する。これによりやはり層間絶縁膜２上で
約５０００オングストローム〜１μｍの金属配線を得る
ことができる。こうした構造とすることにより、最上層
の金属膜９にＡｌ以外の高融点金属Ｔｉ、Ｗ、Ｔａ、Ｍ
ｏ、Ｎｉ、Ｃｕ、あるいはその窒化物，硫化物，炭化
物，またはケイ化物を用いていることによって、金属膜
９のグレインは小さくなり、表面モホロジーが良い状態
が得られ、その結果アライメントマーク部５での光の散
乱がなくなり、写真製版時のアライメントずれを防止す
ることができる。Ａｌ以外の金属膜９の形成温度は該金
属膜の材料に応じて上記室温以上５００°以下の範囲で
そのグレインを小さくできる適宜の温度に設定するのが
よい。
【００２１】実施例５．図４(a) 〜(c) は本発明の第５
の実施例による半導体装置の製造方法を示す断面模式図
である。図中、３は第１のＡｌ系金属配線膜、１０は該
Ａｌ金属配線膜３をエッチバックした後残った第１のＡ
ｌ系金属配線膜、１１はその後その上に成膜した第２の
Ａｌ系金属配線膜である。
の実施例による半導体装置の製造方法を示す断面模式図
である。図中、３は第１のＡｌ系金属配線膜、１０は該
Ａｌ金属配線膜３をエッチバックした後残った第１のＡ
ｌ系金属配線膜、１１はその後その上に成膜した第２の
Ａｌ系金属配線膜である。
【００２２】まず、図４(a) に示すように、接続孔部
４、アライメントマーク部５を形成したＳｉ基板１上
に、第１のＡｌ系金属配線膜３を、４００〜６００℃の
基板加熱を行いながらの高温スパッタ法、あるいはバイ
アススパッタ法により、接続孔部４およびアライメント
マーク部５を埋め込んで形成する。又は、基板加熱温度
室温以上３００℃以下でＡｌ系金属膜３を形成した後、
４００〜６００℃の温度にて該Ａｌ系金属膜３をリフロ
ーさせる方法によって形成する。
４、アライメントマーク部５を形成したＳｉ基板１上
に、第１のＡｌ系金属配線膜３を、４００〜６００℃の
基板加熱を行いながらの高温スパッタ法、あるいはバイ
アススパッタ法により、接続孔部４およびアライメント
マーク部５を埋め込んで形成する。又は、基板加熱温度
室温以上３００℃以下でＡｌ系金属膜３を形成した後、
４００〜６００℃の温度にて該Ａｌ系金属膜３をリフロ
ーさせる方法によって形成する。
【００２３】次に図４(b) に示すように、等方性又は異
方性エッチングを行い、接続孔部４、アライメントマー
ク部５以外の第１のＡｌ系金属膜３をエッチバックする
ことにより除去し、接続孔部４，アライメントマーク部
５のみに第１のＡｌ系金属膜１０を残す。
方性エッチングを行い、接続孔部４、アライメントマー
ク部５以外の第１のＡｌ系金属膜３をエッチバックする
ことにより除去し、接続孔部４，アライメントマーク部
５のみに第１のＡｌ系金属膜１０を残す。
【００２４】更に、その上に図４(c) に示すように、第
２のＡｌ系金属膜１１を基板加熱温度室温以上３００℃
以下にて５０００オングストローム〜１μｍの厚さに形
成する。これによりやはり層間絶縁膜２上で約５０００
オングストローム〜１μｍの金属配線を得ることができ
る。ここで第２のＡｌ系金属膜１１のグレインはできる
だけ小さくしたいものであるが、本実施例では該第２の
Ａｌ系金属膜１１を積む面をエッチバックにより平坦に
しており、上記実施例１のようにグレインの大きい第１
のＡｌ系金属膜６の上に直接積む訳ではないので、該金
属膜１１の形成温度は３００℃以下であれば十分に小さ
いグレインを形成できるものである。
２のＡｌ系金属膜１１を基板加熱温度室温以上３００℃
以下にて５０００オングストローム〜１μｍの厚さに形
成する。これによりやはり層間絶縁膜２上で約５０００
オングストローム〜１μｍの金属配線を得ることができ
る。ここで第２のＡｌ系金属膜１１のグレインはできる
だけ小さくしたいものであるが、本実施例では該第２の
Ａｌ系金属膜１１を積む面をエッチバックにより平坦に
しており、上記実施例１のようにグレインの大きい第１
のＡｌ系金属膜６の上に直接積む訳ではないので、該金
属膜１１の形成温度は３００℃以下であれば十分に小さ
いグレインを形成できるものである。
【００２５】このようにして第２のＡｌ系金属膜１１を
形成すると、最上層に形成した第２のＡｌ系金属膜１１
のグレインは基板加熱温度が低いことによって小さくな
り、アライメントマーク部５の境界での光の散乱がなく
なることにより写真製版時のアライメントずれを防止す
ることができる。
形成すると、最上層に形成した第２のＡｌ系金属膜１１
のグレインは基板加熱温度が低いことによって小さくな
り、アライメントマーク部５の境界での光の散乱がなく
なることにより写真製版時のアライメントずれを防止す
ることができる。
【００２６】実施例６．上記実施例５において、第２の
Ａｌ系金属膜１１に代えて、Ｃｕ系金属膜を用いても良
く、この場合は基板加熱温度は室温以上５００°以下と
すればよい。ここで、Ｃｕ系金属膜としては上記Ａｌ系
金属膜１１の場合と同じ材料を添加したもの、即ち、Ｃ
ｕに０．１〜１０ｗｔ％のＳｉ，Ｃｕ，Ｐｂ，Ｓｃ，Ｇ
ｅ，Ｔｉを添加した２元系合金、またはこれらの元素を
２元素以上各元素が０．１〜１０ｗｔ％となる範囲で添
加した多元系合金を用いることができる。
Ａｌ系金属膜１１に代えて、Ｃｕ系金属膜を用いても良
く、この場合は基板加熱温度は室温以上５００°以下と
すればよい。ここで、Ｃｕ系金属膜としては上記Ａｌ系
金属膜１１の場合と同じ材料を添加したもの、即ち、Ｃ
ｕに０．１〜１０ｗｔ％のＳｉ，Ｃｕ，Ｐｂ，Ｓｃ，Ｇ
ｅ，Ｔｉを添加した２元系合金、またはこれらの元素を
２元素以上各元素が０．１〜１０ｗｔ％となる範囲で添
加した多元系合金を用いることができる。
【００２７】
【発明の効果】以上のようにこの発明によれば、金属配
線膜の形成を２ステップ以上に分けて行うことにより、
カバレッジの良い配線を形成するとともに、Ａｌ系金属
膜、又はＡｌ系以外の金属膜等の最上層の金属膜のグレ
インが小さくなるようにしたので、最上層の金属膜の表
面モホロジーが良くなり、アライメント時の大きなグレ
インによる、アライメントマーク部の境界での光の散乱
がなくなり、これにより精度良くアライメントを行うこ
とができ、重ね合せ精度を大きく向上することができる
効果がある。
線膜の形成を２ステップ以上に分けて行うことにより、
カバレッジの良い配線を形成するとともに、Ａｌ系金属
膜、又はＡｌ系以外の金属膜等の最上層の金属膜のグレ
インが小さくなるようにしたので、最上層の金属膜の表
面モホロジーが良くなり、アライメント時の大きなグレ
インによる、アライメントマーク部の境界での光の散乱
がなくなり、これにより精度良くアライメントを行うこ
とができ、重ね合せ精度を大きく向上することができる
効果がある。
【図１】本発明の第１の実施例の製造方法による半導体
装置の断面を示す模式図である。
装置の断面を示す模式図である。
【図２】本発明の第３の実施例の製造方法による半導体
装置の断面を示す模式図である。
装置の断面を示す模式図である。
【図３】本発明の第４の実施例の製造方法による半導体
装置の断面を示す模式図である。
装置の断面を示す模式図である。
【図４】本発明の第５の実施例の製造方法のリフローを
示す図で、(a) は第１のＡｌ系金属膜を形成した半導体
装置の断面を示す模式図、(b) はエッチバックを行った
半導体装置の断面を示す模式図、(c) はエッチバック後
第２のＡｌ系金属膜を形成した半導体装置の断面を示す
模式図である。
示す図で、(a) は第１のＡｌ系金属膜を形成した半導体
装置の断面を示す模式図、(b) はエッチバックを行った
半導体装置の断面を示す模式図、(c) はエッチバック後
第２のＡｌ系金属膜を形成した半導体装置の断面を示す
模式図である。
【図５】従来の半導体装置の断面を示す模式図である。
１ Ｓｉ基板又は下層配線 ２ 層間絶縁膜 ３ Ａｌ系金属配線 ４ 接続孔 ５ アライメントマーク部 ６ 第１のＡｌ系金属配線 ７ 第２のＡｌ系金属配線 ８ Ａｌ以外の金属膜 ９ Ａｌ以外の金属膜 １０ エッチバック後残った第１のＡｌ系金属配線膜 １１ エッチバック後形成した第２のＡｌ系金属配線膜
Claims (10)
- 【請求項１】 金属配線の接続のための接続孔を有する
半導体装置を製造する方法において、 第１のＡｌ系金属配線を基板加熱温度４００〜６００℃
での高温スパッタ法、またはバイアススパッタ法により
上記接続孔およびアラインメントマーク部を埋め込んで
形成する工程と、 その上に第２のＡｌ系金属配線を基板加熱温度室温以上
２００℃以下にて成膜する工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記第１，第２のＡｌ系金属はＡｌに０．１〜１０ｗｔ
％のＳｉ，Ｃｕ，Ｐｂ，Ｓｃ，Ｇｅ，Ｔｉを添加した２
元系合金、またはこれらの元素を２元素以上各元素につ
き０．１〜１０ｗｔ％の範囲で添加した多元系合金であ
ることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 上記第１のＡｌ系金属配線を形成する工程を、該第１の
Ａｌ金属配線を基板加熱温度室温以上３００℃以下にて
成膜した後、４００〜６００℃で基板を加熱し該金属配
線をリフローすることにより接続孔を埋め込む工程とし
たことを特徴とする半導体装置の製造方法。 - 【請求項４】 金属配線の接続のための接続孔を有する
半導体装置を製造する方法において、 第１のＡｌ系金属配線を基板加熱温度４００〜６００℃
での高温スパッタ法、またはバイアススパッタ法により
上記接続孔およびアラインメントマーク部を埋め込んで
形成する工程と、 その上にＡｌ以外の金属膜を基板加熱温度室温以上５０
０℃以下にて形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項５】 金属配線の接続のための接続孔を有する
半導体装置を製造する方法において、 第１のＡｌ系金属配線を基板加熱温度４００〜６００℃
での高温スパッタ法、またはバイアススパッタ法により
上記接続孔およびアラインメントマーク部を埋め込んで
形成する工程と、 その上にＡｌ以外の金属膜を基板加熱温度室温以上５０
０℃以下にて形成する工程と、 その上に第２のＡｌ系金属配線を基板加熱温度室温以上
２００℃以下にて成膜する工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項６】 請求項４または５に記載の半導体装置の
製造方法において、 上記Ａｌ以外の金属膜はＴｉ，Ｗ，Ｔａ，Ｍｏ，Ｎｉ，
Ｃｕあるいはその窒化物，硫化物，炭化物，またはケイ
化物であることを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項４または５に記載の半導体装置の
製造方法において、 上記Ｃｕ系金属はＣｕに０．１〜１０ｗｔ％のＳｉ，Ｃ
ｕ，Ｐｂ，Ｓｃ，Ｇｅ，Ｔｉを添加した２元系合金、ま
たはこれらの元素を２元素以上各元素につき０．１〜１
０ｗｔ％の範囲で添加した多元系合金であることを特徴
とする半導体装置の製造方法。 - 【請求項８】 金属配線の接続のための接続孔を有する
半導体装置を製造する方法において、 第１のＡｌ系金属配線を基板加熱温度４００〜６００℃
での高温スパッタ法、またはバイアススパッタ法により
上記接続孔およびアラインメントマーク部を埋め込んで
形成する工程と、 上記第１のＡｌ系金属配線をエッチバックし、上記接続
孔部及びアライメントマーク部のみに上記第１のＡｌ系
金属配線を残す工程と、 その上に第２のＡｌ系金属膜を基板加熱温度室温以上３
００℃以下にて、またはＣｕ系金属膜を基板加熱温度室
温以上５００℃以下にて形成する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 上記Ｃｕ系金属はＣｕに０．１〜１０ｗｔ％のＳｉ，Ｃ
ｕ，Ｐｂ，Ｓｃ，Ｇｅ，Ｔｉを添加した２元系合金、ま
たはこれらの元素を２元素以上各元素が０．１〜１０ｗ
ｔ％となる範囲で添加した多元系合金であることを特徴
とする半導体装置の製造方法。 - 【請求項１０】 請求項１ないし９のいずれかに記載の
半導体装置の製造方法により製造されることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20731892A JPH0629405A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20731892A JPH0629405A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629405A true JPH0629405A (ja) | 1994-02-04 |
Family
ID=16537788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20731892A Pending JPH0629405A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629405A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19527368A1 (de) * | 1994-07-26 | 1996-02-08 | Toshiba Kawasaki Kk | Halbleitervorrichtung und deren Herstellungsverfahren |
| JPH0878527A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| EP0721216A2 (en) * | 1995-01-03 | 1996-07-10 | International Business Machines Corporation | A soft metal conductor and method of making |
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| JP2009038115A (ja) * | 2007-07-31 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2012064967A (ja) * | 2011-11-28 | 2012-03-29 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2012069891A (ja) * | 2010-09-27 | 2012-04-05 | Denso Corp | 半導体装置の製造方法 |
| US11538916B2 (en) | 2020-09-01 | 2022-12-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
1992
- 1992-07-10 JP JP20731892A patent/JPH0629405A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19527368A1 (de) * | 1994-07-26 | 1996-02-08 | Toshiba Kawasaki Kk | Halbleitervorrichtung und deren Herstellungsverfahren |
| DE19527368C2 (de) * | 1994-07-26 | 2001-09-13 | Toshiba Kawasaki Kk | Herstellungsverfahren einer Halbleitervorrichtung mit Einkristall-Verdrahtungsschichten |
| JPH0878527A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| US6285082B1 (en) | 1995-01-03 | 2001-09-04 | International Business Machines Corporation | Soft metal conductor |
| US6030895A (en) * | 1995-01-03 | 2000-02-29 | International Business Machines Corporation | Method of making a soft metal conductor |
| EP0721216A3 (ja) * | 1995-01-03 | 1996-08-14 | Ibm | |
| EP0721216A2 (en) * | 1995-01-03 | 1996-07-10 | International Business Machines Corporation | A soft metal conductor and method of making |
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| JP2009038115A (ja) * | 2007-07-31 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2012069891A (ja) * | 2010-09-27 | 2012-04-05 | Denso Corp | 半導体装置の製造方法 |
| JP2012064967A (ja) * | 2011-11-28 | 2012-03-29 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US11538916B2 (en) | 2020-09-01 | 2022-12-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11837645B2 (en) | 2020-09-01 | 2023-12-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270255A (en) | Metallization process for good metal step coverage while maintaining useful alignment mark | |
| US4948747A (en) | Method of making an integrated circuit resistor | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JPH0629405A (ja) | 半導体装置およびその製造方法 | |
| US5665642A (en) | Process of making a semiconductor device with a multilayer wiring and pillar formation | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| US5846877A (en) | Method for fabricating an Al-Ge alloy wiring of semiconductor device | |
| JP3157012B2 (ja) | 半導体素子の配線形成方法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| US5851920A (en) | Method of fabrication of metallization system | |
| JPH0980740A (ja) | 露光マスクおよび半導体装置の製造方法 | |
| US5272110A (en) | Method of forming wirings | |
| JPH0283978A (ja) | 半導体装置 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| US5994213A (en) | Aluminum plug process | |
| JPH06104343A (ja) | 半導体装置及び半導体製造方法 | |
| JPH0754848B2 (ja) | 半導体装置 | |
| JPH05267475A (ja) | 配線形成法 | |
| JPH0552067B2 (ja) | ||
| KR100340859B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH0695516B2 (ja) | 半導体装置 |