JPH02239665A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02239665A JPH02239665A JP1061557A JP6155789A JPH02239665A JP H02239665 A JPH02239665 A JP H02239665A JP 1061557 A JP1061557 A JP 1061557A JP 6155789 A JP6155789 A JP 6155789A JP H02239665 A JPH02239665 A JP H02239665A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- metal film
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 150000003623 transition metal compounds Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910018523 Al—S Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置およびその製造方法に関するもので
あって、特に微細コンタクト孔部の平坦化に使用される
ものである。
あって、特に微細コンタクト孔部の平坦化に使用される
ものである。
（従来の技術）
従来、ＬＳＩの高密度配線には主としてＡＩＩ−Ｓｉ合
金をスパッタリング法で成膜したものが用いられている
。第３図を参照してＡＪ？−Ｓｉ合金を用いた従来の配
線の形成方法を説明する。
金をスパッタリング法で成膜したものが用いられている
。第３図を参照してＡＪ？−Ｓｉ合金を用いた従来の配
線の形成方法を説明する。
表面の所定の場所に不純物拡散領域２が形成された半導
体基板１上に例えばＳｉＯ２からなる絶縁膜３を堆積す
る。そして絶縁膜３の不純物拡散領域２に対応した位置
に不純物拡散領域２とのコンタクト孔４を開孔する（第
３図（ａ）参照）。
体基板１上に例えばＳｉＯ２からなる絶縁膜３を堆積す
る。そして絶縁膜３の不純物拡散領域２に対応した位置
に不純物拡散領域２とのコンタクト孔４を開孔する（第
３図（ａ）参照）。
次にマグネトロンースパッタリング技術を用いてＡＪ−
ＳＬ膜９を堆桔させ、選択的にエッチングを行ってｋｌ
−Ｓｉ配線を形成する（第３図（ｂ）参照）。
ＳＬ膜９を堆桔させ、選択的にエッチングを行ってｋｌ
−Ｓｉ配線を形成する（第３図（ｂ）参照）。
（発明が解決しようとする課題）
このようなＡｌ−Ｓｉ配線を多層配線に適用すると、配
線層間の絶縁膜１２中にボイド１５が形成されやすいと
いう間濁が有った（第３図（ｃ）参照）。
線層間の絶縁膜１２中にボイド１５が形成されやすいと
いう間濁が有った（第３図（ｃ）参照）。
また、コンタクト孔４の寸法が微細化してコンタクト孔
のアスペクト比が増大した場合に上述のマグネトロンー
スパッタリング技術を用いてＡＩ−Ｓ ｉＪｊｌを形成
すると、コンタクト孔内部のＡｌ−Ｓ ｉｌｌのステッ
プカバレージが極端に悪化するという問題があった。そ
こでコンタクト孔４の内部のＡＮ−Ｓｉ膜のステップ力
バレージを向上させるために第４図に示すようにコンタ
クト孔４の上部の縁に凹状の丸み３ａをつけることが行
われている。しかしコンタクト孔のアスベクト比が高く
なると丸み３ａをつけてもコンタクト孔底部でＡｌ−Ｓ
ｉ膜の断切れが生ずる可能性がある（第４図参照）。ま
た、Ａｌ−ＳＬ膜形成直後は断切れしていなくても、ス
テップ力バレージが悪い場合はエレクトロマイグレーシ
ョンあるいはストレスマイグレーシ日ンによって断線に
至りやすくなって信頼性の低い配線となってしまうとい
う問題があった。
のアスペクト比が増大した場合に上述のマグネトロンー
スパッタリング技術を用いてＡＩ−Ｓ ｉＪｊｌを形成
すると、コンタクト孔内部のＡｌ−Ｓ ｉｌｌのステッ
プカバレージが極端に悪化するという問題があった。そ
こでコンタクト孔４の内部のＡＮ−Ｓｉ膜のステップ力
バレージを向上させるために第４図に示すようにコンタ
クト孔４の上部の縁に凹状の丸み３ａをつけることが行
われている。しかしコンタクト孔のアスベクト比が高く
なると丸み３ａをつけてもコンタクト孔底部でＡｌ−Ｓ
ｉ膜の断切れが生ずる可能性がある（第４図参照）。ま
た、Ａｌ−ＳＬ膜形成直後は断切れしていなくても、ス
テップ力バレージが悪い場合はエレクトロマイグレーシ
ョンあるいはストレスマイグレーシ日ンによって断線に
至りやすくなって信頼性の低い配線となってしまうとい
う問題があった。
本発明は上記問題点を考慮してなされたものであって、
高アスペクト比を有するコンタクト孔においても良好な
ステップ力バレージを保つとともに断線の無い高信頼性
を有する半導体装置およびその製造方法を提供すること
を目的とする。
高アスペクト比を有するコンタクト孔においても良好な
ステップ力バレージを保つとともに断線の無い高信頼性
を有する半導体装置およびその製造方法を提供すること
を目的とする。
（課題を解決するための手段）
第１の発明は、半導体基板上に堆積された絶縁膜の所定
領域にコンタクト孔が開孔されている半導体装置におい
て、コンタクト孔の底部および内壁部に半導体基板およ
び絶縁膜との反応を抑えるバリア膜を形成した後、半導
体基板を加熱して所定の温度に保ちながらコンタクト孔
を第１の金属膜で充填し、その後全面に第２の金属膜を
堆積してパターニングを行って前記第１の金属膜で充填
されたコンタクト孔上を通る配線賂を形成したことを特
徴とする。
領域にコンタクト孔が開孔されている半導体装置におい
て、コンタクト孔の底部および内壁部に半導体基板およ
び絶縁膜との反応を抑えるバリア膜を形成した後、半導
体基板を加熱して所定の温度に保ちながらコンタクト孔
を第１の金属膜で充填し、その後全面に第２の金属膜を
堆積してパターニングを行って前記第１の金属膜で充填
されたコンタクト孔上を通る配線賂を形成したことを特
徴とする。
第２の発明による半導体装置の製造方法は、半導体基板
上に堆積された絶縁膜の所定領域にコンタクト孔を開孔
した後、このコンタクト孔の底部および内壁に前記半導
体基板及び絶縁膜との反応を抑えるバリア膜を形成する
工程と、半導体基板を加熱して所定の温度に保ちながら
コンタクト孔を第１の金属膜で充填する工程と、全面に
第２の金属膜を堆積し、パターニングを行って前記第１
の金属膜で充填されたコンタクト孔上を通る配線路を形
成する工程とを備えていることを特徴とする。
上に堆積された絶縁膜の所定領域にコンタクト孔を開孔
した後、このコンタクト孔の底部および内壁に前記半導
体基板及び絶縁膜との反応を抑えるバリア膜を形成する
工程と、半導体基板を加熱して所定の温度に保ちながら
コンタクト孔を第１の金属膜で充填する工程と、全面に
第２の金属膜を堆積し、パターニングを行って前記第１
の金属膜で充填されたコンタクト孔上を通る配線路を形
成する工程とを備えていることを特徴とする。
（作 用）
このように構成された本発明の半導体装置によれば、コ
ンタクト孔の底部および内壁部にバリア膜を形成した後
、半導体基板を加熱して所定の温度に保ちながら上記コ
ンタクト孔を第１の金属膜で充填する。この時、上記バ
リア膜は半導体基板と第１の金属膜との反応を抑え、接
合破壊を防ぐ働きをする。その後全面に第２の金属膜を
堆積しパターニングを行うことによって第１の金属膜で
充填されたコンタクト孔上を通る配線路が形成される。
ンタクト孔の底部および内壁部にバリア膜を形成した後
、半導体基板を加熱して所定の温度に保ちながら上記コ
ンタクト孔を第１の金属膜で充填する。この時、上記バ
リア膜は半導体基板と第１の金属膜との反応を抑え、接
合破壊を防ぐ働きをする。その後全面に第２の金属膜を
堆積しパターニングを行うことによって第１の金属膜で
充填されたコンタクト孔上を通る配線路が形成される。
これにより高アスベクト比を有するコンタクト孔におい
ても良好なステップ力バレージを保つとともに断線のな
い信頼性の高い半導体装置を得ることができる。
ても良好なステップ力バレージを保つとともに断線のな
い信頼性の高い半導体装置を得ることができる。
また上述のように構成された第２の発明の半導体装置の
製造方法によればコンタクト孔の底部および内壁部にバ
リア膜が形成される。その後、半導体基板を加熱して所
定の温度に保ちながらコンタクト孔が第１の金属膜で充
填される。そして全面に第２の金属膜を堆積し、パター
ニングを行うことにより第１の金属膜で充填されたコン
タクト孔上を通る配線路が形成される。これにより高ア
スベクト比を有するコンタクト孔においても良好なステ
ップ力バレージを保つことができるとともに断線のない
信頼性の高い半導体装置を得ることができる。
製造方法によればコンタクト孔の底部および内壁部にバ
リア膜が形成される。その後、半導体基板を加熱して所
定の温度に保ちながらコンタクト孔が第１の金属膜で充
填される。そして全面に第２の金属膜を堆積し、パター
ニングを行うことにより第１の金属膜で充填されたコン
タクト孔上を通る配線路が形成される。これにより高ア
スベクト比を有するコンタクト孔においても良好なステ
ップ力バレージを保つことができるとともに断線のない
信頼性の高い半導体装置を得ることができる。
（実施例）
本発明による半導体装置の製造方法の一実施例を第１図
を参照して説明する。
を参照して説明する。
まず例えばＳｔからなる半導体基板（以下、単に基板と
もいう）１上に堆積された例えば厚さが１． ８μｍの
シリコン酸化膜からなる絶縁膜３に、基板１の表面に形
成された不純物拡散領域２に対応したコンタクト孔４を
設ける（第１図（ａ）参照）。なお、コンタクト孔上部
には例えば６０００人の凹状の丸み３ａがつけられてい
る（第１図（ａ）参照）。その後、コンタクト孔４の底
部および内壁部に例えばＴｉ層５およびＴｉＮ層６から
なるバリア膜を形成する（第１図（ｂ）参照）。そして
基板１を所定の温度（例えば約５００〜５５０℃の温度
範囲）に保持しながら、コンタクト孔４が埋込まれるよ
うにマグネトロンースパッタリング法を用いてＡ，７７
−Ｓｔ膜７を堆積する（第１図（ｃ）参照）。これによ
り、ターゲットから飛来するスパッタリング粒子の基板
表面におけるマイグレーション効果が促進され、コンタ
クト孔４が埋込まれる。なお、基板を５５０℃以上に加
熱すると、ＡＭ−Ｓｔ＠７が一旦溶融してしまい、再度
凝固する際に表面張力によってコンタクト孔４の内部で
球状塊になってしまう。また、５００℃以下の温度では
Ａｌｌ−ＳｔＨ７の基板表面におけるマイグレーション
効果は小さく、高アスベクト比のコンタクト孔４の埋込
は不可能となる。
もいう）１上に堆積された例えば厚さが１． ８μｍの
シリコン酸化膜からなる絶縁膜３に、基板１の表面に形
成された不純物拡散領域２に対応したコンタクト孔４を
設ける（第１図（ａ）参照）。なお、コンタクト孔上部
には例えば６０００人の凹状の丸み３ａがつけられてい
る（第１図（ａ）参照）。その後、コンタクト孔４の底
部および内壁部に例えばＴｉ層５およびＴｉＮ層６から
なるバリア膜を形成する（第１図（ｂ）参照）。そして
基板１を所定の温度（例えば約５００〜５５０℃の温度
範囲）に保持しながら、コンタクト孔４が埋込まれるよ
うにマグネトロンースパッタリング法を用いてＡ，７７
−Ｓｔ膜７を堆積する（第１図（ｃ）参照）。これによ
り、ターゲットから飛来するスパッタリング粒子の基板
表面におけるマイグレーション効果が促進され、コンタ
クト孔４が埋込まれる。なお、基板を５５０℃以上に加
熱すると、ＡＭ−Ｓｔ＠７が一旦溶融してしまい、再度
凝固する際に表面張力によってコンタクト孔４の内部で
球状塊になってしまう。また、５００℃以下の温度では
Ａｌｌ−ＳｔＨ７の基板表面におけるマイグレーション
効果は小さく、高アスベクト比のコンタクト孔４の埋込
は不可能となる。
上述のＡｌ −Ｓ’ｉ膜が形成される際にＴｉ層５およ
びＴｉＮ層からなるバリア膜は次の２つの役割をはたす
。
びＴｉＮ層からなるバリア膜は次の２つの役割をはたす
。
（１） ＡＩ−Ｓｉ膜７と半導体基板１および絶縁Ｈ
３のＳｉとの反応を抑え、接合破壊を防ぐ。
３のＳｉとの反応を抑え、接合破壊を防ぐ。
（２） ＴｉＮ層６が赤外線を吸収することにより、
基板１の加熱を効率良く行うことができる。
基板１の加熱を効率良く行うことができる。
なおターゲット材料としては、ＡＭに１％のＳｔを添加
した合金が最適である。純ＡＩｌまたはＳｉ含有量の高
いＡ，Ｑ−Ｓｔ合金は上記の温度マージンが狭く実用化
には適さない。
した合金が最適である。純ＡＩｌまたはＳｉ含有量の高
いＡ，Ｑ−Ｓｔ合金は上記の温度マージンが狭く実用化
には適さない。
また、基板とターゲット間距離を長くしてコンタクト孔
に入射するスパッタリング粒子の垂直成分を増やしたほ
うが、より高アスベクト比のコンタクト孔４に対しても
コンタクト底部にボイドが形成されないように埋込みが
可能となる。
に入射するスパッタリング粒子の垂直成分を増やしたほ
うが、より高アスベクト比のコンタクト孔４に対しても
コンタクト底部にボイドが形成されないように埋込みが
可能となる。
こうしたＡＩＩ−Ｓｉ膜７は、結晶粒径が大きく約１０
μｍ程度にまで成長する。この為、エレクトロマイグレ
ーションには強いがストレスマイグレーションに対して
弱くなる可能性がある。更に、Ａｌ−Ｓｉ膜７の結晶粒
界には高抵抗のＳｔが析出するため配線抵抗も増大し、
こうしたＡｌ−Ｓｉ膜を配線に使用するのは困難である
。そこでコンタクト部以外のＡｌｌ−Ｓｉ膜を除去する
必要がある。
μｍ程度にまで成長する。この為、エレクトロマイグレ
ーションには強いがストレスマイグレーションに対して
弱くなる可能性がある。更に、Ａｌ−Ｓｉ膜７の結晶粒
界には高抵抗のＳｔが析出するため配線抵抗も増大し、
こうしたＡｌ−Ｓｉ膜を配線に使用するのは困難である
。そこでコンタクト部以外のＡｌｌ−Ｓｉ膜を除去する
必要がある。
Ａｉｌ−Ｓｉ膜７を形成した後、リン酸を用いてＡＮ−
Ｓｉ膜７をエツチオフし、コンタクト孔４の内部にのみ
Ａｌ−Ｓｔ膜７ａを残す（第１図（ｄ）参照）。その後
、Ａ，７７−ＳＬ膜７ａおよびＴｉＮ膜６の表面をＡ『
イオンを用いてエッチングし自然酸化膜を除去した後、
真空中で配線用のＡＩ −Ｓ ｉ −Ｃ ｕＭ８を約８
０００Ａの厚さで堆積する（第１図（ｅ）参照）。こう
して、高アスベクト比のコンタクト孔４上においても断
切れのない、信頓性の高い配線が形成される。その後、
このＡＩＳｉ−Ｃｕ膜８をパターニングし配線とした後
、この配線上に絶縁膜１２を形成すると、ボイドのない
絶縁膜が形成される（第１図（ｆ）参照）。
Ｓｉ膜７をエツチオフし、コンタクト孔４の内部にのみ
Ａｌ−Ｓｔ膜７ａを残す（第１図（ｄ）参照）。その後
、Ａ，７７−ＳＬ膜７ａおよびＴｉＮ膜６の表面をＡ『
イオンを用いてエッチングし自然酸化膜を除去した後、
真空中で配線用のＡＩ −Ｓ ｉ −Ｃ ｕＭ８を約８
０００Ａの厚さで堆積する（第１図（ｅ）参照）。こう
して、高アスベクト比のコンタクト孔４上においても断
切れのない、信頓性の高い配線が形成される。その後、
このＡＩＳｉ−Ｃｕ膜８をパターニングし配線とした後
、この配線上に絶縁膜１２を形成すると、ボイドのない
絶縁膜が形成される（第１図（ｆ）参照）。
以上説明したように本実施例によれば高アスベクト比を
有するコンタクト孔においても良好なステップカバレー
ジを保つとともに断線の無い高信頼性を有する半導体装
置を得ることができる。
有するコンタクト孔においても良好なステップカバレー
ジを保つとともに断線の無い高信頼性を有する半導体装
置を得ることができる。
なお通常の配線パターンにおいては、コンタクト孔４の
周辺は第２図に示すようにコンタクト余裕２０ｇを必要
とするが、本発明を用いると第２図（ｂ）に示すように
コンタクト余裕が不要となり、配線の微細化を行うこと
ができる。何故ならば、仮に配線８とコンタクト孔４と
に関して位置合せズレが生じても（第２図（Ｃ）および
（ｄ）参照）、異方性エッチングを用いて配線８のパタ
ーンニングを行う際に第２図（ｅ）に示すようにコンタ
クト孔４に埋込まれたＡｆＩ−Ｓｉ膜７ａがオーバーエ
ッチングを阻止する役割を果たすからである。
周辺は第２図に示すようにコンタクト余裕２０ｇを必要
とするが、本発明を用いると第２図（ｂ）に示すように
コンタクト余裕が不要となり、配線の微細化を行うこと
ができる。何故ならば、仮に配線８とコンタクト孔４と
に関して位置合せズレが生じても（第２図（Ｃ）および
（ｄ）参照）、異方性エッチングを用いて配線８のパタ
ーンニングを行う際に第２図（ｅ）に示すようにコンタ
クト孔４に埋込まれたＡｆＩ−Ｓｉ膜７ａがオーバーエ
ッチングを阻止する役割を果たすからである。
また、本発明を多層配線に応用すればコンタクト孔４の
上部の層間絶縁膜にボイドの生じない信頼性の高いデバ
イスを得ることが可能となる。
上部の層間絶縁膜にボイドの生じない信頼性の高いデバ
イスを得ることが可能となる。
本発明によれば高アスペクト比を有するコンタクト孔に
おいても良好なステップカバレージを保つとともに断線
の無い信頼性の高い半導体装置を得ることができる。
おいても良好なステップカバレージを保つとともに断線
の無い信頼性の高い半導体装置を得ることができる。
第１図は本発明による半導体装置の製造工程を示す断面
図、第２図（ｌｌ）は従来の半導体装置のコンタクト孔
と配線との関係を示す図、第２図（ｂ）および（Ｃ）は
本発明の半導体装置のコンタクト孔と配線との関係を示
す図、第２図（ｄ）および（ｅ）は第２図（ｃ）に示し
たｘ−ｘ’線で切断した場合の半導体装置の断面図、第
３図は従来の半導体装置の製造工程を示す断面図、第４
図は高アスペクト比を有する従来の半導体装置の断面図
である。 １・・・半導体基板、２・・・不純物拡散領域、３・・
・絶縁膜、５−Ｔ ｉ層、６−ＴＬＮ層、７＊ ７ ａ
＝・ＡＮ−Ｓｔ膜、８”ＡＮ−ＳＬ−Ｃｕ膜、１２
−・・保護膜。 出願人代理人 佐 藤 一 雄第１図 第３図 Ｘ−Ｘ’獣面 （ｅ） ’（ ジ 第２図 Ｘ一Ｘ′断面
図、第２図（ｌｌ）は従来の半導体装置のコンタクト孔
と配線との関係を示す図、第２図（ｂ）および（Ｃ）は
本発明の半導体装置のコンタクト孔と配線との関係を示
す図、第２図（ｄ）および（ｅ）は第２図（ｃ）に示し
たｘ−ｘ’線で切断した場合の半導体装置の断面図、第
３図は従来の半導体装置の製造工程を示す断面図、第４
図は高アスペクト比を有する従来の半導体装置の断面図
である。 １・・・半導体基板、２・・・不純物拡散領域、３・・
・絶縁膜、５−Ｔ ｉ層、６−ＴＬＮ層、７＊ ７ ａ
＝・ＡＮ−Ｓｔ膜、８”ＡＮ−ＳＬ−Ｃｕ膜、１２
−・・保護膜。 出願人代理人 佐 藤 一 雄第１図 第３図 Ｘ−Ｘ’獣面 （ｅ） ’（ ジ 第２図 Ｘ一Ｘ′断面
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に堆積された絶縁膜の所定領域にコン
タクト孔が開孔されている半導体装置において、 前記コンタクト孔の底部および内壁部に前記半導体基板
および絶縁膜との反応を抑えるバリア膜を形成した後、
前記半導体基板を加熱して所定の温度に保ちながら前記
コンタクト孔を第１の金属膜で充填し、その後全面に第
２の金属膜を堆積してパターニングを行って前記第１の
金属膜で充填されたコンタクト孔上を通る配線路を形成
したことを特徴とする半導体装置。 ２、前記第１の金属膜としてＡｌ系合金を用いることを
特徴とする請求項１記載の半導体装置。 ３、前記バリア膜として遷移金属化合物を主成分とする
膜を用いることを特徴とする請求項１記載の半導体装置
。 ４、半導体基板上に堆積された絶縁膜の所定領域にコン
タクト孔を開孔した後、このコンタクト孔の底部および
内壁部に前記半導体基板および絶縁膜との反応を抑える
バリア膜を形成する工程と、前記半導体基板を加熱して
所定の温度に保ちながら前記コンタクト孔を第１の金属
膜で充填する工程と、全面に第２の金属膜を堆積し、パ
ターニングを行って前記第１の金属膜で充填されたコン
タクト孔上を通る配線路を形成する工程とを備えている
ことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061557A JPH0727879B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
| KR1019900003412A KR940001504B1 (ko) | 1989-03-14 | 1990-03-14 | 반도체장치 및 그 제조방법 |
| EP19900104814 EP0387835A3 (en) | 1989-03-14 | 1990-03-14 | Semiconductor device and method of manufacturing the same |
| US07/673,265 US5254872A (en) | 1989-03-14 | 1991-03-21 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061557A JPH0727879B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239665A true JPH02239665A (ja) | 1990-09-21 |
| JPH0727879B2 JPH0727879B2 (ja) | 1995-03-29 |
Family
ID=13174530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061557A Expired - Fee Related JPH0727879B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0387835A3 (ja) |
| JP (1) | JPH0727879B2 (ja) |
| KR (1) | KR940001504B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4342047B4 (de) * | 1992-12-10 | 2004-12-09 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung |
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| KR950010042B1 (ko) * | 1991-06-27 | 1995-09-06 | 삼성전자주식회사 | 반도체 장치의 금속 배선층 형성방법 |
| US5371042A (en) * | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
| US5738917A (en) * | 1995-02-24 | 1998-04-14 | Advanced Micro Devices, Inc. | Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer |
| KR0183729B1 (ko) * | 1995-08-18 | 1999-04-15 | 김광호 | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 |
| US5918149A (en) * | 1996-02-16 | 1999-06-29 | Advanced Micro Devices, Inc. | Deposition of a conductor in a via hole or trench |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5354988A (en) * | 1976-10-29 | 1978-05-18 | Fujitsu Ltd | Production of semiconductor device |
| JPS62104165A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体装置 |
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3782904T2 (de) * | 1986-09-17 | 1993-04-08 | Fujitsu Ltd | Verfahren zur ausbildung einer kupfer enthaltenden metallisierungsschicht auf der oberflaeche eines halbleiterbauelementes. |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
-
1989
- 1989-03-14 JP JP1061557A patent/JPH0727879B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-14 EP EP19900104814 patent/EP0387835A3/en not_active Ceased
- 1990-03-14 KR KR1019900003412A patent/KR940001504B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5354988A (en) * | 1976-10-29 | 1978-05-18 | Fujitsu Ltd | Production of semiconductor device |
| JPS62104165A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体装置 |
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4342047B4 (de) * | 1992-12-10 | 2004-12-09 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung |
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727879B2 (ja) | 1995-03-29 |
| KR900015277A (ko) | 1990-10-26 |
| EP0387835A3 (en) | 1991-01-02 |
| KR940001504B1 (ko) | 1994-02-23 |
| EP0387835A2 (en) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3332456B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS61133646A (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JPH01135043A (ja) | 多層配線の形成方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JPS62190850A (ja) | 半導体装置 | |
| JP3325628B2 (ja) | 半導体装置の製造方法 | |
| JPH0955427A (ja) | 半導体装置 | |
| JPH0774177A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH0922941A (ja) | 半導体装置の製造方法 | |
| JPH01243548A (ja) | 半導体装置およびその製造方法 | |
| JPH04250627A (ja) | 半導体装置及びその製造方法 | |
| JPH02271628A (ja) | 半導体装置 | |
| JPH04278574A (ja) | 半導体装置の製造方法 | |
| JPH01276742A (ja) | 半導体装置の製造方法 | |
| JPH04186729A (ja) | 半導体装置 | |
| JPH03174722A (ja) | 半導体装置の製造方法 | |
| JPS61150239A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |