JPH01135043A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH01135043A JPH01135043A JP29384687A JP29384687A JPH01135043A JP H01135043 A JPH01135043 A JP H01135043A JP 29384687 A JP29384687 A JP 29384687A JP 29384687 A JP29384687 A JP 29384687A JP H01135043 A JPH01135043 A JP H01135043A
- Authority
- JP
- Japan
- Prior art keywords
- wiring path
- wiring
- forming
- insulating film
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 14
- 238000001259 photo etching Methods 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体基板上に多層配線を形成する多層配線
の）１３成ＪＪ′法に関するものである。
の）１３成ＪＪ′法に関するものである。
（従来の技術）
近年、集積回路の微細化に伴い、多層配線技術が必須の
ものとなって来ている。従来の多層配線で三層配線を用
いたものの形成方法を第３図を用いて説明する。第３図
（ａ）において、シリコンからなる゛ト導体話板２１上
に熱酸化法によってＳｉＯっの絶縁膜２２を膜厚が５０
００人となるように形成する。その後、金属、例えばア
ルミニウムをスパッタリング法を用いて５０００への膜
厚で堆晴させ、フォトエツチング法を用いて配線路２３
を形成する。次に第３図（ｂ）に示すように気相成長法
を用いて５ｉｏ２からなる層間絶縁膜２４を８０００人
程度堆積させ、その後アルミニウムをスパッタリング法
によって５０００Ａ堆枯させ、フォトエツチング法によ
り配線路２５を形成する。そして第３図（ｃ）に示すよ
うに気相成長法を用いてＳ ｉＯ２からなる層間絶縁膜
２６を８０００人堆積させる。その後、フォトエツチン
グ法および異方性エツチングを用いて積層された層間絶
縁膜２４および２６に配線路２３との接続孔２７を開孔
するとともに層間絶縁ｇ２６に配線路２５との接続孔２
８を開孔する。そして第３図（ｄ）に示すようにアルミ
ニウムをスパッタリング法によって５０００人堆積させ
、フォトエツチング法により配線路２９を形成するか、
又は第３図（ｅ）に示すように開孔された接続孔２７お
よび２８に例えばＷＦ６を用いた気相成長法によりタン
グステン（Ｗ）を８０００Ａ堆積させ（第３図（ｅ）の
符号３３および３４）、この後アルミニウムをスパッタ
リング法により５０００人堆積させ、フォトエツチング
法により配線路２９を形成していた。この配線路２９の
形成後、さらにＳｉＯっからなる保護膜３２を、例えば
気相成長法により８０００人堆積し、半導体基板２１に
三層配線を形成していた。
ものとなって来ている。従来の多層配線で三層配線を用
いたものの形成方法を第３図を用いて説明する。第３図
（ａ）において、シリコンからなる゛ト導体話板２１上
に熱酸化法によってＳｉＯっの絶縁膜２２を膜厚が５０
００人となるように形成する。その後、金属、例えばア
ルミニウムをスパッタリング法を用いて５０００への膜
厚で堆晴させ、フォトエツチング法を用いて配線路２３
を形成する。次に第３図（ｂ）に示すように気相成長法
を用いて５ｉｏ２からなる層間絶縁膜２４を８０００人
程度堆積させ、その後アルミニウムをスパッタリング法
によって５０００Ａ堆枯させ、フォトエツチング法によ
り配線路２５を形成する。そして第３図（ｃ）に示すよ
うに気相成長法を用いてＳ ｉＯ２からなる層間絶縁膜
２６を８０００人堆積させる。その後、フォトエツチン
グ法および異方性エツチングを用いて積層された層間絶
縁膜２４および２６に配線路２３との接続孔２７を開孔
するとともに層間絶縁ｇ２６に配線路２５との接続孔２
８を開孔する。そして第３図（ｄ）に示すようにアルミ
ニウムをスパッタリング法によって５０００人堆積させ
、フォトエツチング法により配線路２９を形成するか、
又は第３図（ｅ）に示すように開孔された接続孔２７お
よび２８に例えばＷＦ６を用いた気相成長法によりタン
グステン（Ｗ）を８０００Ａ堆積させ（第３図（ｅ）の
符号３３および３４）、この後アルミニウムをスパッタ
リング法により５０００人堆積させ、フォトエツチング
法により配線路２９を形成していた。この配線路２９の
形成後、さらにＳｉＯっからなる保護膜３２を、例えば
気相成長法により８０００人堆積し、半導体基板２１に
三層配線を形成していた。
（発明が解決しようとする問題点）
このような従来の方法を用いて形成された多層配線構造
は、以下に示す問題点を自°シている。
は、以下に示す問題点を自°シている。
先ず第１の問題点としては、配線路２つと、配線路２３
および２５との接続孔２７および２８を自由に形成した
場合、接続孔２７のほうが接続孔２８に比べてアスペク
ト比が大きいため、配線路２９の被覆形状が悪くなり、
配線路２３と配線路２９との間に第３図（ｄ）の符号３
０の円内に示すように断線が生じる可能性があった。
および２５との接続孔２７および２８を自由に形成した
場合、接続孔２７のほうが接続孔２８に比べてアスペク
ト比が大きいため、配線路２９の被覆形状が悪くなり、
配線路２３と配線路２９との間に第３図（ｄ）の符号３
０の円内に示すように断線が生じる可能性があった。
第２の問題点としては、配線路２９の形成後保獲膜３２
を堆積させた場合、アスペクト比の大きい接続孔２７の
上部の保訛膜３２の部分に「す」３１ａおよび３１ｂが
発生してしまうことがあった。
を堆積させた場合、アスペクト比の大きい接続孔２７の
上部の保訛膜３２の部分に「す」３１ａおよび３１ｂが
発生してしまうことがあった。
第３の問題点としては、配線路２９の被覆形状を改正す
るために第３図（ｅ）に示すように接続孔２７および２
８に金属、例えばタングステンを選択的に埋め込んだ場
合でも、接続孔２７および２８の深さが異なるために同
時に埋め込むことができず、断線不良が生じる可能性が
あった。
るために第３図（ｅ）に示すように接続孔２７および２
８に金属、例えばタングステンを選択的に埋め込んだ場
合でも、接続孔２７および２８の深さが異なるために同
時に埋め込むことができず、断線不良が生じる可能性が
あった。
本発明は上記問題点を考慮してなされたものであって、
断線および「す」の発生を防止することのできる多層配
線の形成方法を提供することを目的とする。
断線および「す」の発生を防止することのできる多層配
線の形成方法を提供することを目的とする。
（問題点を解決するための手段）
本発明による多層配線の形成方法は、半導体基板上に金
属被覆からなる第１の配線路を形成する第１のステップ
と、第１の配線路が形成された半導体基板上に第１の層
間絶縁膜を形成する第２のステップと、第１の層間絶縁
膜上に金属被膜からなる第２の配線路をその被膜の厚さ
が第１の層間絶縁膜の厚さ以上となるように形成する第
３のステップと、第２の配線路が形成された半導体基板
上に第２の層間絶縁膜を形成する第４のステップと、第
１および第２の層間絶縁膜の、第１および第２の配線路
が立体交差していない所定の位、置、および第２の層間
絶縁膜の所定の位置にそれぞれ第１の配線路との接続孔
および第２の配線路との接続孔を深さがほぼ等しくなる
ように形成する第５のステップと、深さのほぼ等しくな
った接続孔に金属を堆積させ、接続孔を金属で埋めて第
１の配線路との接続路および第２の配線路との接続路を
形成する第６のステップと、第１の配線路との接続路、
および第２の配線路との接続路が形成された半導体基板
上にこれらの接続路を接続する金属被膜からなる第３の
配線路を形成する第７のステップとを備えていることを
特徴とする。
属被覆からなる第１の配線路を形成する第１のステップ
と、第１の配線路が形成された半導体基板上に第１の層
間絶縁膜を形成する第２のステップと、第１の層間絶縁
膜上に金属被膜からなる第２の配線路をその被膜の厚さ
が第１の層間絶縁膜の厚さ以上となるように形成する第
３のステップと、第２の配線路が形成された半導体基板
上に第２の層間絶縁膜を形成する第４のステップと、第
１および第２の層間絶縁膜の、第１および第２の配線路
が立体交差していない所定の位、置、および第２の層間
絶縁膜の所定の位置にそれぞれ第１の配線路との接続孔
および第２の配線路との接続孔を深さがほぼ等しくなる
ように形成する第５のステップと、深さのほぼ等しくな
った接続孔に金属を堆積させ、接続孔を金属で埋めて第
１の配線路との接続路および第２の配線路との接続路を
形成する第６のステップと、第１の配線路との接続路、
および第２の配線路との接続路が形成された半導体基板
上にこれらの接続路を接続する金属被膜からなる第３の
配線路を形成する第７のステップとを備えていることを
特徴とする。
（作 用）
このように構成された本発明による多層配線の形成ｈ゛
法において、第１の配線路との接続孔および第２の配線
路との接続孔を深さがほぼ等しくなるように第５のステ
ップによって形成し、第６のステップによってこれらの
深さがほぼ゛等しくなった接続孔に同時に金属を堆積さ
せ、上記接続孔を金属で埋めることにより第１の配線路
との接続路および第２の配線路との接続路を形成する。
法において、第１の配線路との接続孔および第２の配線
路との接続孔を深さがほぼ等しくなるように第５のステ
ップによって形成し、第６のステップによってこれらの
深さがほぼ゛等しくなった接続孔に同時に金属を堆積さ
せ、上記接続孔を金属で埋めることにより第１の配線路
との接続路および第２の配線路との接続路を形成する。
さらに第７のステップによって上記接続路を接続する第
３の配線路を形成することにより、第３の配線路と第１
および第２の配線路とが完全に接続される。
３の配線路を形成することにより、第３の配線路と第１
および第２の配線路とが完全に接続される。
以上述べたことから本発明の多層配線の形成方法によれ
ば断線および「す」の発生を防止することができる。
ば断線および「す」の発生を防止することができる。
（実施例）
第１図に本発明による多層配線の形成工程の第１の具体
例を示す。第１図（ａ）において、シリコンからなる十
導体基板１上に熱酸化法によってＳ ｉＯ２の絶縁膜２
を膜厚が５０００人となるように形成する。そしてエツ
チング速度の遅い金属、例えばタングステンを５０００
人の膜厚となるようにスパッタリング法によって堆積さ
せ、フォトエツチング法を用いて配線路３を形成する。
例を示す。第１図（ａ）において、シリコンからなる十
導体基板１上に熱酸化法によってＳ ｉＯ２の絶縁膜２
を膜厚が５０００人となるように形成する。そしてエツ
チング速度の遅い金属、例えばタングステンを５０００
人の膜厚となるようにスパッタリング法によって堆積さ
せ、フォトエツチング法を用いて配線路３を形成する。
次に第１図（ｂ）に示すように気相成長法を用いて、例
えばＳｉＯ２からなる層間絶縁膜４を７０００人の膜厚
で堆積させ、その後配線路２を構成する金属材料のタン
グステンよりもエツチング速度の速い金属、例えばアル
ミニウムをスパッタリング法によりその膜厚が層間絶縁
膜４の膜厚（７０００人）以上となるように堆積させ、
フォトエツチング法により配線路５を形成する。そして
第１図（Ｃ）に示すように気相成長法を用いて、例えば
５ｉ０２からなる層間絶縁膜６を５０００人の膜厚とな
るように堆積させる。その後フォトエツチング法を用い
て積層された層間絶縁膜４および６に配線路３との接続
孔８を開孔するとともに、層間絶縁膜６に配線路５との
接続孔７を開孔する。そして第１図（ｄ）に示すように
接続孔７が開孔された層間絶縁膜６をマスクにして異方
性エツチングによって配線路５の、接続孔７の底部に位
置する部分９をエツチングする。この時のエツチング量
は、層間絶縁膜４の膜厚とほぼ同程度の深さとなるよう
にする。なお、配線路３との接続孔８の底部に位置する
部分は、構成材料かタングステンであって配線路５の構
成材料であるアルミニウムよりもエツチング速度が著し
く遅いため、はとんどエツチングされない。
えばＳｉＯ２からなる層間絶縁膜４を７０００人の膜厚
で堆積させ、その後配線路２を構成する金属材料のタン
グステンよりもエツチング速度の速い金属、例えばアル
ミニウムをスパッタリング法によりその膜厚が層間絶縁
膜４の膜厚（７０００人）以上となるように堆積させ、
フォトエツチング法により配線路５を形成する。そして
第１図（Ｃ）に示すように気相成長法を用いて、例えば
５ｉ０２からなる層間絶縁膜６を５０００人の膜厚とな
るように堆積させる。その後フォトエツチング法を用い
て積層された層間絶縁膜４および６に配線路３との接続
孔８を開孔するとともに、層間絶縁膜６に配線路５との
接続孔７を開孔する。そして第１図（ｄ）に示すように
接続孔７が開孔された層間絶縁膜６をマスクにして異方
性エツチングによって配線路５の、接続孔７の底部に位
置する部分９をエツチングする。この時のエツチング量
は、層間絶縁膜４の膜厚とほぼ同程度の深さとなるよう
にする。なお、配線路３との接続孔８の底部に位置する
部分は、構成材料かタングステンであって配線路５の構
成材料であるアルミニウムよりもエツチング速度が著し
く遅いため、はとんどエツチングされない。
次に、第１図（ｅ）に示すように、ＷＦ６を用いた気相
成長法によりタングステン（Ｗ）を接続孔７および８に
堆積させ、接続孔７および８を埋めることにより接続路
１０および１１を形成する。
成長法によりタングステン（Ｗ）を接続孔７および８に
堆積させ、接続孔７および８を埋めることにより接続路
１０および１１を形成する。
ＷＦ６を用いた気相成長法ではアルミニウムとタングス
テンのいずれに対しても選択的な膜成長がｎ■能である
。その後、第１図（ｆ）に示すように金属、例えばアル
ミニウムをスパッタリング法を用いて５０００人程度０
膜厚で堆積させ、フォトエツチング法により接続路１０
および１１を接続する配線路］２を形成する。そして、
配線路１２が形成された半導体基板上に保護膜として、
例えばＳｉＯっを気相成長法によって１μｍ程度堆積さ
せ、三層配線構造を形成する。
テンのいずれに対しても選択的な膜成長がｎ■能である
。その後、第１図（ｆ）に示すように金属、例えばアル
ミニウムをスパッタリング法を用いて５０００人程度０
膜厚で堆積させ、フォトエツチング法により接続路１０
および１１を接続する配線路］２を形成する。そして、
配線路１２が形成された半導体基板上に保護膜として、
例えばＳｉＯっを気相成長法によって１μｍ程度堆積さ
せ、三層配線構造を形成する。
以上述べたように本実施例の多層配線の形成方法によれ
ば、配線路３との接続孔８および配線路５との接続孔７
の深さをほぼ等しくなるように形成するとともに、これ
らの接続孔７および８に気ト■成長法を用いて金属（タ
ングステン）を堆積させ、接続孔７および８を埋めるこ
とにより、接続路１０および１１が形成され、これによ
り断線および「す」の発生を防止することができる。
ば、配線路３との接続孔８および配線路５との接続孔７
の深さをほぼ等しくなるように形成するとともに、これ
らの接続孔７および８に気ト■成長法を用いて金属（タ
ングステン）を堆積させ、接続孔７および８を埋めるこ
とにより、接続路１０および１１が形成され、これによ
り断線および「す」の発生を防止することができる。
なお配線路５の接続孔７の底部に位置する部分９をエツ
チングする場合、層間絶縁膜４の膜厚と配線路５の膜厚
とかほぼ等しければエツチング後の接続孔７の底部に金
属（第１図の場合はアルミニウム）か残らないようにエ
ツチングを行っても良い。
チングする場合、層間絶縁膜４の膜厚と配線路５の膜厚
とかほぼ等しければエツチング後の接続孔７の底部に金
属（第１図の場合はアルミニウム）か残らないようにエ
ツチングを行っても良い。
また、配線路３をエツチング速度の速い金属飼料、例え
ばアルミニウムによって形成し、配線路３の接続孔８の
底部に位置する部分にエツチング速度の遅い金属飼料、
例えばタングステンを貼り付けるように構成しても、本
発明と同等の効果を得ることが口Ｊ能である。
ばアルミニウムによって形成し、配線路３の接続孔８の
底部に位置する部分にエツチング速度の遅い金属飼料、
例えばタングステンを貼り付けるように構成しても、本
発明と同等の効果を得ることが口Ｊ能である。
次に、本発明による多層配線の形成工程の第２の具体例
を第２図を用いて説明する。第２図（ａ）において、シ
リコンからなる半導体基板１上に熱酸化法によってＳｉ
Ｏっの絶縁膜２を膜厚が５０００人となるように形成す
る。そして、配線路を形成するに適した金属、例えばア
ルミニウムをスパッタリング法によって５０００人の膜
厚となるように堆積させ、フォトエツチング法を用いて
配線路３を形成する。次に第２図（ｂ）に示すように気
相成長法を用いて、５１０２からなる層間絶縁膜４を７
０００人の膜厚で堆積させ、その後アルミニウムをスパ
ッタリング法によりその膜厚が層間絶縁膜４の膜厚（７
０００人）以上となるように堆積させ、フォトエツチン
グ法により配線路５を形成する。そして第２図（ｃ）に
示すように気参目成長法を用いて、ＳｉＯ２からなる層
間絶縁膜６を５０００Ａの膜厚となるように堆積させる
。その後、フォトエツチング法を用いて層間絶縁膜６に
配線路５との接続孔７を開孔し、さらに第２図（ｄ）に
示すように配線路５の接続孔７の底部に位置する部分９
を層間絶縁膜４の膜厚とほぼ同程度の深さとなるように
エツチングする。
を第２図を用いて説明する。第２図（ａ）において、シ
リコンからなる半導体基板１上に熱酸化法によってＳｉ
Ｏっの絶縁膜２を膜厚が５０００人となるように形成す
る。そして、配線路を形成するに適した金属、例えばア
ルミニウムをスパッタリング法によって５０００人の膜
厚となるように堆積させ、フォトエツチング法を用いて
配線路３を形成する。次に第２図（ｂ）に示すように気
相成長法を用いて、５１０２からなる層間絶縁膜４を７
０００人の膜厚で堆積させ、その後アルミニウムをスパ
ッタリング法によりその膜厚が層間絶縁膜４の膜厚（７
０００人）以上となるように堆積させ、フォトエツチン
グ法により配線路５を形成する。そして第２図（ｃ）に
示すように気参目成長法を用いて、ＳｉＯ２からなる層
間絶縁膜６を５０００Ａの膜厚となるように堆積させる
。その後、フォトエツチング法を用いて層間絶縁膜６に
配線路５との接続孔７を開孔し、さらに第２図（ｄ）に
示すように配線路５の接続孔７の底部に位置する部分９
を層間絶縁膜４の膜厚とほぼ同程度の深さとなるように
エツチングする。
次に第２図（ｅ）に示すように、積層された層間絶縁膜
４および６に配線路３との接続孔８をフォトエツチング
法を用いて開孔する。そして、第２図（ｆ）に示すよう
にＷＦ６を用いた気相成長法によりタングステンを接続
孔７および８に堆積させ、接続孔７および８をタングス
テンで埋めることにより接続路１０および１１を形成す
る。その後、第２図（ｇ）に示すようにアルミニウムを
スパッタリング法を用いて５０００人程度０膜厚となる
ように堆積させ、フォトエツチング法により接続路１０
および１１を接続する配線路１２を形成する。そして配
線路１２が形成された′Ｊｆ、４体拮板上に保護膜とし
て、例えば５ＩＯ２を気相成長法によって１ ｔｔ ｍ
程度堆積させ、三層配線構造を形成する。
４および６に配線路３との接続孔８をフォトエツチング
法を用いて開孔する。そして、第２図（ｆ）に示すよう
にＷＦ６を用いた気相成長法によりタングステンを接続
孔７および８に堆積させ、接続孔７および８をタングス
テンで埋めることにより接続路１０および１１を形成す
る。その後、第２図（ｇ）に示すようにアルミニウムを
スパッタリング法を用いて５０００人程度０膜厚となる
ように堆積させ、フォトエツチング法により接続路１０
および１１を接続する配線路１２を形成する。そして配
線路１２が形成された′Ｊｆ、４体拮板上に保護膜とし
て、例えば５ＩＯ２を気相成長法によって１ ｔｔ ｍ
程度堆積させ、三層配線構造を形成する。
以上述べたことから本実施例の多層配線の形成ノｊ法に
よれば、配線路′３との接続孔８および配線路５との接
続孔７の深さをほぼ等しくなるように１［ａ成するとと
もに、これらの接続孔７および８に気を目成長法を用い
て金属（タングステン）を堆積させ、接続孔７および８
を埋めることにより、接続路１０および１１が形成され
、これにより断線および「す」の発生を防１１−するこ
とができる。また、配線路５がエツチングされる際に接
続孔８が開孔されていないため配線路３が露出しておら
ず、これにより配線路３および５の配線材料を変えなく
ても良いこととなる。
よれば、配線路′３との接続孔８および配線路５との接
続孔７の深さをほぼ等しくなるように１［ａ成するとと
もに、これらの接続孔７および８に気を目成長法を用い
て金属（タングステン）を堆積させ、接続孔７および８
を埋めることにより、接続路１０および１１が形成され
、これにより断線および「す」の発生を防１１−するこ
とができる。また、配線路５がエツチングされる際に接
続孔８が開孔されていないため配線路３が露出しておら
ず、これにより配線路３および５の配線材料を変えなく
ても良いこととなる。
本発明によれば、断線および「す」の発生を防１１、す
ることの可能な多層配線の形成方法を提供することがで
きる。
ることの可能な多層配線の形成方法を提供することがで
きる。
第１図は本発明による多層配線の形成工程の第１の具体
例を示す断面図、第２図は本発明による多層配線の形成
工程の第２の具体例を示す断面図、第３図は従来の多層
配線の形成工程を示す断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・配線路
、４・・・層間絶縁膜、５・・・配線路、６・・・層間
絶縁膜、７．８・・・接続孔、１０．１１・・・接続路
、１２・・・配線路、１３・・・保訛膜。 出願人代理人 佐 藤 −雄 （Ｃ） ＜ｄ） 第１図 Ｃｄ） 第２図 （α） （ｂ） （ｄ） （ｅ）第３図
例を示す断面図、第２図は本発明による多層配線の形成
工程の第２の具体例を示す断面図、第３図は従来の多層
配線の形成工程を示す断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・配線路
、４・・・層間絶縁膜、５・・・配線路、６・・・層間
絶縁膜、７．８・・・接続孔、１０．１１・・・接続路
、１２・・・配線路、１３・・・保訛膜。 出願人代理人 佐 藤 −雄 （Ｃ） ＜ｄ） 第１図 Ｃｄ） 第２図 （α） （ｂ） （ｄ） （ｅ）第３図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に金属被覆からなる第１の配線路を形
成する第１のステップと、前記第１の配線路が形成され
た半導体基板上に第１の層間絶縁膜を形成する第２のス
テップと、前記第１の層間絶縁膜上に金属被膜からなる
第２の配線路をその被膜の厚さが前記第１の層間絶縁膜
の厚さ以上となるように形成する第３のステップと、前
記第２の配線路が形成された半導体基板上に第２の層間
絶縁膜を形成する第４のステップと、前記第１および第
２の層間絶縁膜の、前記第１および第２の配線路が立体
交差していない所定の位置、および前記第２の層間絶縁
膜の所定の位置にそれぞれ前記第１の配線路との接続孔
および第２の配線路との接続孔を深さがほぼ等しくなる
ように形成する第５のステップと、深さのほぼ等しくな
った前記接続孔に金属を堆積させ、前記接続孔を金属で
埋めて第１の配線路との接続路および箱２の配線路との
接続路を形成する第６のステップと、前記第１の配線路
との接続路、および第２の配線路との接続路が形成され
た半導体基板上にこれらの接続路を接続する金属被膜か
らなる第３の配線路を形成する第７のステップとを備え
ていることを特徴とする多層配線の形成方法。 ２、前記第６のステップにおいて気相成長法を用いるこ
とを特徴とする特許請求の範囲第１項記載の多層配線の
形成方法。 ３、前記第５のステップは、前記第２の層間絶縁膜の所
定の位置に第２の配線路との接続孔を開孔し、この接続
孔が開孔された前記第２の層間絶縁膜をマスクにして前
記第２の配線路との接続孔の底部に位置する前記第２の
配線路を前記第１の層間絶縁膜の厚さにほぼ等しい深さ
だけエッチングした後に前記第１の配線路との接続孔を
開孔することからなることを特徴とする特許請求の範囲
第１項記載の多層配線の形成方法。 ４、前記第２の配線路は、前記第１の配線路を構成する
金属材料よりも著しくエッチング速度の速い金属材料か
ら構成され、かつ前記第５のステップは、前記第１およ
び第２の層間絶縁膜の所定の位置に第１の配線路との接
続孔を開孔するとともに、前記第２の層間絶縁膜の所定
の位置に第２の配線路との接続孔を開孔し、前記第２の
層間絶縁膜をマスクにして前記第２の配線路との接続孔
の底部に位置する前記第２の配線路を前記第１の層間絶
縁膜の厚さにほぼ等しい深さだけエッチングすることか
らなることを特徴とする特許請求の範囲第１項記載の多
層配線の形成方法。 ５、前記第１の配線路を構成する金属材料にタングステ
ンを用い、前記第２の配線路を構成する金属材料にアル
ミニウムを用いることを特徴とする特許請求の範囲第４
項記載の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29384687A JPH01135043A (ja) | 1987-11-20 | 1987-11-20 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29384687A JPH01135043A (ja) | 1987-11-20 | 1987-11-20 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135043A true JPH01135043A (ja) | 1989-05-26 |
Family
ID=17799913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29384687A Pending JPH01135043A (ja) | 1987-11-20 | 1987-11-20 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135043A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383916B1 (en) * | 1998-12-21 | 2002-05-07 | M. S. Lin | Top layers of metal for high performance IC's |
| US7294870B2 (en) | 1998-12-21 | 2007-11-13 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7405149B1 (en) | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US7880304B2 (en) * | 2004-10-12 | 2011-02-01 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| US8546947B2 (en) | 2001-12-13 | 2013-10-01 | Megica Corporation | Chip structure and process for forming the same |
-
1987
- 1987-11-20 JP JP29384687A patent/JPH01135043A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405149B1 (en) | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US7372085B2 (en) | 1998-12-21 | 2008-05-13 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7294871B2 (en) | 1998-12-21 | 2007-11-13 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7329954B2 (en) | 1998-12-21 | 2008-02-12 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6383916B1 (en) * | 1998-12-21 | 2002-05-07 | M. S. Lin | Top layers of metal for high performance IC's |
| US7372155B2 (en) | 1998-12-21 | 2008-05-13 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7294870B2 (en) | 1998-12-21 | 2007-11-13 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7384864B2 (en) | 1998-12-21 | 2008-06-10 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7368376B2 (en) | 1998-12-21 | 2008-05-06 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7420276B2 (en) | 1998-12-21 | 2008-09-02 | Megica Corporation | Post passivation structure for semiconductor chip or wafer |
| US7422976B2 (en) | 1998-12-21 | 2008-09-09 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US8350386B2 (en) * | 1998-12-21 | 2013-01-08 | Megica Corporation | Top layers of metal for high performance IC's |
| US8022546B2 (en) * | 1998-12-21 | 2011-09-20 | Megica Corporation | Top layers of metal for high performance IC's |
| US8035227B2 (en) * | 1998-12-21 | 2011-10-11 | Megica Corporation | Top layers of metal for high performance IC's |
| US8546947B2 (en) | 2001-12-13 | 2013-10-01 | Megica Corporation | Chip structure and process for forming the same |
| US7880304B2 (en) * | 2004-10-12 | 2011-02-01 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514417B2 (ja) | ||
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JP2000208616A (ja) | 半導体装置の製造方法 | |
| JPH01135043A (ja) | 多層配線の形成方法 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPS5812671B2 (ja) | 多層構造の形成方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH0259618B2 (ja) | ||
| JPH05251566A (ja) | 多層配線構造 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS6076143A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH01125847A (ja) | 半導体装置およびその製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JP2720657B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0529318A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPS61208849A (ja) | 半導体装置の製造方法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPH04359452A (ja) | 配線の形成方法 | |
| JPH11265938A (ja) | 半導体装置及びその製造方法 |