JPS60115221A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60115221A
JPS60115221A JP22356683A JP22356683A JPS60115221A JP S60115221 A JPS60115221 A JP S60115221A JP 22356683 A JP22356683 A JP 22356683A JP 22356683 A JP22356683 A JP 22356683A JP S60115221 A JPS60115221 A JP S60115221A
Authority
JP
Japan
Prior art keywords
film
wiring
layer
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22356683A
Other languages
English (en)
Other versions
JPH0228253B2 (ja
Inventor
Takahiko Moriya
守屋 孝彦
Saburo Nakada
中田 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22356683A priority Critical patent/JPS60115221A/ja
Publication of JPS60115221A publication Critical patent/JPS60115221A/ja
Publication of JPH0228253B2 publication Critical patent/JPH0228253B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、集積回路などの半導体装置の製造方法に係
わり、特に配線層が二層またはこれ以上におよぶ多層配
線構造の形成方法に関する。
[発明の技術的背景とその問題点] 従来多層配線を形成する方法として、一般に第1図に示
す様に半導体素子を形成した基板11上に絶縁l!12
を介して第1層目の配線層13゜(131,132)を
形成した後、絶縁膜14を被着し、該絶縁膜14に接続
孔(スルーホール)を形成して、第2層目の配線層15
を形成する方法が用いられている。シリコン集積回路の
如き半導体装置の配線金属としては、通常スペッタリン
グ法により被着したAJlあるいは八1を主成分とする
合金が用いられている。
しかし、半導体装置の高密度化が進み、多層配線が微細
化するにつれてエレクトロマイグレーションによる配線
の断線が問題となっている。特に、多層配線の微細化に
おいては、配線層間を接続するためのスルーホールを微
細化する必要があり、このため異方性ドライエツチング
が用いられるようになり、スルーホールが必然的に急峻
な深い穴となる。この結果スパッタリング法で被着した
A、C膜では、いわゆるシャドウィングのために被覆性
が著しく悪くなり、電気的導通がとれなかったり、エレ
クトロマイグレーションによる断線が短時間で生ずるな
どの問題があった。
このような問題を解決するために、第2図に示すように
、絶縁膜14に形成したスルーホール内に選択的に金属
膜16を埋込んでから第2層目の配線層15を形成する
方法が考えられている。このような金属膜16の埋込み
は、金属ハロゲン化物ガスを用いた選択気相成長法によ
り可能である。
例えばW F sガスを用いたW膜、の選択成長法が注
目されている。
この方法を用いれば、スルーホールの段差を減らすこと
により、配線の断切れやエレク1−ロマイグレーション
による断線を防止することができる。
ところがこの方法においては、配線層間の接触抵抗が高
いという別の問題がある。例えば第1層配線をAJl配
線とし、この上を絶縁膜でおおってスルーホールをあけ
た後、基板温度約350℃、反応室内圧力的104To
rrに設定してWFsカスによるW膜の選択成長を行う
と、成長初期においてAi、とW F sガスとの反応
によって抵抗の高いAfのフッ化物が生成される。この
フッ化物は蒸気圧が低いために1成長するW膜とA1配
線との間に残される。その結果、第1層AJl配線と第
2層Af配線の接触抵抗は1×10°7Ω・cd程度と
なり、1配線同志が直接接触した場合に比べて約2桁も
高い接触抵抗値を示すことになる。このことは、特に微
細配線構造とした場合の素子の高速動作を妨げる原因と
なる。
[発明の目的〕 本発明の目的は、微細なスルーホールに対しても断線の
ない高い信頼性を有する多層配線を十分に低い層間接触
抵抗をもって実現しうる半導体装置の製造方法を提供す
ることにある。
[発明の概要] 本発明は、下地配線層上の絶縁膜に設けられたスルーホ
ール内部に金属ハロゲン化物ガスを用いた気相成長法に
より金属膜を選択的に成長させるに当って、少くとも成
長の初期条件として、反応室内圧力がスルーホールに露
出する下地配線層の表面層の主成分と金属ハロゲン化物
ガスとの反応により生ずるハロゲン化合物の蒸気圧より
低くなるように設定したことを特徴とする。
[発明の効果] 本発明によれば、選択気相成長によりスルーホール内に
埋め込まれる金属膜と下地配線層との間に高抵抗層が介
在することが抑制され、多層配線の層間の接触抵抗を十
分小さくすることができる。
従って配線の段切れやエレクトロマイグレーションによ
る劣化が防止されるだけでなく、微細な多層配線をもっ
た高速動作が可能な半導体装置を得ることができる。
[発明の実施例] 本発明の実施例を図面を参照して説明する。
第3図(a )〜(0)は本発明の一実施例を示す工程
断面図である。まず第3図(a )に示す謀に、素子が
形成された81基飯21の上に絶縁膜22を介して第1
層目のA−を膜またはAfを主成分とする合金膜からな
る配線(以下単にA!配線と呼ぶ)23を1[μm]の
厚さに形成する。このA!配線23の表面には200〜
1000人の3i膜24 (241,242)が積層し
である。
この3i膜24は、後の金属ハロゲン化物ガスを用いた
選択気相成長工程でAJlのハロゲン化物よりも蒸気圧
の高いハロゲン化物を生成するものであればよく、3i
の他に1ylo 、 W、 Tiあるいはこれらの化合
物を利用することができる。
次に全面に絶縁II 25を1EμIIl]の厚さ被着
し、配線間を、接続するためのスルーホール26を絶縁
膜25の所望の位置に公知の写真食刻法により形成する
。この場合の絶縁膜25としては、プラズマ気相成長法
あるいはバイアススパッタリング法などにより形成した
5102膜などを用いる。
次に第3図(b)に示す如く、スルーホール26内に、
六弗化タングステン<WFs)ガスとH2ガスを用いた
気相成長法によりタングステン(W)膜27を0.3〜
1[μIll]の厚さに被着する。この時のW膜27の
被着条件としては、基板温度250〜400 [℃] 
、反応寮内の圧力I X 10−2[Torr ]以下
、WFsF2ガス圧1xlO−’ 〜5X10−2 [
Torr ]の範囲が望ましい。
次に第3図(C)に示す如く、W膜27を介して第1層
AJl配線23に接続する第2層AJl配線28を形成
する。
この様にして得られた2層配線構造は、スルーホール2
6の口径が1[μll]程度の微細なものでも、第2層
AJl配線28の段切れや、エレクトロマイグレーショ
ンによる断線などのない信頼性の高いものとなる。
また、第1層AJl配線23の表面にはS1膜24が形
成されているため、W膜27の気相成長工程で抵抗の高
いAJLのフッ化物が生成されることはなく、WF6と
811124の反応により生成される3iのフッ化物は
蒸気圧が高くて容易に飛散してしまうため、第1層Af
配線23と第2層AJL配線28の接続部に高抵抗のフ
ッ化物層が残らない。従って配線層間の接触抵抗が小さ
いものとなり、第1層Af配線上のスルーホールに直接
W膜を選択成長して第2層AJl配線を形成した場合に
比べて、半導体装置の高速動作が可能となる。
なお、上記実施例では、第1層Δ1配線゛23の表面全
面に3i膜24を積層しているが、この3i膜24は少
くともスルーホール26部分にあれば目的は達成される
。従って例えば、第1層AJl配線を形成した後絶縁膜
でおおってスルーホールをあけ、この後イオン注入等に
よりスルーホールに露出したAJl配線表面部にのみ3
i、Mo。
Wなどを注入するようにしてもよい。
次に本発明の別の実施例を第4図(a )〜(C)によ
り説明する。なお、第3図(a)〜(C)と対応する部
分には同一符号を付して詳細な説明は省く。この実施例
では、第4図(a )のように第1層AJlIii!線
23の表面に何らの物質膜を積層することなく、絶縁膜
25を形成してスルーホール26をあける。そしてWF
6ガスを用いた気相成長法により、第4図(b )のよ
うにスルーホール26内にW膜27を埋込む。ここでW
Il*27の埋込み工程の条件が従来と異なる。例えば
基板温度を250〜400 [℃] 、WF6ガス分圧
を1×10− ’ 〜5X 10−2[Torr ]に
設定し、かつ少くとも成長の初期において反応室内圧力
を例えば10− ’ 〜10− ’ [Torr ]と
いう十分低い値に設定して気相成長を行う。このような
低い反応室内圧力の下でW膜27の選択成長を行うこと
により、WFsとAfとの反応により生成されるALの
フッ化物の多くが飛散する結果、W膜27と第1層Af
配線23の藺にあまり高抵抗−が残らない。この後先の
実施例と同様、第4図(C)に示すように第2層A℃配
線28を形成する。
この実施例によっても、従来に比べて配線層間の接触抵
抗を十分に小さいものとすることが可IIシである。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、第1層の配線材料IよAJlに限るもので
はなく、Mo 、W、Ta等の金属IIでもよい。特に
フッ化物の蒸気圧が高0材¥1を用0れば金属の選択成
長の際の反応室内圧力を低くするだけの第4図の実施例
で十分な効果が得られる。
また、上記実施例では、スルーホール部への金属膜の気
相成長をWFsF2ガスいたW膜の成長の場合について
説明したが、MO、Ta 、Nbなどの弗化物による気
相成長を用い−Cも同様の効果hζ得られる。さらに、
これらの金属の塩化物を11用してもよい。
また、上記実施例では2層配線につ0て述べたが、31
1以上の多層配線に適用しても同!i tKり」果が得
られる。この場合例えば、第1層とM3層酉e線とを接
続するに当って、第1のスルーホール(第1層配線と第
2層配線との接続)の面上に第2のスルーホール(第2
層配線と第3層配線との接続)を設けても平坦な配線構
造が得られ、接続面積の小さい信頼性の高い多層配線が
形成できる。
さらに、スルーホール部が平坦な配線構造になっている
ためスルーホール上にも一様な厚さの平坦な絶縁膜が形
成できる結果、第2層配線と第3層配線との絶縁特性が
大幅に改善される。
その他、本発明の要旨を逸脱しない範囲で種々変形して
実施することができる。
【図面の簡単な説明】
第1図および第2図は従来の製造方法による多層配線構
造を示す断面図、第3図(a )〜(0)は本発明の一
実施例を説明するための工程断面図、第4図(a )〜
(0)は他の実施例を説明するための工程断面図である
。 21・・・81基板、22・・・絶縁膜、23 (23
1゜232)・・・第11A、を配線、24 (241
,242)・・・3i膜、25・・・絶縁膜、26スル
ーホール、27・・・W膜、28・・・第2層へ1配線
。 出願人代理人 弁理士 鈴江武彦 第3図 第41i1

Claims (3)

    【特許請求の範囲】
  1. (1)一層または二層以上の下地配線層が形成された半
    導体基板上に接続孔をもつ絶縁膜を形成する工程と、金
    属ハロゲン化物ガスを用いて前記接続孔に選択的に金属
    膜を気相成長させる工程と、前記金属膜を介して下地配
    線層に接続する上部配線層を形成する工程とを有する半
    導体装置の製造方法において、前記金属膜を気相成長さ
    せる工程は、少くとも初期条件として、前記接続孔−に
    露出する下地配線層の表面層の主成分と金属ハロゲン化
    物ガスとの反応により生ずるハロゲン化合物の蒸気圧に
    比べて反応室内圧力を低く設定したことを特徴とする半
    導体装置の製造方法。
  2. (2)前記下地配線層はAJl膜またはAfを主成分と
    する合金膜であり、前記初期条件は、下地配線層の少く
    とも接続孔部の表面層をAfのハロゲン化物に比べてハ
    ロゲン化物の蒸気圧が高い物質膜とすることにより満た
    すようにした特許請求の範囲第1項記載の半導体装置の
    製造方法。
  3. (3)前記接続孔部の表面層がシリコン層または金属シ
    リサイド層である特許請求の範囲第2項記載の半導体装
    置の製造方法。
JP22356683A 1983-11-28 1983-11-28 半導体装置の製造方法 Granted JPS60115221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22356683A JPS60115221A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22356683A JPS60115221A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60115221A true JPS60115221A (ja) 1985-06-21
JPH0228253B2 JPH0228253B2 (ja) 1990-06-22

Family

ID=16800164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22356683A Granted JPS60115221A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60115221A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365643A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体装置の製造方法
JPS63227037A (ja) * 1987-03-17 1988-09-21 Fujitsu Ltd 半導体装置の製造方法
JPH01101653A (ja) * 1987-10-15 1989-04-19 Nec Corp 半導体装置
JPH01262644A (ja) * 1988-04-13 1989-10-19 Fujitsu Ltd 配線形成方法
JPH01308050A (ja) * 1987-06-01 1989-12-12 General Electric Co <Ge> アルミニウム物質との低抵抗接点形成方法と、この方法による低抵抗接点と集積回路用多層構造体
JPH0235753A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03116932A (ja) * 1989-09-29 1991-05-17 Sharp Corp 多層配線の形成方法
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
US5663102A (en) * 1994-05-10 1997-09-02 Lg Semicon Co., Ltd. Method for forming multi-layered metal wiring semiconductor element using cmp or etch back

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828856A (ja) * 1981-08-13 1983-02-19 Nec Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828856A (ja) * 1981-08-13 1983-02-19 Nec Corp 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365643A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体装置の製造方法
JPS63227037A (ja) * 1987-03-17 1988-09-21 Fujitsu Ltd 半導体装置の製造方法
JPH01308050A (ja) * 1987-06-01 1989-12-12 General Electric Co <Ge> アルミニウム物質との低抵抗接点形成方法と、この方法による低抵抗接点と集積回路用多層構造体
JPH01101653A (ja) * 1987-10-15 1989-04-19 Nec Corp 半導体装置
JPH0638416B2 (ja) * 1987-10-15 1994-05-18 日本電気株式会社 半導体装置
JPH01262644A (ja) * 1988-04-13 1989-10-19 Fujitsu Ltd 配線形成方法
JPH0235753A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03116932A (ja) * 1989-09-29 1991-05-17 Sharp Corp 多層配線の形成方法
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
US5663102A (en) * 1994-05-10 1997-09-02 Lg Semicon Co., Ltd. Method for forming multi-layered metal wiring semiconductor element using cmp or etch back

Also Published As

Publication number Publication date
JPH0228253B2 (ja) 1990-06-22

Similar Documents

Publication Publication Date Title
JP2737764B2 (ja) 半導体装置及びその製造方法
US5963827A (en) Method for producing via contacts in a semiconductor device
JP2002075994A (ja) 半導体装置及びその製造方法
JPH06104341A (ja) 半導体集積回路およびその製造方法
KR100331906B1 (ko) 반도체 장치의 제조 방법
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JPS60115221A (ja) 半導体装置の製造方法
JPH02137230A (ja) 集積回路装置
US5641993A (en) Semiconductor IC with multilayered Al wiring
US20060113676A1 (en) Semiconductor device and method of manufacture thereof
JPH07135188A (ja) 半導体装置の製造方法
JP3099406B2 (ja) 集積回路の多層配線構造
US5798300A (en) Method for forming conductors in integrated circuits
JP2577363B2 (ja) 半導体装置の製造方法
US20240170298A1 (en) Method for producing an integrated circuit to remedy defects or dislocations
JPS60262443A (ja) 多層配線の形成方法
JPH01135043A (ja) 多層配線の形成方法
JPH06140401A (ja) 集積回路装置
JPH0621236A (ja) 半導体装置およびその製造方法
JP3208608B2 (ja) 配線形成方法
JPH0611045B2 (ja) 多層配線の製造方法
JPH05129226A (ja) 半導体装置の製造方法
JPS6240743A (ja) 半導体装置の製造方法
JPH0629399A (ja) 半導体装置の製造方法
JPH0661228A (ja) 半導体装置及びその製造方法