JP2577363B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2577363B2 JP2577363B2 JP61258513A JP25851386A JP2577363B2 JP 2577363 B2 JP2577363 B2 JP 2577363B2 JP 61258513 A JP61258513 A JP 61258513A JP 25851386 A JP25851386 A JP 25851386A JP 2577363 B2 JP2577363 B2 JP 2577363B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- crystal
- film
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、特に金属
配線層の改良をはかった半導体装置の製造方法に関す
る。
配線層の改良をはかった半導体装置の製造方法に関す
る。
（従来の技術） 近年、半導体装置の高集積化を目的とした半導体素子
寸法の微細化が進められており、１［μｍ］以下のサブ
ミクロン寸法の素子が現実のものとなっている。素子間
の金属配線としては、アルミニウム（Al）が最も一般的
に使用されている。Al配線は、成膜加工の容易さ、低抵
抗性,Siとのコンタクト形成が容易等多くの利点を有し
ているからである。一方、Al配線には、ヒロックが成長
し易い，エレクトロマイグレーションに弱い，ストレス
に弱い等の欠点もあり、１［μｍ］以下のサブミクロン
幅の配線として用いるには多くの未解決の問題点があ
る。
寸法の微細化が進められており、１［μｍ］以下のサブ
ミクロン寸法の素子が現実のものとなっている。素子間
の金属配線としては、アルミニウム（Al）が最も一般的
に使用されている。Al配線は、成膜加工の容易さ、低抵
抗性,Siとのコンタクト形成が容易等多くの利点を有し
ているからである。一方、Al配線には、ヒロックが成長
し易い，エレクトロマイグレーションに弱い，ストレス
に弱い等の欠点もあり、１［μｍ］以下のサブミクロン
幅の配線として用いるには多くの未解決の問題点があ
る。
そこで最近、Alの代りにタングステン（Ｗ），モリブ
テン（Mo）等の高融点金属を配線として用いる試みがな
されている。高融点金属配線は、ヒロックやエレクトロ
マイグレーション等に強く、Alと比較して高い信頼性を
有する。しかしながら、サブミクロン幅の配線では、配
線抵抗が高いと云う欠点の他に、パッシベーション絶縁
層と熱膨脹率が１桁程異なるために、配線幅が細くなる
と配線金属に加わる応力が大きくなり、ストレスによる
断線不良の発生が懸念される。
テン（Mo）等の高融点金属を配線として用いる試みがな
されている。高融点金属配線は、ヒロックやエレクトロ
マイグレーション等に強く、Alと比較して高い信頼性を
有する。しかしながら、サブミクロン幅の配線では、配
線抵抗が高いと云う欠点の他に、パッシベーション絶縁
層と熱膨脹率が１桁程異なるために、配線幅が細くなる
と配線金属に加わる応力が大きくなり、ストレスによる
断線不良の発生が懸念される。
以上述べてきた金属配線の信頼性上の諸問題は、次に
述べる現象が原因であると考えられている。Al,W,Mo等
の金属配線は、スパッタや蒸着等の方法で形成されてい
るが、このようにして形成された金属膜は多数の微細な
結晶粒からなる多結晶構造を示す。従って、多結晶構造
である金属膜から形成した配線には、第４図に示す如く
個々の結晶粒41間に結晶粒界42が存在する。結晶粒界に
は転位や積層欠陥，ボイド等の結晶欠陥が多く存在して
おり、結晶粒界は構成する金属原子の拡散経路としての
役目を果たしている。金属配線におけるヒロック，エレ
クトロマイグレーション，ストレスマイグレーション等
の信頼性上の問題点は、全てこの結晶粒界の存在が原因
と言っても過言ではない（文献“Thin Films−Interdi
ffusions and Reactions",Edited by Poate,J.M.,Tu,K.
n.and Mayer,J.M.John Wiley（1987））。
述べる現象が原因であると考えられている。Al,W,Mo等
の金属配線は、スパッタや蒸着等の方法で形成されてい
るが、このようにして形成された金属膜は多数の微細な
結晶粒からなる多結晶構造を示す。従って、多結晶構造
である金属膜から形成した配線には、第４図に示す如く
個々の結晶粒41間に結晶粒界42が存在する。結晶粒界に
は転位や積層欠陥，ボイド等の結晶欠陥が多く存在して
おり、結晶粒界は構成する金属原子の拡散経路としての
役目を果たしている。金属配線におけるヒロック，エレ
クトロマイグレーション，ストレスマイグレーション等
の信頼性上の問題点は、全てこの結晶粒界の存在が原因
と言っても過言ではない（文献“Thin Films−Interdi
ffusions and Reactions",Edited by Poate,J.M.,Tu,K.
n.and Mayer,J.M.John Wiley（1987））。
従って、これら信頼性上の問題点を解決するために
は、結晶粒界のない単結晶金属配線を形成することが望
ましい。しかしながら、スパッタや蒸着法等によってLS
Iチップのサイズ（10mm2前後）全体に亙って単結晶金属
膜を形成することは非常に困難である。例えば、スパッ
タAl膜の場合では、現在、膜形成速度が大きい（１μm/
mini）ために、粒径が数［μｍ］と比較的大きな多結晶
膜を形成でき、しかも第５図（ａ）に示す如く基板面に
平行な面が｛111｝面で揃った優先方位を持っている。
なお、図中43は結晶方位の揃った結晶粒、44は結晶方位
の大きく異なった結晶粒、45は下地絶縁物層を示してい
る。しかし、第５図（ｂ）に示す如く面内では方位がお
互いにバラツイでおり、しかも一部には必ず大きく異な
った方位の結晶粒が存在している。
は、結晶粒界のない単結晶金属配線を形成することが望
ましい。しかしながら、スパッタや蒸着法等によってLS
Iチップのサイズ（10mm2前後）全体に亙って単結晶金属
膜を形成することは非常に困難である。例えば、スパッ
タAl膜の場合では、現在、膜形成速度が大きい（１μm/
mini）ために、粒径が数［μｍ］と比較的大きな多結晶
膜を形成でき、しかも第５図（ａ）に示す如く基板面に
平行な面が｛111｝面で揃った優先方位を持っている。
なお、図中43は結晶方位の揃った結晶粒、44は結晶方位
の大きく異なった結晶粒、45は下地絶縁物層を示してい
る。しかし、第５図（ｂ）に示す如く面内では方位がお
互いにバラツイでおり、しかも一部には必ず大きく異な
った方位の結晶粒が存在している。
このように配線内部には異種方位を持つ結晶粒が少な
からず存在しているため、このような箇所から配線不良
が発生し易い。なお、以上述べてきた互いに異なる方位
を持つ結晶粒が必ず存在するのは、下地絶縁膜上にAl膜
が成長する初期過程で、既に異なる方位を持つ微小結晶
粒が成長するためである。
からず存在しているため、このような箇所から配線不良
が発生し易い。なお、以上述べてきた互いに異なる方位
を持つ結晶粒が必ず存在するのは、下地絶縁膜上にAl膜
が成長する初期過程で、既に異なる方位を持つ微小結晶
粒が成長するためである。
（発明が解決しようとする問題点） このように従来方法では、結晶粒界のない単結晶金属
配線を形成することは困難であり、且つ異種方位を持つ
結晶粒が多く存在する。そして、結晶方位が大きく異な
る結晶粒界においてヒロック，エレクトロマイグレーシ
ョン及びストレスマイグレーション等の欠陥が生じ、こ
れが配線不良を招く要因となっていた。
配線を形成することは困難であり、且つ異種方位を持つ
結晶粒が多く存在する。そして、結晶方位が大きく異な
る結晶粒界においてヒロック，エレクトロマイグレーシ
ョン及びストレスマイグレーション等の欠陥が生じ、こ
れが配線不良を招く要因となっていた。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、配線中に存在する欠陥の多い結晶粒
界を低減することができ、金属配線の信頼性向上をはか
り得る半導体装置の製造方法を提供することにある。
的とするところは、配線中に存在する欠陥の多い結晶粒
界を低減することができ、金属配線の信頼性向上をはか
り得る半導体装置の製造方法を提供することにある。
［発明の構成］ （問題点を解決するための手段） 本発明の骨子は、金属膜の成長する初期過程の微小結
晶粒の方位を制御して、より単結晶に近い金属膜を絶縁
膜上に形成することにあり、結晶粒の方位を制御する手
段として下地絶縁物層上に微細な溝を形成することにあ
る。
晶粒の方位を制御して、より単結晶に近い金属膜を絶縁
膜上に形成することにあり、結晶粒の方位を制御する手
段として下地絶縁物層上に微細な溝を形成することにあ
る。
即ち本発明は、素子の形成された半導体基板上に絶縁
物層を形成したのち、この絶縁物層上に金属配線層を形
成する工程を含む半導体装置の製造方法において、金属
配線層の形成前に、予め絶縁物層の表面に複数本の微細
な溝を平行に配列形成するようにした方法である。
物層を形成したのち、この絶縁物層上に金属配線層を形
成する工程を含む半導体装置の製造方法において、金属
配線層の形成前に、予め絶縁物層の表面に複数本の微細
な溝を平行に配列形成するようにした方法である。
（作用） 本発明によれば、金属配線層を構成する個々の結晶粒
が互いに略同一の結晶方位を持つため、その結晶粒界に
は結晶欠陥が殆どなく、略単結晶に近い配線を形成する
ことができる。従って、従来、結晶粒界が原因となって
生じていたヒロック，エレクトロマイグレーション，ス
トレスマイグレーション等の不良が生じ難くなり、配線
の信頼性が向上する。さらに、結晶粒界による電子散乱
の影響が小さくなることから、配線抵抗の増加を最小限
に抑制することが可能となる。
が互いに略同一の結晶方位を持つため、その結晶粒界に
は結晶欠陥が殆どなく、略単結晶に近い配線を形成する
ことができる。従って、従来、結晶粒界が原因となって
生じていたヒロック，エレクトロマイグレーション，ス
トレスマイグレーション等の不良が生じ難くなり、配線
の信頼性が向上する。さらに、結晶粒界による電子散乱
の影響が小さくなることから、配線抵抗の増加を最小限
に抑制することが可能となる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の一実施例に係わる半導体装置の製造
工程を示す断面図である。まず、第１図（ａ）に示す如
く、素子の形成されたSi基板（半導体基板）11上に、Si
O2等の絶縁物層12を体積する。ここまでの工程は、従来
方法と全く同様である。
工程を示す断面図である。まず、第１図（ａ）に示す如
く、素子の形成されたSi基板（半導体基板）11上に、Si
O2等の絶縁物層12を体積する。ここまでの工程は、従来
方法と全く同様である。
次いで、第１図（ｂ）に示す如く、絶縁物層12の表面
に、複数本の微細な溝13を平行に配列形成する。ここ
で、溝13は、後述する金属配線形成時に、ステップカバ
ーレッジ不良や金属配線パターンのエッチング残り等を
生じない程度の段差を有することが望ましい。例えば、
望ましい段差量は、成長させる金属原子の直径以上（１
Å以上）で、ステップカバーレッジ不良を全く生じない
程度の段差以下（金属配線層の膜厚の1/10以下）、即ち
１〜1000［Å］程度である。さらに、パターニング密度
は、成長させる金属原子の表面移動度を考慮して、100
［Å］〜１［μｍ］程度で十分である。また、微細な溝
の形成方法としては、通常のレジストを利用したパター
ン形成方法でもよいし、微細なイオンビームによる直接
的なエッチングによる方法であってもよい。
に、複数本の微細な溝13を平行に配列形成する。ここ
で、溝13は、後述する金属配線形成時に、ステップカバ
ーレッジ不良や金属配線パターンのエッチング残り等を
生じない程度の段差を有することが望ましい。例えば、
望ましい段差量は、成長させる金属原子の直径以上（１
Å以上）で、ステップカバーレッジ不良を全く生じない
程度の段差以下（金属配線層の膜厚の1/10以下）、即ち
１〜1000［Å］程度である。さらに、パターニング密度
は、成長させる金属原子の表面移動度を考慮して、100
［Å］〜１［μｍ］程度で十分である。また、微細な溝
の形成方法としては、通常のレジストを利用したパター
ン形成方法でもよいし、微細なイオンビームによる直接
的なエッチングによる方法であってもよい。
次いで、第１図（ｃ）に示す如く、スパッタ法により
絶縁物層12上にAl膜14を形成する。この際、スパッタ中
に半導体基板を100〜500［℃］程度に加熱することが望
ましい。この加熱は、スパッタAl原子が絶縁物層上に形
成された時点で、表面移動度を大きくする効果があり、
結晶方位がより揃い易くなる。また、結晶粒をより大き
く成長させるには、Al膜14を形成したのちに上記温度で
熱処理を施すようにすればよい。
絶縁物層12上にAl膜14を形成する。この際、スパッタ中
に半導体基板を100〜500［℃］程度に加熱することが望
ましい。この加熱は、スパッタAl原子が絶縁物層上に形
成された時点で、表面移動度を大きくする効果があり、
結晶方位がより揃い易くなる。また、結晶粒をより大き
く成長させるには、Al膜14を形成したのちに上記温度で
熱処理を施すようにすればよい。
上記のAl膜形成において、凹凸を有する下地上に到達
した金属原子は、一般に下地上を移動した後、段差部に
沿って核形成をする。この理由は、段差部において、金
属原子の自由エネルギーが最も低くなり、安定な場所と
なるからである（Journal of Chemical Physics,38 p26
98−2704（1963）,D.Walton et al.“Nucleation of Si
lver on Sodium Chloride"）。Alの場合、凹凸のない下
地でも（111）優先方位を示すことは前に述べたが、凹
凸のある下地上では、下地面内で凹凸の方向に沿って、
２次元的にも結晶方位が揃い易くなる。従って、このよ
うにして形成されたAl膜は、たとえ粒界が存在してもそ
の方位差は小さいものとなり、単結晶に近い膜が広い面
積に亙って形成される。
した金属原子は、一般に下地上を移動した後、段差部に
沿って核形成をする。この理由は、段差部において、金
属原子の自由エネルギーが最も低くなり、安定な場所と
なるからである（Journal of Chemical Physics,38 p26
98−2704（1963）,D.Walton et al.“Nucleation of Si
lver on Sodium Chloride"）。Alの場合、凹凸のない下
地でも（111）優先方位を示すことは前に述べたが、凹
凸のある下地上では、下地面内で凹凸の方向に沿って、
２次元的にも結晶方位が揃い易くなる。従って、このよ
うにして形成されたAl膜は、たとえ粒界が存在してもそ
の方位差は小さいものとなり、単結晶に近い膜が広い面
積に亙って形成される。
ここで、第２図に如くAl膜14を形成した状態における
結晶方位は第３図に示す如くなる。即ち、第２図に示す
Al膜14を矢視Ａ方向から見た場合、第３図（ａ）に示す
如く結晶粒21が矩形に近いものとなり、且つ面内におけ
る各結晶粒21の結晶方位が良く揃ったものとなる。同様
に、第２図に示すAl膜14を矢視Ｂ方向から見た厚み方向
における結晶方位も、第３図（ｂ）に示す如く良く揃っ
たものとなる。特に、第３図（ａ）に示す如く、面内に
おける結晶方位が揃うことが従来と大きく異なる点であ
る。
結晶方位は第３図に示す如くなる。即ち、第２図に示す
Al膜14を矢視Ａ方向から見た場合、第３図（ａ）に示す
如く結晶粒21が矩形に近いものとなり、且つ面内におけ
る各結晶粒21の結晶方位が良く揃ったものとなる。同様
に、第２図に示すAl膜14を矢視Ｂ方向から見た厚み方向
における結晶方位も、第３図（ｂ）に示す如く良く揃っ
たものとなる。特に、第３図（ａ）に示す如く、面内に
おける結晶方位が揃うことが従来と大きく異なる点であ
る。
次いで、第１図（ｄ）に示す如く、Al膜14をパターニ
ングして、配線を形成する。このようにして得られたAl
配線は、配線全体に亙って単結晶に近いか、結晶粒界を
含んでいてもその方位差は小さいために、欠陥を多く含
まない。従って、配線全体に亙って弱い部分がなく強化
されており、ヒロック，エレクトロマイグレーション及
びストレスマイグレーション等に強い高信頼性Al配線と
なっている。
ングして、配線を形成する。このようにして得られたAl
配線は、配線全体に亙って単結晶に近いか、結晶粒界を
含んでいてもその方位差は小さいために、欠陥を多く含
まない。従って、配線全体に亙って弱い部分がなく強化
されており、ヒロック，エレクトロマイグレーション及
びストレスマイグレーション等に強い高信頼性Al配線と
なっている。
かくして本実施例方法によれば、絶縁物層12上に形成
するAl膜14の結晶方位を揃えることができ、結晶粒界に
おける欠陥の発生を大幅に低減することができる。この
ため、Al配線の信頼性の向上をはかることができる。半
導体装置の製造における有用性は絶大である。また、絶
縁物層12の表面に溝13を設けるのみの簡易な工程で実現
し得る等の利点がある。
するAl膜14の結晶方位を揃えることができ、結晶粒界に
おける欠陥の発生を大幅に低減することができる。この
ため、Al配線の信頼性の向上をはかることができる。半
導体装置の製造における有用性は絶大である。また、絶
縁物層12の表面に溝13を設けるのみの簡易な工程で実現
し得る等の利点がある。
なお、本発明は上述した実施例方法に限定されるもの
ではない。例えば、前記金属膜はAlに限るものではな
く、ＷやMo等の高融点金属を用いることが可能である。
また、溝の段差は垂直である必要はなく、傾斜を持って
いてもよい。さらに、溝の配置パターンは多線状に限る
ものではなく、格子状であってもよい。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
ではない。例えば、前記金属膜はAlに限るものではな
く、ＷやMo等の高融点金属を用いることが可能である。
また、溝の段差は垂直である必要はなく、傾斜を持って
いてもよい。さらに、溝の配置パターンは多線状に限る
ものではなく、格子状であってもよい。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
［発明の効果］ 以上詳述したように本発明によれば、絶縁物層の表面
に予め溝を形成しておくことにより、絶縁物層上に形成
する金属膜の結晶方位を揃えることができる。従って、
結晶粒界における欠陥の発生を少なくすることができ
る。金属配線の信頼性の向上をはかり得る。
に予め溝を形成しておくことにより、絶縁物層上に形成
する金属膜の結晶方位を揃えることができる。従って、
結晶粒界における欠陥の発生を少なくすることができ
る。金属配線の信頼性の向上をはかり得る。
第１図は本発明の一実施例方法に係わる半導体装置の製
造工程を示す断面図、第２図及び第３図はそれぞれ上記
実施例の作用を説明するためのもので第２図はAl膜を形
成した状態を示す斜視図、第３図は第２図の矢視Ａ方向
及びＢ方向における結晶方位の状態を示す模式図、第４
図及び第５図はそれぞれ従来の問題点を説明するための
もので第４図は結晶粒界の状態を示す模式図、第５図は
厚み方向及び面内における結晶方位の状態を示す模式図
である。 11……Si基板（半導体基板）、12……絶縁物層、13……
溝、14……Al膜（金属膜）、21……結晶粒、22……結晶
粒界。
造工程を示す断面図、第２図及び第３図はそれぞれ上記
実施例の作用を説明するためのもので第２図はAl膜を形
成した状態を示す斜視図、第３図は第２図の矢視Ａ方向
及びＢ方向における結晶方位の状態を示す模式図、第４
図及び第５図はそれぞれ従来の問題点を説明するための
もので第４図は結晶粒界の状態を示す模式図、第５図は
厚み方向及び面内における結晶方位の状態を示す模式図
である。 11……Si基板（半導体基板）、12……絶縁物層、13……
溝、14……Al膜（金属膜）、21……結晶粒、22……結晶
粒界。
Claims (6)
- 【請求項１】素子の形成された半導体基板上に絶縁物層
を形成する工程と、上記絶縁物層の表面に深さが１〜10
00［Å］の複数本の微細な溝を平行に配列形成する工程
と、次いで上記絶縁物層上に金属配線層を形成する工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】前記金属配線層を、スパッタ法により形成
することを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - 【請求項３】前記溝の相互間隔は、100［Å］〜１［μ
ｍ］であることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 - 【請求項４】前記溝は、傾斜を有することを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 - 【請求項５】前記金属配線層は、前記絶縁物層上に形成
されたのち加熱処理されることを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - 【請求項６】前記溝は、格子状に配列形成されているこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258513A JP2577363B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258513A JP2577363B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114144A JPS63114144A (ja) | 1988-05-19 |
| JP2577363B2 true JP2577363B2 (ja) | 1997-01-29 |
Family
ID=17321252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61258513A Expired - Lifetime JP2577363B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577363B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162690A (en) * | 1989-04-14 | 1992-11-10 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device |
| JP2680468B2 (ja) * | 1989-07-01 | 1997-11-19 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JPH0340510A (ja) * | 1989-07-06 | 1991-02-21 | Murata Mfg Co Ltd | 弾性表面波装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504576A (ja) * | 1973-05-18 | 1975-01-17 | ||
| JPS5788757A (en) * | 1980-11-21 | 1982-06-02 | Toshiba Corp | Preparation of semiconductor device |
| JPS5797647A (en) * | 1980-12-10 | 1982-06-17 | Toshiba Corp | Forming of electrode wiring in semiconductor device |
| JPS61225837A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | 半導体装置の層間接続方法 |
-
1986
- 1986-10-31 JP JP61258513A patent/JP2577363B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114144A (ja) | 1988-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS647488B2 (ja) | ||
| JPS6089953A (ja) | 積層型半導体装置の製造方法 | |
| JP2577363B2 (ja) | 半導体装置の製造方法 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JPH0473296B2 (ja) | ||
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| JP3234762B2 (ja) | 半導体装置の製造方法 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| JPH11233453A (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPH0654768B2 (ja) | 半導体装置の製造方法 | |
| JPH0242729A (ja) | アルミニウム系薄膜配線 | |
| JPS5893344A (ja) | 半導体装置及びその製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPS6362893B2 (ja) | ||
| JP2672976B2 (ja) | 電極配線及びその製造方法 | |
| JPS62150846A (ja) | 半導体装置の製造方法 | |
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH06196483A (ja) | 半導体装置およびその製造方法 |