JPS61225837A - 半導体装置の層間接続方法 - Google Patents

半導体装置の層間接続方法

Info

Publication number
JPS61225837A
JPS61225837A JP6828785A JP6828785A JPS61225837A JP S61225837 A JPS61225837 A JP S61225837A JP 6828785 A JP6828785 A JP 6828785A JP 6828785 A JP6828785 A JP 6828785A JP S61225837 A JPS61225837 A JP S61225837A
Authority
JP
Japan
Prior art keywords
contact
layer
connection
layers
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6828785A
Other languages
English (en)
Inventor
Takeshi Shono
健 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6828785A priority Critical patent/JPS61225837A/ja
Publication of JPS61225837A publication Critical patent/JPS61225837A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路の層間接続部としては、拡散層と金属、
拡散層と多結晶シリコン、金属と金属等、多くの層間の
接続部が形成されているが、眉間接続の信頼性を損なう
ことなく、特に大電流コンタクトとして高集積化に対応
した層間接続方法を述べる。
〔産業上の利用分野〕
本発明は、半導体集積回路における層間接続部における
おける、コンタクトの構造に関する。
半導体集積回路においては、基板の不純物拡散領域と金
属あるいは多結晶シリコン層との接続、多層配線におけ
る金属配線層間の接続、等多くの層間接続部が形成され
ている。
集積回路の製造工程での歩留りの低下、あるいはフィー
ルドでの不良発生の原因としてコンタクト部における接
続の不良に起因することが少なくない。
特に、大電流容量のコンタクトでは接続の信頼性を向上
させるためには、コンタクト面積に余裕をとって、面積
を大きくとる方法が採用されるが、これでは半導体の集
積度の向上の方向とは相客れない。コンタクトの面積を
特に大きくしないで信顛度の高い接続方法が要望されて
いる。
〔従来の技術〕
従来より広く用いられている層間接続の代表的なる構造
の断面図を第３図に示す。
第２図は二層配線部の接続部を部分的に表示している。
図面で１はＡ１等の金属よりなる一層目配線層、２はＡ
１等の二層目配線層、３は５ｉＯｚ膜あるいはＰＳＧ等
の絶縁膜を示している。
通常、金属配線層としてはＡ１が最も多く用いられてい
る。この金属配線層の形成はフォトリソグラフィ法によ
りＡＩを真空蒸着、あるいはスパッタリング等の方法で
成長させる。
このようにして形成されたＡり層は単一の大きいバルク
結晶でなく、小さい結晶の集まった多結晶構造となって
いる。
理想的なる状態でコンタクト面が形成さておれば問題は
無い筈であるが、実際の工程では不純物の混入、Ａｎ表
面の酸化膜の生成等の問題があり、またその後のプロセ
スにおける温度上昇、あるいは実装時における発熱によ
る温度上昇、さらにエレクトロマイグレーション等の問
題もあり、信頼性を確保するためコンタクト面積を安全
率をみて大きくらざるを得ない。
接続すべき一方の金属が別の材料の場合、例えば第１図
で配線層１がシリコン基板の拡散領域の場合には更に問
題は複雑である。
シリコンとＡＩ！は容易に合金をつくる金属であり、Ａ
１配線中にシリコンが溶解する現象が起こり、更に、逆
にシリコン基板中にＡ１が溶は込む現象も発生し、コン
タクトの不良をとなる。
〔発明が解決しようとする問題点〕
上記に述べた、従来の技術による方法では、既に説明せ
るごとく、コンタクトの面積を大きくして設計的に安全
率を取る以外は、プロセスのコントロールを厳しくして
これに対処している。
前者の面積を大きくする対策は集積度の向上という一方
の要求と相反する方向であり、非常に難しい。
面積を大きくすることなくコンタクトの信頼度を向上せ
しめる構造が重要視されている。
〔問題点を解決するための手段〕
コンタクト面では、コンタクトを構成する二層の間で拡
散反応が起こる。
コンタクトで発生した不良原因を調べると、これらの反
応はコンタクトを形成する二層での小さい結晶の粒界に
沿って発生して延びていくことが判る。
結晶の粒界がコンタクト面上に発生しない接続方法が本
問題の解決の手段となる。
即ち、問題は解決の手段として、第１の導電層は平面状
のコンタクト面をもった層として形成し、該第１の導電
層の上に、コンタクト面を多数の微小区画のコンタクト
ホールに分離する絶縁膜を形成した後、第２の導電層を
形成することよりなる本発明の方法によって解決される
。
〔作用〕
上記のごとく、コンタクト面を多数の微小区画に分離す
る絶縁膜を形成した後、二層目の配線層を形成すること
により、微小区画には結晶間の粒界の存在しないコンタ
クトの接続を得ることが出来る。
これにより層間接続は、結晶の粒界よりの拡散反応が防
止され、接続の信頼性の向上をはかることが出来る。
〔実施例〕
本発明の一実施例を第１図、第２図により詳細説明する
。
第１図においてＡＩの一層目配線層１は、従来の方法に
よりパターンニングを行う。次いで、ＰＳＧ膜、ＳｉＯ
□膜等の絶縁膜４を形成して、コンタクトホールのパタ
ーンニングを行うが、コンタクトホールの構造を第２図
の平面図で示すのようにメツシュ状の多数の微小区画の
コンタクトホール５をもった形状とする。
図面において、微小区画５は排口の構造としているが、
その形状には特にこだわらない。
次いで、Ａｌの二層目の配線層２を積層すると第１図の
断面構造のコンタクトが得られる。
本発明では、第２図におけるコンタクト部の大きさとし
ては、比較的寸法の大きい１０μｍ程度以上の大きなコ
ンタクトを対象としている。
区画を形成する枠部分の幅はパターンニングの技術で許
される約１μｍ前後の寸法に選ばれる。
また、枡目の寸法は約２μｍ前後の大きさに選ばれるの
で、一つのコンタクト当たり１０個以上の枡目が形成さ
れていることとなる。
このような枡目をもったコンタクトにＡｌを蒸着すると
、各枡目には結晶間の粒界の存在しないコンタクトの接
続を得ることが出来る。
本発明の実施例では一層目の配線層をＡＩ！としたが、
これをシリコン基板部と考えれば、同様に、シリコン基
板とＡＩ！との層間接続コンタクトを得ることが出来る
。
〔発明の効果〕
以上に説明せるごとく、コンタクト面を二層の平面コン
タクトとせず、中間に微小区画をもった絶縁層を介在さ
せることにより、信頼性の高い層間接続が得られる。
【図面の簡単な説明】
第１図は本発明の層間接続方法によるコンタクト部の断
面図、 第２図は本発明によるコンタクト部の平面図、第３図は
従来の方法による層間接続の断面図を示す。 図面において、 １は一層目の配線層、 ２は二層目の配線層、 ３．４は絶縁膜、 ５は微小区画コンタクトホール、 をそれぞれ示す。 第１図 本発明ｔ：ｊ６−７　＞り７Ｆ音ご千山ガ切聯　２図 第３図

Claims (1)

  1. 【特許請求の範囲】 半導体装置の二つの導電層（１）、（２）を接続するに
    あたり、 第１の導電層（１）は平面状のコンタクト面をもった層
    として形成し、 該第１の導電層の上にコンタクト面を多数の微小区画の
    コンタクトホール（５）に分離する絶縁膜（４）を形成
    した後、 第２の導電層（２）を形成することを特徴とする半導体
    装置の層間接続方法。
JP6828785A 1985-03-29 1985-03-29 半導体装置の層間接続方法 Pending JPS61225837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6828785A JPS61225837A (ja) 1985-03-29 1985-03-29 半導体装置の層間接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6828785A JPS61225837A (ja) 1985-03-29 1985-03-29 半導体装置の層間接続方法

Publications (1)

Publication Number Publication Date
JPS61225837A true JPS61225837A (ja) 1986-10-07

Family

ID=13369399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6828785A Pending JPS61225837A (ja) 1985-03-29 1985-03-29 半導体装置の層間接続方法

Country Status (1)

Country Link
JP (1) JPS61225837A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111661A (ja) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp 半導体集積回路装置
JPS63114144A (ja) * 1986-10-31 1988-05-19 Toshiba Corp 半導体装置の製造方法
JPS63204631A (ja) * 1987-02-19 1988-08-24 Nec Corp 半導体集積回路装置
US5101261A (en) * 1988-09-09 1992-03-31 Texas Instruments Incorporated Electronic circuit device with electronomigration-resistant metal conductors
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
US5402005A (en) * 1989-01-20 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered wiring structure
US5463255A (en) * 1992-03-30 1995-10-31 Nec Corporation Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
US6084312A (en) * 1998-10-30 2000-07-04 Samsung Electronics Co., Ltd. Semiconductor devices having double pad structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111661A (ja) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp 半導体集積回路装置
JPS63114144A (ja) * 1986-10-31 1988-05-19 Toshiba Corp 半導体装置の製造方法
JPS63204631A (ja) * 1987-02-19 1988-08-24 Nec Corp 半導体集積回路装置
US5101261A (en) * 1988-09-09 1992-03-31 Texas Instruments Incorporated Electronic circuit device with electronomigration-resistant metal conductors
US5402005A (en) * 1989-01-20 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered wiring structure
US5463255A (en) * 1992-03-30 1995-10-31 Nec Corporation Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
US6084312A (en) * 1998-10-30 2000-07-04 Samsung Electronics Co., Ltd. Semiconductor devices having double pad structure

Similar Documents

Publication Publication Date Title
JPH0456325A (ja) 半導体装置およびその製造方法
JPS61225837A (ja) 半導体装置の層間接続方法
JPH0611076B2 (ja) 半導体装置の製造方法
JPS6364057B2 (ja)
JPS5917853B2 (ja) 半導体装置
JPH065707A (ja) 半導体集積回路用ヒューズ
JPH0242748A (ja) 半導体装置
JPS61283145A (ja) 半導体装置及びその製造方法
JPS5863150A (ja) 半導体装置の製造方法
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPH04196428A (ja) 半導体装置の製造方法
JPS5885550A (ja) 積層集積回路素子の製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
KR930008871B1 (ko) 폴리실리콘층에 금속층 콘택 형성방법
JPS5966150A (ja) 半導体装置およびその製造方法
JPH02170431A (ja) 半導体装置の製造方法
JPH01192140A (ja) 半導体集積回路装置
JPH0435035A (ja) 半導体装置
JPH04116827A (ja) 半導体装置
JPS60245252A (ja) 多層配線部材
JPS63257268A (ja) 半導体集積回路
JPH01154532A (ja) 半導体装置
JPS61154048A (ja) 配線およびその製造方法
JPH0212872A (ja) 半導体装置
JPS60128641A (ja) 多層配線