JPH0435035A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0435035A
JPH0435035A JP14235290A JP14235290A JPH0435035A JP H0435035 A JPH0435035 A JP H0435035A JP 14235290 A JP14235290 A JP 14235290A JP 14235290 A JP14235290 A JP 14235290A JP H0435035 A JPH0435035 A JP H0435035A
Authority
JP
Japan
Prior art keywords
layer
wiring
alloy
resistance
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14235290A
Other languages
English (en)
Other versions
JP2900522B2 (ja
Inventor
Tsutomu Hosoda
勉 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14235290A priority Critical patent/JP2900522B2/ja
Publication of JPH0435035A publication Critical patent/JPH0435035A/ja
Application granted granted Critical
Publication of JP2900522B2 publication Critical patent/JP2900522B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置、特に半導体集積回路等に使用される金属配
線層の構造に関し、 Al−Cu−Ti合金層を主たる導電層に用い、且つ高
温におけるストレスマイグレーション耐性の劣化、広い
配線幅におけるエレクトロマイグレーション耐性の劣化
及び高温熱処理による配線抵抗の増大を防止した高信頼
の金属配線層を具備した半導体装置の提供を目的とし、 タンタル層上に、主成分にアルミニウムを含み、銅及び
チタンをともに含んでなる合金層が積層されてなる2層
構造の金属配線層を具備する構成を有する。
〔産業上の利用分野〕
本発明は半導体装置、特に半導体集積回路等に使用され
る金属配線層の構造に関する。
半導体集積回路装置の高集積化を図るためには、半導体
素子を微細化するだけでなく、回路構成に用いられてい
るアルミニウム(アルミニウム合金を含む)配線層の幅
も1μm或いはそれ以下に微細化することが必要になる
。一方、アルミニウム(At)配線層においては、上記
のように配線幅が微細化されると、エレクトロマイグレ
ーション及びストレスマイグレーションによる断線不良
が発生し易くなるという問題があり、マイグレーション
耐性の優れたAI配線層の構造が要望される。
〔従来の技術〕
エレクトロマイグレーションとストレスマイグレーショ
ンに対する耐性を改善する方法として、従来、Δlに銅
(Cu)とチタン(Ti)を添加した合金をAI配線層
として用いる方法が特開昭62−114241号公報に
よって提案されている。この配線層の構成においては、
少量のCuの添加によりAIのマイグレーション発生を
抑制し、且つTiの添加により高堆積レートによるAl
−Cu合金層形成に際しての結晶粒の拡大を防止して、
上記マイグレーション抑制効果を−N確実なものにして
いる。
しかし、上記Al−Cu−Ti合金からなる配線層には
、以下に示すような問題点が含まれていた。
1) 200℃以上の高温放置でストレスマイグレーシ
ョンによる断線不良が発生し易くなる。
2)配線幅が広い配線層において、エレクトロマイグレ
ーションによる断線が生じ易くなる。
上記の2つの問題点は、Al−Cu−Ti合金に特有の
ものであり、通常のAl−3t合金や、Al−5t−C
u合金を用いた配線では認められない。
そこで、上記問題点を除去するために、先に、特願平2
−20595号(平成2年1月31日出願)によって、
Ti層上に前記Al−Cu−Ti合金層を積層してなる
2層構造即ちAl−Cu−Ti/Ti構造の金属配線層
が提案され、この構造によって前記Al−Cu−Ti合
金層単層からなるAI配線層に比べて、高温放置におけ
るストレスマイグレーションによる断線不良の発生率は
大幅に改善され、また広い幅の配線層におけるエレクト
ロマイグレーションによる平均寿命の低下も防止された
〔発明が解決しようとする課題〕
しかしながら、上記Al−Cu−Ti/Ti積層配線層
においては、AIとTiが、通常被覆用絶縁膜の成長等
に用いられる400℃程度の熱処理で反応し、配線層内
に高抵抗の金属間化合物^13Tiを生成することによ
り積層膜のシート抵抗(配線抵抗)が上昇するという問
題がある。
即ち、例えば、Al−0,1%Cu−0,15%Ti合
金の単層配線層の抵抗率は500°C130分の熱処理
を経ても熱処理前と変わらず3.4μΩ印程度であった
のに対して、前記Al−Cu−Ti/Ti積層配線層に
おいては、同様の熱処理後の抵抗率4.5μΩC程度で
あり、30%以上の上昇を示す。
従って、このAl−Cu−Ti/Ti積層配線層を半導
体集積回路装置等に用いた際には、上記抵抗率の増大に
伴う配線抵抗の増大によって、配線のRC遅延が増大し
、高速化が妨げられるという問題が生じていた。
そこで本発明は、上記^1−Cu−Ti合金層を主たる
導電層に用い、且つ高温におけるストレスマイグレーシ
ョン耐性の劣化、広い配線幅におけるエレクトロマイグ
レーション耐性の劣化及び高温熱処理による配線抵抗の
増大を防止した高信頼の金属配線層を具備した半導体装
置の提供を目的とする。
〔課題を解決するための手段〕
上記課題は、タンタル層上に、主成分にアルミニウムを
含み、銅及びチタンをともに含んでなる合金層が積層さ
れてなる2層構造の金属配線層を具備する本発明による
半導体装置によって解決される。
〔作 用〕
第1図は本発明の原理説明用模式断面図で、図中、1は
半導体基板、2は厚さ8000人程度0層間絶縁膜、3
は金属(AI)配線層、3Aは厚さ200人程0のTa
層、3Bは厚さ5000人程度0Al−0,1%Cu−
0゜15%Ti合金層、4は被覆絶縁膜を示す。
即ち本発明に係る金属(A1)配線層3においては、図
示のように、A1を主成分とする合金層例えばAl−C
u−Ti合金層3Bの下地金属層として、高温における
A1との反応速度がTiに比べて極端に遅く、そのため
高温熱処理を経た際にAl−Cu−Ti合金層3B内に
高抵抗の金属間化合物が多量に生成せずにその低シート
抵抗が維持され、且つA1合金層例えばAl−Cu−T
i合金層3Bとのエツチングの選択性が小さく同一エツ
チング処理により一括パターニングが可能なために配線
形成工程が複雑化しないという理由によりTa層3Δを
選択した。
そして金属配線層の構造を、図示のようにTa層3A上
にAIを主成分とする合金層例えばAl−0,1%Cu
0.15%Ti合金層が積層された2層構造(AI−C
uTi/Ta)にした。
第2図は上記構造の金属配線層、!:Tiを下地金属層
に用いた従来のAl−Cu−Ti/Ti構造の金属配線
層との450℃熱処理における熱処理時間とシート抵抗
との関係を示した図である。
この図から、Taを下地金属層に用いた本発明のAl−
Cu−Ti/Ta配線層においては、シート抵抗が殆ど
上昇せず、Tiを下地金属層に用いた従来のAlCu−
Ti/Ti配線に比べて大幅な改善が認められる。
なお、従来構造において、Ti層の厚さはTa1l同様
200人、Al−Cu−Ti合金層の組成及び厚さは上
記本発明の構造と同様である。
また、上記本発明の構造において、200°C以上の温
度における2000時間の高温放置におけるストレスマ
イグレーションによる断線の発生率は、下地金属層にT
iを用いた従来構造と同様殆ど0%であり、また8μm
程度の広い配線幅に形成した際の環境温度250℃、電
流密度2 Xl06A/cm2におけるエレクトロマイ
グレーション寿命も、下地金属層にTiを用いた従来構
造と同様に、2μm程度の配線幅の場合と変わりない3
000時間以上の値が得られている。
〔実施例〕
以下本発明を、一実施例について、第3図を参照して具
体的に説明する。
第1図は本発明に係りAl−Cu−Ti合金層の下地に
Ta層を有する2層構造のAl−Cu−Ti/Ta配線
層を、半導体基板に接続する下層の配線層と、下層の配
線層に接続する上層の配線層とに用いたMO3型半導体
装置の一実施例である。
図において、 11は例えばp−型シリコン(St)l板、12は素子
形成領域、 13はフィールド酸化膜、 14はp型チャネルストッパ、 15はゲート酸化膜、 16はポリSi等からなるゲート電極、17はn゛型ソ
ース領域、 18はn゛型ドレイン頭域、 19は厚さ1000000λ程純物ブロック用酸化膜、
20ば燐珪酸ガラス(PSG)等からなる厚さ8000
000λ程1の眉間絶縁膜、 21A 、21Bは基板コンタクトホール、22は厚さ
200λ程度のTiコンタクト層22^と厚さl000
000λ程化チタン(TiN)非反応層22Bとからな
るバリアメタル層、 23Sは厚さ200λ程度のTa層23A と厚さ50
00 A程度の(八l−0,1%Cu−0,15%Ti
)組成を有するへ1Cu−T+合金層23Bとからなる
2層構造のソース配線、23Dは同しくTa層23八と
Al−Cu−Ti合金層23Bとからなる2層構造のド
レイン配線、 24はPSG等からなる厚さ5000000λ程2の層
間絶縁膜、 25は配線コンタクトホール、 26は厚さ200λ程度のTa層26A と厚さ5(1
00λ程度の(AI−0,1%Cu−0,15%Ti)
組成を有するへ1Cu−Ti合金層26Bとからなる2
層構造の上層配線を示す。
この実施例に示すように本発明に係る金属配線層を用い
てSi基板11(詳しくはソース領域17及びドレイン
領域1日)にコンタクトする下層のソース配線23S及
びドレイン配線23D等を形成するに際しては、配線内
へのSiの吸い上げによるソース及びドレイン接合の破
壊を防止するために、コンタクト部に図示のように、例
えばTiコンタクト層22八 とTiN非反応Ji 2
2Bとからなる周知のバリアメタル層22を介在せしめ
ることが望ましい。また配線同士の眉間接続においては
、上記バリアメタル層の必要はなく、図示のように第2
の層間絶縁膜24の配線コンタクトホール25を介し、
下層の配線例えばドレイン配線23DのAl−Cu−T
i合金層23Bと上層配線26の78層26Aを直に接
触せしめればよい。
上記実施例に示す半導体装置は、例えば次のような方法
により形成される。
即ち、通常のMOSプロセスに従ってp−型St基板1
1のフィールド酸化膜13及びp型チャネルストッパ1
4によって画定された素子形成領域12に、ゲート酸化
膜15、ゲート電極16、n゛型ソース領域17、n1
型ドレイン領域18からなるMOS)ランジスタを形成
した後、このトランジスタのSI1表面上に熱酸化等に
より不純物ブロック用酸化膜19を形成し、次いでこの
基板上にCVD法によりPSG等からなる第1の層間絶
縁膜20を形成し、この眉間絶縁膜20に通常のフォト
リソグラフィによりソース及びドレイン領域17及び1
8を表出する基板コンタクトホール21A及び21Bを
形成する。
次いで上記コンタクトホール21A 、21Bの内面を
含む第1の層間絶縁膜20上にアルゴンスパッタ法によ
ってTiコンタクト層22Aを形成し、次いでリアクテ
ィブスパッタ法によりTiN非反応層22Bを形成する
。これらはバリアメタル層22になる。
次いで上記バリアメタル層22の形成に引き続いて、上
記TiN非反応層22B上にアルゴンスパッタ法により
ソース及びドレイン配線の一部になるTa層23^を形
成し、次いで同じくアルゴンスパッタ法により上記配線
の残部になる^1−Cu−Ti合金層23Bを形成し、
エツチング手段に塩素(CI)系のガスによるリアクテ
ィブイオンエツチング法を用いる通常のフォトリソグラ
フィにより、上記^1−CuTi合金層23B 、 T
a層23A 、 TiN非反応層22B 、 Tiコン
タクト層22Aを連続してエツチングし、TiN非反応
層22BとTiコンタクト層12八からなるバリアメタ
ル層22を介してソース領域17及びドレイン領域18
に接続する、Ta層23八とへ1−Cu−Ti合金層2
3Bとの積層構造のソース配線23S及びドレイン配線
23Dを形成する。
次いで、上記ソース配線23S及びドレイン配線231
1の形成面上にCVD法によりPSG等からなる第2の
眉間絶縁膜24をか形成し、通常のフォトリソグラフィ
により配線コンタクトホール25を形成した後、この配
線コンタクトホール25の内面を含む第2の層間絶縁膜
24上にアルゴンスパッタ法により上層配線の一部にな
る78層26Aと残部になる^1−Cu−Ti合金層2
6Bを形成し、エツチング手段にCI系のガスによるリ
アクティブイオンエツチング法を用いる通常のフォトリ
ソグラフィにより上記Al−Cu−Ti合金層26Bと
Ta層26八を連続してエツチングし、第2の層間絶縁
膜24の配線コンタクトホール25を介し下層の配線例
えばドレイン配線23Dのへl−Cu−Ti合金層23
Bに、下層部の78層26Aを直に接触させて接続する
Ta層26八とAl−Cu−Ti合金層26Bとの積層
構造を有する上層配線26を形成する。 このような方
法により形成される上記一実施例に係る金属配線層にお
いては、作用の欄で説明したように、下地金属層にTi
を用いた従来の^lCu−Ti/Ti配線層と同様に高
温におけるストレスマイグレーションによる断線率は減
少し、且つ配線幅の広い場合のエレクトロマイグレーシ
ョン寿命も向上して信頼性の高い金属配線が形成される
と同時に、絶縁膜成長等の高温処理において下地金属と
旧との高抵抗な金属間化合物の生成も殆どなくなって低
抵抗の金属配線層が形成され、金属配線によるRC遅延
が減少して半導体装置の高速化が図れる。
なお本発明に係る金属配線において、主たる導電層には
、上記Al−Cu−Ti合金層以外にAl−Cu合金層
、^1−3i合金層等も適用できる。
また、半導体基体との接続部に介在せしめるバリアメタ
ル層は、上記実施例の構成に限られるものではない。
〔発明の効果〕
以上説明のように、本発明によれば、金属配線層のスト
レスマイグレーション耐性、及びエレクトロマイグレー
ション耐性を向上し、且つ配線層抗を減少することがで
き、金属配線層の信頼性が向上し、且つRC遅延が減少
する。
従って本発明は、高集積化される半導体集積回路装置の
信頼性向上及び高速化に有効である。
【図面の簡単な説明】
第1図は本発明の原理説明用模式断面図、第2図は本発
明に係るAl−Cu−Ti/Ta配線層の熱処理時間と
シート抵抗との関係図、 第3図は本発明の一実施例の模式側断面図である。 図において、 1は半導体基板、 2は層間絶縁膜、 3は金属(A1)配線層、 3AはTa層、 3BはAl−0,1%Cu−0,L5%Ti合全Ti4
は被覆絶縁膜 ([J/?31

Claims (4)

    【特許請求の範囲】
  1. (1)タンタル層上に、主成分にアルミニウムを含み、
    銅及びチタンをともに含んでなる合金層が積層されてな
    る2層構造の金属配線層を具備することを特徴とする半
    導体装置。
  2. (2)請求項(1)記載の2層構造の金属配線層が、バ
    リアメタル層を介して半導体基体に電気的に接続してい
    ることを特徴とする半導体装置。
  3. (3)前記バリアメタル層がチタン層とその上に積層さ
    れた窒化チタン層とからなることを特徴とする請求項(
    2)記載の半導体装置。
  4. (4)請求項(1)記載の2層構造の金属配線層が、コ
    ンタクトホールを介し下層の金属配線層に直に接続して
    ことを特徴とする半導体装置。
JP14235290A 1990-05-31 1990-05-31 半導体装置 Expired - Lifetime JP2900522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14235290A JP2900522B2 (ja) 1990-05-31 1990-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14235290A JP2900522B2 (ja) 1990-05-31 1990-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH0435035A true JPH0435035A (ja) 1992-02-05
JP2900522B2 JP2900522B2 (ja) 1999-06-02

Family

ID=15313376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14235290A Expired - Lifetime JP2900522B2 (ja) 1990-05-31 1990-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2900522B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044047A1 (en) * 1999-01-20 2000-07-27 Infineon Technologies Ag Microelectronic structure
US6232664B1 (en) 1998-05-28 2001-05-15 Fujitsu Limited Semiconductor device having A1 alloy wiring
US6777810B2 (en) * 1999-02-19 2004-08-17 Intel Corporation Interconnection alloy for integrated circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232664B1 (en) 1998-05-28 2001-05-15 Fujitsu Limited Semiconductor device having A1 alloy wiring
WO2000044047A1 (en) * 1999-01-20 2000-07-27 Infineon Technologies Ag Microelectronic structure
US6777810B2 (en) * 1999-02-19 2004-08-17 Intel Corporation Interconnection alloy for integrated circuits

Also Published As

Publication number Publication date
JP2900522B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
JP2533414B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JP2600593B2 (ja) 半導体装置およびその製造方法
JPS6364057B2 (ja)
JPH0435035A (ja) 半導体装置
JPH06177200A (ja) 半導体集積回路装置の形成方法
JP3510943B2 (ja) 半導体装置の製造方法
JPH0695516B2 (ja) 半導体装置
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
JPH0547764A (ja) 半導体装置とその製造方法
JP2705092B2 (ja) 半導体装置の製造方法
JPH0487337A (ja) 半導体集積回路装置及びその形成方法
JPH04162531A (ja) 半導体装置の製造方法
JPS5810836A (ja) 半導体装置
JPH03250627A (ja) 半導体装置及びその製造方法
JP2897313B2 (ja) 配線形成法
JP2893794B2 (ja) 半導体装置
JPS61224415A (ja) 半導体装置の製造方法
JPS6387747A (ja) 半導体集積回路の配線金属膜構造
JPS61120442A (ja) 半導体装置
JPS6388843A (ja) 半導体装置
JPH07107926B2 (ja) 半導体容量素子の製造方法
JPS62291948A (ja) 金属薄膜配線およびその製造方法
JPS59189657A (ja) 半導体装置の製造方法
JPH05102156A (ja) 半導体装置
JPH04167547A (ja) 半導体装置