JPH05102156A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05102156A
JPH05102156A JP26163291A JP26163291A JPH05102156A JP H05102156 A JPH05102156 A JP H05102156A JP 26163291 A JP26163291 A JP 26163291A JP 26163291 A JP26163291 A JP 26163291A JP H05102156 A JPH05102156 A JP H05102156A
Authority
JP
Japan
Prior art keywords
film
wiring
resistance
semiconductor device
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26163291A
Other languages
English (en)
Inventor
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26163291A priority Critical patent/JPH05102156A/ja
Publication of JPH05102156A publication Critical patent/JPH05102156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 低抵抗且つエレクトロマイグレーション耐
性,ストレスマイグレーション耐性の高い電極配線を備
えた半導体装置を実現する。 【構成】 シリコン基板11上に絶縁膜12を形成し、
コンタクトホールを開口した後、Ti膜14,TiW1
5,Ag−Cu膜16を順次形成する。このAg−Cu
膜16は、Cuが1.5重量%含有されたAg合金であ
り、プロセス中で行なわれる熱処理(シンター)でCu
が析出硬化して、配線の機械的強度は著しく高まる。ま
た、Cuの濃度が0.1〜5.0重量%の範囲では、配
線抵抗の上昇を微少に抑えることができ、高い導電性で
あるため、半導体装置の性能が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置に関し、
更に詳しくは、高性能配線を備える配線装置に係わる。
【0002】
【従来の技術】近年、LSIの高集積化に伴い電極配線
は、微細化傾向にある。電極配線材料としてはAlある
いはAl合金が多用されているが、線幅が減少するにつ
れてエレクトロマイグレーションや、ストレスマイグレ
ーションに対する信頼性を保証することが、難しくなっ
てきている。これまで用いられてきたAl合金配線は、
0.3μm以下の配線になると、上記の問題から信頼性
を確保する点で限界であると考えられている。Alに代
わる配線材料としてエレクトロマイグレーション耐性の
高いW,Moなどの高融点金属の導入が検討されている
が、その抵抗は、バルクでAlの2倍以上と高く薄膜で
はさらに高くなるため、デバイスの高速化に不利であ
る。しかるに、次世代の超LSIにおいては、エレクト
ロマイグレーションやストレスマイグレーションに対す
る耐性が高く、低抵抗な材料が要求される。そこで、A
lに代わる配線材料としてAgが好適であると考えられ
ている。Agは、金属の中で最も抵抗が低い材料(抵抗
率:1.63μΩcm)でありデバイスの高速化には最
適である。さらに、エレクトロマイグレーションに関し
ても、Ag配線はAl−1%Si配線に比べて断線に至
る平均寿命時間(MTF:Mean time to
failure)が2オーダー以上長い。しかしなが
ら、単純に従来のAl配線をAg配線に置き換えただけ
ではSi基板との反応の問題、ストレスマイグレーショ
ンによる断線の問題が生じてくるため、このままではA
g配線をデバイスに採用することは出来ない。従ってA
g配線の高い導電性を損なわずに、ストレスマイグレー
ション耐性に優れ、Si基板との反応をさせない様な配
線構造が要求される。また、特開平2−143429号
公報記載の技術が知られているが、この従来技術は、半
導体基板上の絶縁膜に配線層を設けた構造の半導体装置
において、配線層をCu−(1〜40重量%)Agで形
成すると共に、この配線層と上記絶縁膜との間に、例え
ばTiN,Si34,TiO2でなる拡散バリア層を介
して設けたというものである。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術にあっては、配線層をCu−(1〜40重量
%)Agで形成したものであって、銅(Cu)を主成分
とするものであって、配線の機械的強度は向上するもの
の、抵抗が高くなってしまう問題点を有している。
【0004】本発明は、このような従来の問題点に着目
して創案されたものであって、低抵抗でエレクトロマイ
グレーション耐性,ストレスマイグレーション耐性が高
く、且つ微細な配線構造を有する信頼性の高い半導体装
置を得んとするものである。
【0005】
【課題を解決するための手段】請求項1記載の発明は、
Ag金属中に0.1〜0.5重量%のCuを含有するA
g合金で成る電極配線を備えたことを、その解決手段と
している。
【0006】請求項2記載の発明は、半導体基板上に、
拡散防止層を介して、0.1〜5.0重量%のCuを含
有するAg合金で成る電極配線を備えたことを、その解
決手段としている。
【0007】請求項3記載の発明は、0.1〜0.5重
量%のCuを含有するAg合金で成る電極配線が、非酸
化性雰囲気中で熱処理が施されてCuが析出硬化した構
造であるこを、その解決手段としている。
【0008】
【作用】Agは耐酸化性が良く、電気伝導度が高いので
配線材料として好適である。また、Agのエレクトロマ
イグレーション特性は、融点から以下のように予測され
る。
【0009】一般にエレクトロマイグレーションによる
寿命時間は以下の式で表される。
【0010】 t50=A・exp(Qe/KT) …(1) ここで、Qeはエレクトロマイグレーションに関する活
性化エネルギー,Kはボルツマン定数,Tは絶対温度で
ある。
【0011】一方、薄膜では物質の移動は粒界拡散によ
って支配されるためにQeはそのプロセスの活性化エネ
ルギーQbにほぼ等しいと考えられる。そして、拡散の
活性化エネルギーはその物質の融点Tmと相関がある。
すなわち、 Qe≒Q6≒7.4×10-4m …(2) 式(1),(2)を組み合わせて、1,2の物質のt50
の比は、
【0012】
【数1】
【0013】(3)式により(t501が既知であれ
ば、2の物質のエレクトロマイグレーション特性が融点
より予測が可能である。
【0014】既に結果が得られているAl−1%Si配
線のMTFを用いてAg配線のMTFを予測すると以下
の様になる。
【0015】 ○Al−1%配線のエレクトロマイグレーション試験結
果 融点:923(K) MTF:100時間 試験温度:250℃ 電流密度:1×106A/cm2 ○Ag配線のエレクトロマイグレーション予測 融点:1234(K)
【0016】
【数2】
【0017】すなわち、Ag配線のエレクトロマイグレ
ーションによる寿命時間はAl−Si配線に比べて2オ
ーダー以上長いことが予測される。
【0018】このように、エレクトロマイグレーション
耐性に優れ、低抵抗なAg配線であるが、上記したよう
に問題となっているストレスマイグレーションに対する
耐性は十分でなく、この問題を改善するために、配線自
体の機械的強度を高めることが解決策の一つである。
【0019】本発明で提案するAg−Cu合金は、Cu
の析出で硬化される(すなわち、機械的強度が高まる)
という特徴を持っている。従って配線材料への適用を考
えると、熱処理後に母相にCuが析出した状態を形成す
ることがストレスマイグレーション耐性を高めるために
効果が有ることが分かる。
【0020】図14にAg−Cu系の平衡状態図を示
す。銅の溶解度は450℃において1.3重量%、20
0℃においては0.4重量%、室温では0.1重量%で
ある。実デバイス使用環境温度が80℃とすればこの温
度で0.1〜0.4%程度の溶解度があるわけであり、
これ以上のCu濃度にすればCu析出が生じ、析出硬化
によって機械的強度が向上する。
【0021】一方、過剰なCuの添加はAgの抵抗上昇
を生じる。配線材料には低抵抗であることが必須な条件
であるのでCuの濃度はなるべく低くすることが好まし
い。そこで、本発明のAg中のCu濃度は0.1〜5.
0重量%と限定する。この濃度範囲であれば、問題とな
る配線の抵抗上昇を伴わずに、しかもAg配線中にはC
uが析出しストレスマイグレーション耐性も高まる。
【0022】実際にデバイス適用のためには、配線材料
のAg,CuのSi基板への拡散を防止するためにバリ
アーメタルを用いた拡散防止層が必要になる。拡散防止
層を介していない構造ではAg,Cuがコンタクトホー
ルにおいてSi基板に形成した拡散層に侵入し、接合リ
ーク電流が発生するなど、素子特性が著しく劣化する。
形成する拡散防止層としてはチタン(Ti),ジルコニ
ウム(Zr),ハフニウム(Hf),タンタル(T
a),およびタングステン(W)、またはこれらの物質
の窒化物,炭化物およびホウ化物またはTiWのいずれ
かが良い。
【0023】
【実施例】以下、本発明に係る半導体装置の詳細を図面
に示す実施例に基づいて説明する。
【0024】(実施例1)図1〜図8は、本発明の実施
例1の各工程を示している。本実施例においては、先
ず、図1に示すように、半導体基板であるシリコン基板
11の層間膜となる絶縁膜12を堆積させる。次に、リ
ソグラフィー技術及びドライエッチング技術を用いて、
図2に示すように、絶縁膜12にコンタクトホール13
を開口する。そして、このコンタクトホール13底部の
自然酸化膜を除去した後、図3及び図4に示すように、
DCマグネトロンスパッタ法でチタン(Ti)膜14,
チタンタングステン(TiN)膜15,1.5重量%の
割合で銅(Cu)を含む銀合金(Ag−Cu)16を順
次、300Å,1000Å,4000Åの膜厚となるよ
うに連続的に形成する。なお、これら膜厚は、推奨値を
示したものである。この連続成膜工程においては、マル
チチャンバ型スパッタ装置を用いてDCマグネトロンス
パッタを行なった。なお、Ti膜14は、シリコン基板
11とオーミックコンタクトを取るためのものであり、
TiW膜15は、Ag−Cuに対する拡散防止層として
機能する。
【0025】以下に、Ti膜14,TiW膜15,Ag
−Cu膜16のスパッタ条件を示す。 (Ti膜のスパ
ッタ条件) ○スパッタガス…アルゴン(Ar) ○圧力…5mTorr ○DC電力…5KW ○基板温度…150℃ (TiW膜のスパッタ条件) ○スパッタガス…Ar ○圧力…5mTorr ○DC電力…7KW ○基板温度…150℃ (Ag−Cu膜のスパッタ条件) ○スパッタガス…Ar ○圧力…5mTorr ○DC電力…10KW ○基板温度…300℃ 次に、図5に示すように、通常のフォトリソグラフィー
技術でAg−Cu膜16上に所望のレジストパターン1
7を形成する。そして、このレジストパターン17をマ
スクとして、アルゴンガスを用いたイオンビームエッチ
ング法でAg−Cu膜16をエッチングする。このとき
のエッチング条件は、以下に示す通りである。
【0026】 ○エッチングガス…Ar ○圧力…1×10-4Torr ○加速電圧…1000V(DC) ○イオン電流密度…1×10-5A/cm2 ○基板温度…80℃ 斯るエッチング条件でAg−Cu膜16をエッチングす
ると、約500Å/分のエッチングレートでエッチング
される。
【0027】上記エッチングの後、TiW膜15,Ti
膜14を反応性イオンエッチング法により、塩素系ガス
を用いてエッチングすると、図6に示すように加工され
る。そして、レジストパターンを、アッシングすること
によって除去すると、図7に示すような形状となる。
【0028】以下に、上記TiW膜15,Ti膜14の
反応性イオンエッチング条件及びレジストアッシング条
件を示す。
【0029】 (TiW膜及びTi膜のエッチングの条件) ○ガス及びその流量 三塩化ホウ素(BCl3)…60SCCM 塩素ガス(Cl2)…90SCCM ○RFパワー…400W ○圧力…40mTorr (レジストアッシングの条件) ○ガス…酸素(300SCCM) ○圧力…2Torr ○マイクロ波パワー…400W このようなレジストアッシング後、絶縁膜層(配線保護
層)として、例えば、リンケイ素ガラス(PSG)膜1
8に、図8に示すように、プラズマCVD法を用いて7
000Åの膜厚に形成する。その後、窒素雰囲気で40
0℃,60分間のシンターを行なう。このような熱処理
を施したことにより、Ag−Cu膜16にはCuの析出
硬化が起こり、Ag−Cu膜16で形成される電極配線
の機械的強度が向上する。
【0030】本実施例においては、Ag−Cu膜6とシ
リコン基板11との間にTiWの拡散防止層(反応防止
層)を介在しているため、シリコン基板11中へのA
g,Cuの拡散によるPN接合破壊は生じない。
【0031】なお、本実施例においては、PSG膜18
を形成した後に、シンターを行なったが、PSG膜形成
前にシンターを行なってもよい。
【0032】本実施例で得られたAg−Cu合金配線
は、従来のAl合金配線では得られなかった高いエレク
トロマイグレーション耐性,ストレスマイグレーション
耐性を持ち、且つ非常に低抵抗な配線が得られる。
【0033】(実施例2)図9〜図13は、本発明を通
常のMOSプロセスに適用して形成される実施例2の各
工程を示している。
【0034】先ず、本実施例においては、周知の技術を
用いて、シリコン基板20に、例えば深さ4000Åの
n型拡散層21,ゲート幅が例えば0.5μmのポリシ
リコンゲート22,膜厚が例えば100Åのゲート酸化
膜23,チャネルのストッパ層24,膜厚が例えば50
00Åの酸化膜25,膜厚が例えば4000ÅのPSG
膜26,ソース及びドレイン領域との接続に供されるコ
ンタクトホール27,27を形成する(図9)。
【0035】次に、図10に示すように、Ti膜28,
窒化チタン(TiN)膜29,Ag−Cu膜30を順次
スパッタ法にて、300Å,700Å,3000Åの膜
厚に積層させる。Ti膜28は、オーミックコンタクト
を取るための膜であり、TiN膜29は、拡散防止層と
して機能する。
【0036】Ag−Cu膜30は、上記した実施例1と
同様に、Cuを1.5重量%の割合で含有する銀合金を
用いる。
【0037】以下に、これらTi膜28,TiN膜2
9,Ag−Cu膜30の夫々の形成条件(スパッタ条
件)を示す。
【0038】 (Ti膜のスパッタ条件) ○ガス…Ar ○圧力…5mTorr ○DC電力…5KW ○基板温度…150℃ (TiN膜のスパッタ条件) ○ガス…Ar−60%N2 ○圧力…3mTorr ○DC電力…7KW ○基板温度…150℃ (Ag−Cu膜のスパッタ条件) ○ガス…Ar ○圧力…5mTorr ○DC電力…10KW ○基板温度…300℃ 次に、図11に示すように、通常のフォトリソグラフィ
ー技術を用いて所望のレジストパターン31を形成す
る。続いて、Ag−Cu膜30をイオンビームエッチン
グ法でエッチングし、その下地であるTiN膜39及び
Ti膜28と反応性イオンエッチング(RIE)して、
図12に示すような加工を行なう。
【0039】以下に、Ag−Cu膜30と、TiN膜2
9,Ti膜28のエッチング条件を夫々示す。
【0040】 (Ag−Cu膜のエッチング条件) ○ガス…Ar(40SCCM) ○圧力…1×10-4Torr ○加速電圧…1000V(DC) ○イオン電流密度…1×10-5A/cm2 (TiN膜及びTi膜のエッチングの条件) ○ガス及びその流量 BCl3…60SCCM Cl2…90SCCM ○RFパワー…400W ○圧力…40mTorr 次に、レジストパターン31のアッシングを以下の条件
で行う。
【0041】 ○ガス…O2(300SCCM) ○圧力…2Torr ○マイクロ波パワー…400W 続いて、図13に示すように、配線保護層となるPSG
膜32(5000Å)をプラズマCVD法で形成する。
その後、窒素雰囲気で400℃,60分間のシンターを
行なう。このシンターによって、Ag−Cu中のCuは
析出硬化して配線の機械的強度が向上する。本実施例に
おいては、以上の工程を経て、Ag−Cu配線を用いた
MOSトランジスタを作製することができる。また、本
実施例にあっては、Ag−Cu配線の高い導電性によっ
て、信号伝搬速度が高まる(高速デバイスの実現)と共
に、エレクトロマイグレーション耐性,ストレスマイグ
レーション耐性の高い配線が得られ、工業的に非常に有
用である。
【0042】以上、本発明の実施例1,2について説明
したが、本発明はこれらに限定されるものではなく、各
種の半導体装置に広く適用し得るものであり、構成の要
旨に付随する各種の設計変更が可能である。
【0043】例えば、上記実施例においては、TiW,
TiNを拡散防止層として用いたが、この他、Ti,Z
r,Hf,Ta及びW、または、これらの窒化物、炭化
物及びホウ化物、または、TiWのいずれかを用いても
よい。
【0044】
【発明の効果】以上の説明から明らかなように、本発明
によれば、非常に低抵抗でエレクトロマイグレーション
耐性及びストレスマイグレーション耐性を有する配線を
備える半導体装置を実現させる効果がある。このため、
信号伝搬速度の速いデバイスを得ることが可能となる。
【0045】特に、本発明においては、Ag−Cu中の
Cuの濃度を0.1〜5.0重量%の範囲としてことに
より、配線抵抗の上昇を微少に抑えると共に、機械的強
度を大きく向上させる効果が得られる。
【0046】また、0.3μm以下の配線幅を持つ高密
度デバイスに本発明を適用することによって、従来技術
では得られなかった低抵抗で且つ、エレクトロマイグレ
ーション耐性,ストレスマイグレーション耐性に優れた
配線を有する信頼性の高い半導体装置が得られる効果が
ある。
【0047】さらに、拡散防止層を設けることにより、
Ag,Cuが半導体基板中へ拡散することがなく、PN
接合の破壊等のない良好な半導体装置が得られる効果が
ある。
【図面の簡単な説明】
【図1】本発明の実施例1の工程を示す断面図。
【図2】本発明の実施例1の工程を示す断面図。
【図3】本発明の実施例1の工程を示す断面図。
【図4】本発明の実施例1の工程を示す断面図。
【図5】本発明の実施例1の工程を示す断面図。
【図6】本発明の実施例1の工程を示す断面図。
【図7】本発明の実施例1の工程を示す断面図。
【図8】本発明の実施例1の工程を示す断面図。
【図9】本発明の実施例2の工程を示す断面図。
【図10】本発明の実施例2の工程を示す断面図。
【図11】本発明の実施例2の工程を示す断面図。
【図12】本発明の実施例2の工程を示す断面図。
【図13】本発明の実施例2の工程を示す断面図。
【図14】Ag−Cu系の平衡状態図を示すグラフ。
【符号の説明】
11…シリコン基板、14…Ti膜、15…TiW膜、
16…Ag−Cu膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 Ag金属中に0.1〜0.5重量%のC
    uを含有するAg合金で成る電極配線を備えたことを特
    徴とする半導体装置。
  2. 【請求項2】 半導体基板上に、拡散防止層を介して、
    0.1〜5.0重量%のCuを含有するAg合金で成る
    電極配線を備えたことを特徴とする半導体装置。
  3. 【請求項3】 前記電極配線は、非酸化性雰囲気中での
    熱処理が施されてCuが析出硬化した構造を有する請求
    1又は請求項2記載に係る半導体装置。
JP26163291A 1991-10-09 1991-10-09 半導体装置 Pending JPH05102156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26163291A JPH05102156A (ja) 1991-10-09 1991-10-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26163291A JPH05102156A (ja) 1991-10-09 1991-10-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH05102156A true JPH05102156A (ja) 1993-04-23

Family

ID=17364595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26163291A Pending JPH05102156A (ja) 1991-10-09 1991-10-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH05102156A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284578A (ja) * 2000-03-30 2001-10-12 Fujitsu Ltd 半導体三端子装置
US7259095B2 (en) * 2002-04-26 2007-08-21 Nec Electronics Corporation Semiconductor device and manufacturing process therefor as well as plating solution

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284578A (ja) * 2000-03-30 2001-10-12 Fujitsu Ltd 半導体三端子装置
US7259095B2 (en) * 2002-04-26 2007-08-21 Nec Electronics Corporation Semiconductor device and manufacturing process therefor as well as plating solution
US7821135B2 (en) 2002-04-26 2010-10-26 Nec Electronics Corporation Semiconductor device with improved stress migration resistance and manufacturing process therefor

Similar Documents

Publication Publication Date Title
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
US5719447A (en) Metal alloy interconnections for integrated circuits
US4782380A (en) Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US7061111B2 (en) Interconnect structure for use in an integrated circuit
EP0499433A2 (en) Semiconductor device with improved reliability wiring and method of its fabrication
US6157082A (en) Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US4745089A (en) Self-aligned barrier metal and oxidation mask method
US5909635A (en) Cladding of an interconnect for improved electromigration performance
US6111318A (en) Semiconductor device comprising Cu--Ta and method for forming the semiconductor device
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
JPH05102156A (ja) 半導体装置
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
JPH05102152A (ja) 半導体装置
JPS61242039A (ja) 半導体装置
JP3368629B2 (ja) 半導体装置
JP2900522B2 (ja) 半導体装置
JPH05102154A (ja) 半導体装置
JP2598780B2 (ja) 半導体装置およびその製造方法
JPH05102148A (ja) 半導体装置
KR100303796B1 (ko) 반도체장치의금속배선형성방법
JP3510943B2 (ja) 半導体装置の製造方法
JP3120471B2 (ja) 半導体装置の製造方法
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
JP3017810B2 (ja) 半導体装置の製造方法