JP3510943B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3510943B2 JP3510943B2 JP28004995A JP28004995A JP3510943B2 JP 3510943 B2 JP3510943 B2 JP 3510943B2 JP 28004995 A JP28004995 A JP 28004995A JP 28004995 A JP28004995 A JP 28004995A JP 3510943 B2 JP3510943 B2 JP 3510943B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- layer
- interlayer insulating
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、下層配線を覆う層間絶縁膜
に形成したコンタクトホールから、高融点金属およびア
ルミニウム合金を含む積層配線からなる上層配線を層間
絶縁膜の表面に引き出す配線技術に適用して有効な技術
に関するものである。
その製造方法に関し、特に、下層配線を覆う層間絶縁膜
に形成したコンタクトホールから、高融点金属およびア
ルミニウム合金を含む積層配線からなる上層配線を層間
絶縁膜の表面に引き出す配線技術に適用して有効な技術
に関するものである。
【０００２】
【従来の技術】最近のＬＳＩのようにより一層の高集積
化が図られると、半導体基板上に絶縁膜を介して形成さ
れる配線は益々微細化が要求されるようになり、また、
限られたスペースに高密度で配線を形成しなければなら
ないので、多層配線が避けられなくなる。さらに、この
ように多層配線を形成する場合でも、下層配線を覆う層
間絶縁膜に形成するコンタクトホールは、より一層微細
化を図らなければならなくなってきている。
化が図られると、半導体基板上に絶縁膜を介して形成さ
れる配線は益々微細化が要求されるようになり、また、
限られたスペースに高密度で配線を形成しなければなら
ないので、多層配線が避けられなくなる。さらに、この
ように多層配線を形成する場合でも、下層配線を覆う層
間絶縁膜に形成するコンタクトホールは、より一層微細
化を図らなければならなくなってきている。
【０００３】また、配線材料としてはＡｌ（アルミニウ
ム）が広く用いられているが、純粋なＡｌはＳｉ（シリ
コン）基板に直接接触させると、ＡｌとＳｉとが相互に
反応してコンタクト抵抗が大きくなって好ましくないの
で、これを防止するため予めＳｉを数％含有させた、Ａ
ｌ−Ｓｉ合金が一般に用いられている。
ム）が広く用いられているが、純粋なＡｌはＳｉ（シリ
コン）基板に直接接触させると、ＡｌとＳｉとが相互に
反応してコンタクト抵抗が大きくなって好ましくないの
で、これを防止するため予めＳｉを数％含有させた、Ａ
ｌ−Ｓｉ合金が一般に用いられている。
【０００４】しかしながら、Ａｌを主成分とするＡｌ−
Ｓｉ合金を用いた配線は、長時間にわたって電流を流し
続けると、局部的に電流密度が増大してボイドが発生す
るようになり、いわゆるエレクトロマイグレーションが
生ずる。このエレクトロマイグレーションは、配線材料
であるＡｌの結晶粒界に沿って原子が移動する現象であ
り、ボイドの発生が多くなると断線に至るようになる。
Ｓｉ合金を用いた配線は、長時間にわたって電流を流し
続けると、局部的に電流密度が増大してボイドが発生す
るようになり、いわゆるエレクトロマイグレーションが
生ずる。このエレクトロマイグレーションは、配線材料
であるＡｌの結晶粒界に沿って原子が移動する現象であ
り、ボイドの発生が多くなると断線に至るようになる。
【０００５】このため、エレクトロマイグレーションを
抑えるために、さらにＣｕ（銅）を数％含有させるよう
にした、Ａｌ−ＣｕーＳｉ合金が配線材料として用いら
れるようになっている。
抑えるために、さらにＣｕ（銅）を数％含有させるよう
にした、Ａｌ−ＣｕーＳｉ合金が配線材料として用いら
れるようになっている。
【０００６】このようなエレクトロマイグレーション現
象に関しては、例えば大日本図書（株）発行、「シリコ
ンＬＳＩと化学」、１９９３年１０月１０日発行、Ｐ１
１６〜Ｐ１１８に記載されている。
象に関しては、例えば大日本図書（株）発行、「シリコ
ンＬＳＩと化学」、１９９３年１０月１０日発行、Ｐ１
１６〜Ｐ１１８に記載されている。
【０００７】ところで、多層配線を有するＬＳＩにおい
て、より一層の高集積化が図られると、下層配線と上層
配線とを接続するために層間絶縁膜に形成するコンタク
トホールもより微細化しなければならなくなる。これ
は、具体的にはコンタクトホールの高さ寸法ｈに対し
て、幅寸法ｗを小さくとる方向に向かっており、いわゆ
るアスペクト比（高さ寸法ｈ／幅寸法ｗ）を大きくとら
なければならない。
て、より一層の高集積化が図られると、下層配線と上層
配線とを接続するために層間絶縁膜に形成するコンタク
トホールもより微細化しなければならなくなる。これ
は、具体的にはコンタクトホールの高さ寸法ｈに対し
て、幅寸法ｗを小さくとる方向に向かっており、いわゆ
るアスペクト比（高さ寸法ｈ／幅寸法ｗ）を大きくとら
なければならない。
【０００８】このように層間絶縁膜に形成するコンタク
トホールのアスペクト比が大きくなると、下層配線に接
続するため上層配線をＡｌ−Ｃｕ−Ｓｉ合金を用いて形
成する場合、このＡｌ−Ｃｕ−Ｓｉ合金をスパッタ法な
どによってコンタクトホールを含む層間絶縁膜表面にデ
ポジションしようとすると、微細化されたコンタクトホ
ールにＡｌ−Ｃｕ−Ｓｉ合金が完全に付着しないという
現象が生ずるため、断線になり易い。
トホールのアスペクト比が大きくなると、下層配線に接
続するため上層配線をＡｌ−Ｃｕ−Ｓｉ合金を用いて形
成する場合、このＡｌ−Ｃｕ−Ｓｉ合金をスパッタ法な
どによってコンタクトホールを含む層間絶縁膜表面にデ
ポジションしようとすると、微細化されたコンタクトホ
ールにＡｌ−Ｃｕ−Ｓｉ合金が完全に付着しないという
現象が生ずるため、断線になり易い。
【０００９】それ故、微細コンタクトホールに付着性良
くデポジションできる配線金属として、タングステン
（Ｗ）、チタン（Ｔｉ）などの高融点金属を用いる配線
技術が開発されてきている。
くデポジションできる配線金属として、タングステン
（Ｗ）、チタン（Ｔｉ）などの高融点金属を用いる配線
技術が開発されてきている。
【００１０】このような配線の微細化技術に関しては、
例えば日経ＢＰ社発行、「日経マイクロデバイス」、１
９８９年、１２月号、Ｐ９１〜Ｐ９８に記載されてい
る。
例えば日経ＢＰ社発行、「日経マイクロデバイス」、１
９８９年、１２月号、Ｐ９１〜Ｐ９８に記載されてい
る。
【００１１】配線としてそのような高融点金属を用いる
場合は、この高融点金属を用いただけでは配線抵抗が増
加してしまうため、コンタクトホールに高融点金属とし
て例えばＷを形成した後、このＷ上にＡｌ−Ｃｕ−Ｓｉ
合金を形成し、さらにこのＡｌ−Ｃｕ−Ｓｉ合金上にフ
ォトエッチングにおけるハレーションを防止するために
Ｗを形成して、Ｗ／Ａｌ−Ｃｕ−Ｓｉ／Ｗからなる積層
配線を層間絶縁膜表面まで引き出して上層配線を形成す
ることが行われる。
場合は、この高融点金属を用いただけでは配線抵抗が増
加してしまうため、コンタクトホールに高融点金属とし
て例えばＷを形成した後、このＷ上にＡｌ−Ｃｕ−Ｓｉ
合金を形成し、さらにこのＡｌ−Ｃｕ−Ｓｉ合金上にフ
ォトエッチングにおけるハレーションを防止するために
Ｗを形成して、Ｗ／Ａｌ−Ｃｕ−Ｓｉ／Ｗからなる積層
配線を層間絶縁膜表面まで引き出して上層配線を形成す
ることが行われる。
【００１２】
【発明が解決しようとする課題】前記のようにコンタク
トホールから層間絶縁膜表面にＷ／Ａｌ−Ｃｕ−Ｓｉ／
Ｗからなる積層配線を引き出して上層配線を形成する場
合、特に配線幅が微細化すると積層配線においてエレク
トロマイグレーションが発生するようになるので、Ａｌ
が部分的に消失して配線抵抗が増加するようになって、
エレクトロマイグレーション耐性が低下するという問題
がある。
トホールから層間絶縁膜表面にＷ／Ａｌ−Ｃｕ−Ｓｉ／
Ｗからなる積層配線を引き出して上層配線を形成する場
合、特に配線幅が微細化すると積層配線においてエレク
トロマイグレーションが発生するようになるので、Ａｌ
が部分的に消失して配線抵抗が増加するようになって、
エレクトロマイグレーション耐性が低下するという問題
がある。
【００１３】例えば、１．０μｍ程度、あるいはこれ以
下の微細幅の上層配線を、Ｗ／Ａｌ−Ｃｕ−Ｓｉ／Ｗか
らなる積層配線によって構成すると、通電によって中間
のＡｌ−Ｃｕ−Ｓｉ合金層におけるＡｌが部分的に消失
するようになるため、最悪の場合断線に至ることにな
る。
下の微細幅の上層配線を、Ｗ／Ａｌ−Ｃｕ−Ｓｉ／Ｗか
らなる積層配線によって構成すると、通電によって中間
のＡｌ−Ｃｕ−Ｓｉ合金層におけるＡｌが部分的に消失
するようになるため、最悪の場合断線に至ることにな
る。
【００１４】また、Ａｌ−Ｃｕ−Ｓｉ合金層を約４５０
℃以上で形成すると、あるいはこれ以降の各種プロセス
における処理温度が前記温度を越えると、下層のＷとＡ
ｌ−Ｃｕ−ＳｉにおけるＡｌとが反応して、望ましくな
いタングステン酸塩が形成されるようになるため、さら
に配線抵抗が増加するという問題もある。
℃以上で形成すると、あるいはこれ以降の各種プロセス
における処理温度が前記温度を越えると、下層のＷとＡ
ｌ−Ｃｕ−ＳｉにおけるＡｌとが反応して、望ましくな
いタングステン酸塩が形成されるようになるため、さら
に配線抵抗が増加するという問題もある。
【００１５】本発明の目的は、絶縁膜に形成されたコン
タクトホールに高融点金属およびアルミニウム合金を含
む積層配線を微細幅で形成する場合でも、エレクトロマ
イグレーション耐性を向上することが可能な技術を提供
することにある。
タクトホールに高融点金属およびアルミニウム合金を含
む積層配線を微細幅で形成する場合でも、エレクトロマ
イグレーション耐性を向上することが可能な技術を提供
することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１８】
【００１９】
【００２０】本発明の半導体装置の製造方法では、
（ａ）絶縁膜を介して下層配線を形成した半導体基板を
用意する工程と、（ｂ）前記下層配線を層間絶縁膜によ
って覆った後この層間絶縁膜の所望位置に接続孔を形成
する工程と、（ｃ）前記接続孔を含む層間絶縁膜表面
に、高融点金属およびアルミニウム合金からなる積層膜
を順次に形成し、特に半導体基板を約２００℃以下に保
持して前記アルミニウム合金を形成する工程と、（ｄ）
前記層間絶縁膜表面の積層膜の不要部を除去して前記接
続孔を含む層間絶縁膜表面の所望位置に前記積層膜から
なる上層配線を形成し、前記上層配線を形成した後の製
造工程において前記高融点金属と前記アルミニウム合金
との間で塩が形成されないように温度処理を２００℃以
下に保って製造する。
（ａ）絶縁膜を介して下層配線を形成した半導体基板を
用意する工程と、（ｂ）前記下層配線を層間絶縁膜によ
って覆った後この層間絶縁膜の所望位置に接続孔を形成
する工程と、（ｃ）前記接続孔を含む層間絶縁膜表面
に、高融点金属およびアルミニウム合金からなる積層膜
を順次に形成し、特に半導体基板を約２００℃以下に保
持して前記アルミニウム合金を形成する工程と、（ｄ）
前記層間絶縁膜表面の積層膜の不要部を除去して前記接
続孔を含む層間絶縁膜表面の所望位置に前記積層膜から
なる上層配線を形成し、前記上層配線を形成した後の製
造工程において前記高融点金属と前記アルミニウム合金
との間で塩が形成されないように温度処理を２００℃以
下に保って製造する。
【００２１】
【００２２】
【００２３】上述した手段によれば、半導体基板上に絶
縁膜を介して形成された下層配線を覆う層間絶縁膜の所
望位置にコンタクトホールを形成した後、特にアルミニ
ウム合金を半導体基板を約２００℃以下に保持して形成
することにより、前記上層配線を形成した後の製造工程
において前記高融点金属と前記アルミニウム合金との間
で塩が形成されないので、配線抵抗の増加を防止するこ
とが可能となる。
縁膜を介して形成された下層配線を覆う層間絶縁膜の所
望位置にコンタクトホールを形成した後、特にアルミニ
ウム合金を半導体基板を約２００℃以下に保持して形成
することにより、前記上層配線を形成した後の製造工程
において前記高融点金属と前記アルミニウム合金との間
で塩が形成されないので、配線抵抗の増加を防止するこ
とが可能となる。
【００２４】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。
施形態とともに詳細に説明する。
【００２５】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
【００２６】
【発明の実施の形態】図１は本発明の実施形態による半
導体装置を示す断面図である。本実施形態の半導体装置
は、例えばＳｉ単結晶などからなる半導体基板１上に酸
化膜（ＳｉＯ2）などからなる絶縁膜２が形成され、こ
の絶縁膜２上には所望の素子領域に接続されている下層
配線３が形成されている。この下層配線３は、例えばＡ
ｌ−Ｃｕ−Ｓｉ合金層から構成されている。
導体装置を示す断面図である。本実施形態の半導体装置
は、例えばＳｉ単結晶などからなる半導体基板１上に酸
化膜（ＳｉＯ2）などからなる絶縁膜２が形成され、こ
の絶縁膜２上には所望の素子領域に接続されている下層
配線３が形成されている。この下層配線３は、例えばＡ
ｌ−Ｃｕ−Ｓｉ合金層から構成されている。
【００２７】下層配線３は例えばＳｉＯ2、ＰＳＧ（Ｐ
ｈｏｓｐｈｏ ＳｉｌｉｃａｔｅＧｌａｓｓ）などから
なる層間絶縁膜４によって覆われ、図２に示すように、
この層間絶縁膜４の所定部分にはアスペクト比（ｈ／
ｗ）の高いコンタクトホール５が形成されて、下層配線
３の一部が露出されるようになっている。コンタクトホ
ール５の幅寸法ｗ（ホール径）は微細配線に対処可能な
ように例えば０．５μｍ程度に設定されている。層間絶
縁膜４の厚さは例えば０．５〜１．０μｍに形成され
る。
ｈｏｓｐｈｏ ＳｉｌｉｃａｔｅＧｌａｓｓ）などから
なる層間絶縁膜４によって覆われ、図２に示すように、
この層間絶縁膜４の所定部分にはアスペクト比（ｈ／
ｗ）の高いコンタクトホール５が形成されて、下層配線
３の一部が露出されるようになっている。コンタクトホ
ール５の幅寸法ｗ（ホール径）は微細配線に対処可能な
ように例えば０．５μｍ程度に設定されている。層間絶
縁膜４の厚さは例えば０．５〜１．０μｍに形成され
る。
【００２８】コンタクトホール５から層間絶縁膜４の表
面には上層配線６が引き出されている。この上層配線６
は、Ｗ層７（厚さ約０．２５μｍ）／Ａｌ−Ｃｕ−Ｓｉ
合金層８（厚さ約０．６μｍ）／Ｗ層９（厚さ約０．０
５μｍ）からなる積層配線によって構成されている。こ
こで、上層のＷ層９は、後述するように、ハレーション
防止のために用いられている。上層配線６および層間絶
縁膜４の表面は例えばＳｉＯ2などからなる最終保護膜
１１によって覆われている。
面には上層配線６が引き出されている。この上層配線６
は、Ｗ層７（厚さ約０．２５μｍ）／Ａｌ−Ｃｕ−Ｓｉ
合金層８（厚さ約０．６μｍ）／Ｗ層９（厚さ約０．０
５μｍ）からなる積層配線によって構成されている。こ
こで、上層のＷ層９は、後述するように、ハレーション
防止のために用いられている。上層配線６および層間絶
縁膜４の表面は例えばＳｉＯ2などからなる最終保護膜
１１によって覆われている。
【００２９】図３は層間絶縁膜４上に形成された上層配
線６の一部分を拡大して示す斜視図、図４は図３の上層
配線６の側面図、図５は図３の上層配線６の上面図（た
だし、上層のＷ層９を取り除いた状態における）であ
る。この上層配線６の幅Ｌは約１μｍに形成されてい
る。１０は、Ｗ層７におけるＷとこれに接するＡｌ−Ｃ
ｕ−Ｓｉ合金層８におけるＡｌとが反応して形成され
た、薄いタングステン酸塩（厚さ約０．０２μｍ）であ
る。
線６の一部分を拡大して示す斜視図、図４は図３の上層
配線６の側面図、図５は図３の上層配線６の上面図（た
だし、上層のＷ層９を取り除いた状態における）であ
る。この上層配線６の幅Ｌは約１μｍに形成されてい
る。１０は、Ｗ層７におけるＷとこれに接するＡｌ−Ｃ
ｕ−Ｓｉ合金層８におけるＡｌとが反応して形成され
た、薄いタングステン酸塩（厚さ約０．０２μｍ）であ
る。
【００３０】図３乃至図５から明らかなように、上層配
線６の一部を構成しているＡｌ−Ｃｕ−Ｓｉ合金層８に
おけるＡｌの結晶粒１２は、上層配線６の幅Ｌおよび厚
さＴよりも大きく形成されており、いわゆるバンブー
（Ｂａｍｂｏｏ）構造を有している。
線６の一部を構成しているＡｌ−Ｃｕ−Ｓｉ合金層８に
おけるＡｌの結晶粒１２は、上層配線６の幅Ｌおよび厚
さＴよりも大きく形成されており、いわゆるバンブー
（Ｂａｍｂｏｏ）構造を有している。
【００３１】このように、特にＡｌの結晶粒１２を上層
配線６の幅Ｌおよび厚さＴよりも大きく形成することに
より、Ａｌ原子の結晶粒界に沿っての移動をほとんど阻
止することができるようになり、結果としてエレクトロ
マイグレーションの発生を軽減させることができるよう
になる。これに対して、従来のようにあまり微細幅に形
成されていない配線においては、図６に示すように、Ａ
ｌ−Ｃｕ−Ｓｉ合金層からなる配線の幅にわたって多数
のＡｌの結晶粒１２´が分布しているため、結晶粒界に
沿ってＡｌ原子が容易に移動するようになるので、結果
としてエレクトロマイグレーションの発生が避けられな
い。
配線６の幅Ｌおよび厚さＴよりも大きく形成することに
より、Ａｌ原子の結晶粒界に沿っての移動をほとんど阻
止することができるようになり、結果としてエレクトロ
マイグレーションの発生を軽減させることができるよう
になる。これに対して、従来のようにあまり微細幅に形
成されていない配線においては、図６に示すように、Ａ
ｌ−Ｃｕ−Ｓｉ合金層からなる配線の幅にわたって多数
のＡｌの結晶粒１２´が分布しているため、結晶粒界に
沿ってＡｌ原子が容易に移動するようになるので、結果
としてエレクトロマイグレーションの発生が避けられな
い。
【００３２】なお、Ａｌの結晶粒は、Ａｌを形成する際
の半導体基板の温度が高い程大きくなり、またＡｌ形成
以降に行われる各種プロセスにおける処理温度が高くな
る程大きくなる。ただし、それらの温度が約４５０℃を
越えると前述したように、下層のＷとＡｌ−Ｃｕ−Ｓｉ
におけるＡｌとが反応して、望ましくないタングステン
酸塩が形成されるため、できるだけこれを避けなければ
ならない。
の半導体基板の温度が高い程大きくなり、またＡｌ形成
以降に行われる各種プロセスにおける処理温度が高くな
る程大きくなる。ただし、それらの温度が約４５０℃を
越えると前述したように、下層のＷとＡｌ−Ｃｕ−Ｓｉ
におけるＡｌとが反応して、望ましくないタングステン
酸塩が形成されるため、できるだけこれを避けなければ
ならない。
【００３３】次に、本実施形態の半導体装置の製造方法
を、図７乃至図１４を参照して工程順に説明する。
を、図７乃至図１４を参照して工程順に説明する。
【００３４】まず、図７に示すように、予めＳｉＯ2よ
うな絶縁膜２が形成され、この絶縁膜２上に例えばＡｌ
−Ｃｕ−Ｓｉ合金層からなる導電層１３が形成された、
例えばＳｉ単結晶からなる半導体基板１を用意する。
うな絶縁膜２が形成され、この絶縁膜２上に例えばＡｌ
−Ｃｕ−Ｓｉ合金層からなる導電層１３が形成された、
例えばＳｉ単結晶からなる半導体基板１を用意する。
【００３５】次に、図８に示すように、導電層１３の所
望位置にフォトレジスト１４を塗布して、このフォトレ
ジスト１４をマスクとしてドライエッチングなどのエッ
チング処理を施して導電層１３の不要部を除去する。続
いて、フォトレジスト１４を除去することにより、図９
に示すように、下層配線３を形成する。
望位置にフォトレジスト１４を塗布して、このフォトレ
ジスト１４をマスクとしてドライエッチングなどのエッ
チング処理を施して導電層１３の不要部を除去する。続
いて、フォトレジスト１４を除去することにより、図９
に示すように、下層配線３を形成する。
【００３６】次に、図１０に示すように、下層配線３を
含む基板１の表面に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、例え
ばＳｉＯ2などからなる層間絶縁膜４を形成する。続い
て、図１１に示すように、層間絶縁膜４の所望位置にフ
ォトレジスト１４を塗布して、このフォトレジスト１４
をマスクとしてドライエッチングなどのエッチング処理
を施して層間絶縁膜４を選択的に除去することにより、
コンタクトホール５を形成する。
含む基板１の表面に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、例え
ばＳｉＯ2などからなる層間絶縁膜４を形成する。続い
て、図１１に示すように、層間絶縁膜４の所望位置にフ
ォトレジスト１４を塗布して、このフォトレジスト１４
をマスクとしてドライエッチングなどのエッチング処理
を施して層間絶縁膜４を選択的に除去することにより、
コンタクトホール５を形成する。
【００３７】続いて、図１２に示すように、コンタクト
ホール５を含む層間絶縁膜４上に積層膜からなる導電層
１５を形成する。まず、例えばスパッタ法によって、厚
さ約０．２５μｍのＷ層７を形成し、次に、この上にス
パッタ法によって厚さ約０．６μｍのＡｌ−Ｃｕ−Ｓｉ
合金層８を形成し、続いて、この上にスパッタ法によっ
て厚さ約０．０５μｍのＷ層９を形成する。
ホール５を含む層間絶縁膜４上に積層膜からなる導電層
１５を形成する。まず、例えばスパッタ法によって、厚
さ約０．２５μｍのＷ層７を形成し、次に、この上にス
パッタ法によって厚さ約０．６μｍのＡｌ−Ｃｕ−Ｓｉ
合金層８を形成し、続いて、この上にスパッタ法によっ
て厚さ約０．０５μｍのＷ層９を形成する。
【００３８】この場合、特にＡｌ−Ｃｕ−Ｓｉ合金層８
の形成は、基板１の温度を約１００〜１５０℃の範囲に
保持して行う。これによって、下層のＷ層７におけるＷ
とＡｌ−Ｃｕ−Ｓｉ合金層８におけるＡｌとの反応によ
るタングステン酸塩の形成を、極力低減するとともに、
Ａｌ−Ｃｕ−Ｓｉ合金層８におけるＡｌの結晶粒１２
を、後述するようにパターニングして形成する微細幅の
上層配線の幅および厚さよりも大きく形成することがで
きる。基板１の温度は約２００℃以下に保持することが
望ましい。
の形成は、基板１の温度を約１００〜１５０℃の範囲に
保持して行う。これによって、下層のＷ層７におけるＷ
とＡｌ−Ｃｕ−Ｓｉ合金層８におけるＡｌとの反応によ
るタングステン酸塩の形成を、極力低減するとともに、
Ａｌ−Ｃｕ−Ｓｉ合金層８におけるＡｌの結晶粒１２
を、後述するようにパターニングして形成する微細幅の
上層配線の幅および厚さよりも大きく形成することがで
きる。基板１の温度は約２００℃以下に保持することが
望ましい。
【００３９】続いて、図１３に示すように、導電層１５
の所望位置にフォトレジスト１４を塗布して、このフォ
トレジスト１４をマスクとしてドライエッチングなどの
エッチング処理を施して導電層１５の不要部を除去して
パターニングする。次に、フォトレジスト１４を除去す
ることにより、図１４に示すように、Ｗ層７／Ａｌ−Ｃ
ｕ−Ｓｉ合金層８／Ｗ層９からなる積層配線により構成
された上層配線６を形成する。
の所望位置にフォトレジスト１４を塗布して、このフォ
トレジスト１４をマスクとしてドライエッチングなどの
エッチング処理を施して導電層１５の不要部を除去して
パターニングする。次に、フォトレジスト１４を除去す
ることにより、図１４に示すように、Ｗ層７／Ａｌ−Ｃ
ｕ−Ｓｉ合金層８／Ｗ層９からなる積層配線により構成
された上層配線６を形成する。
【００４０】次に、上層配線６を含む層間絶縁膜７の表
面に最終保護膜１１を形成することにより、図１に示し
たような半導体装置が得られる。
面に最終保護膜１１を形成することにより、図１に示し
たような半導体装置が得られる。
【００４１】また、以上のような一連の工程以外に施さ
れる各種プロセスにおいても、下層配線３の形成以後に
施される熱処理を伴うプロセスにおいては、望ましくな
いタングステン酸塩の形成を極力低減するためその処理
温度を約４５０℃以下に保持して行うようにし、約２０
０℃以下に保持して行うことが望ましい。例えば、下層
配線３を形成するためのＡｌ−Ｃｕ−Ｓｉ合金層からな
る導電層１３の不要部を除去するエッチング処理、層間
絶縁膜４を形成するためのＣＶＤ処理、コンタクトホー
ル５を形成するための層間絶縁膜４の不要部を除去する
エッチング処理、上層配線６を形成するためのＷ層７／
Ａｌ−Ｃｕ−Ｓｉ合金層８／Ｗ層９からなる積層膜の不
要部を除去するエッチング処理、基板１に動作領域を形
成するための不純物イオン打ち込みに伴うしきい値など
の特性劣化を回復するためのアニール処理などがそれら
の熱処理の例として含まれる。
れる各種プロセスにおいても、下層配線３の形成以後に
施される熱処理を伴うプロセスにおいては、望ましくな
いタングステン酸塩の形成を極力低減するためその処理
温度を約４５０℃以下に保持して行うようにし、約２０
０℃以下に保持して行うことが望ましい。例えば、下層
配線３を形成するためのＡｌ−Ｃｕ−Ｓｉ合金層からな
る導電層１３の不要部を除去するエッチング処理、層間
絶縁膜４を形成するためのＣＶＤ処理、コンタクトホー
ル５を形成するための層間絶縁膜４の不要部を除去する
エッチング処理、上層配線６を形成するためのＷ層７／
Ａｌ−Ｃｕ−Ｓｉ合金層８／Ｗ層９からなる積層膜の不
要部を除去するエッチング処理、基板１に動作領域を形
成するための不純物イオン打ち込みに伴うしきい値など
の特性劣化を回復するためのアニール処理などがそれら
の熱処理の例として含まれる。
【００４２】図１５は、上層配線６におけるＷ層９の必
要性を説明する断面図である。もし図１５（ａ）に示す
ように、そのＷ層９を用いない場合は、既に形成したＡ
ｌ−Ｃｕ−Ｓｉ合金層８のパターニング時に、露光した
光の一部がその段差部８ａにおいて反射して矢印のよう
にフォトレジスト１４内に入射するようになる。このた
め、フォトレジスト１４によるマスク効果がなくなっ
て、Ａｌ−Ｃｕ−Ｓｉ合金層８の必要な部分まで除去さ
れてしまうことになって、いわゆるハレーションが生ず
る。
要性を説明する断面図である。もし図１５（ａ）に示す
ように、そのＷ層９を用いない場合は、既に形成したＡ
ｌ−Ｃｕ−Ｓｉ合金層８のパターニング時に、露光した
光の一部がその段差部８ａにおいて反射して矢印のよう
にフォトレジスト１４内に入射するようになる。このた
め、フォトレジスト１４によるマスク効果がなくなっ
て、Ａｌ−Ｃｕ−Ｓｉ合金層８の必要な部分まで除去さ
れてしまうことになって、いわゆるハレーションが生ず
る。
【００４３】この点で、図１５（ｂ）に示すように、Ａ
ｌ−Ｃｕ−Ｓｉ合金層８をＷ層９で覆った状態で、パタ
ーニング処理を施すと、その段差部８ａにおいて光の反
射をなくすことができるようになるので、ハレーション
を防止することができる。
ｌ−Ｃｕ−Ｓｉ合金層８をＷ層９で覆った状態で、パタ
ーニング処理を施すと、その段差部８ａにおいて光の反
射をなくすことができるようになるので、ハレーション
を防止することができる。
【００４４】以上のような本実施形態によれば、次のよ
うな効果が得られる。
うな効果が得られる。
【００４５】（１）コンタクトホール５から層間絶縁膜
４の表面に引き出される積層配線からなる上層配線６の
一部を構成しているＡｌ−Ｃｕ−Ｓｉ合金層８における
Ａｌ結晶粒１２は、上層配線６の幅および厚さよりも大
きく形成されているので、エレクトロマイグレーション
の発生が軽減されるようになり、層間絶縁膜４に形成さ
れたコンタクトホール５にＷおよびＡｌ合金を含む積層
配線を微細幅で形成する場合でも、エレクトロマイグレ
ーション耐性を向上することが可能となる。
４の表面に引き出される積層配線からなる上層配線６の
一部を構成しているＡｌ−Ｃｕ−Ｓｉ合金層８における
Ａｌ結晶粒１２は、上層配線６の幅および厚さよりも大
きく形成されているので、エレクトロマイグレーション
の発生が軽減されるようになり、層間絶縁膜４に形成さ
れたコンタクトホール５にＷおよびＡｌ合金を含む積層
配線を微細幅で形成する場合でも、エレクトロマイグレ
ーション耐性を向上することが可能となる。
【００４６】（２）積層配線の一部を構成するＡｌ−Ｃ
ｕ−Ｓｉ合金層８を、半導体基板１を約２００℃以下に
保持して形成し、これ以後における各種プロセスも約２
００℃以下で処理するようにしたので、望ましくないタ
ングステン酸塩の形成を極力低減することができる。
ｕ−Ｓｉ合金層８を、半導体基板１を約２００℃以下に
保持して形成し、これ以後における各種プロセスも約２
００℃以下で処理するようにしたので、望ましくないタ
ングステン酸塩の形成を極力低減することができる。
【００４７】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００４８】例えば、前記実施形態ではＡｌ合金層の上
下層として用いる高融点金属としてはＷに例をあげて説
明したが、これに限らずＴｉなどの他の金属を用いるこ
とができる。
下層として用いる高融点金属としてはＷに例をあげて説
明したが、これに限らずＴｉなどの他の金属を用いるこ
とができる。
【００４９】また、Ａｌ合金層の上層として用いたＷは
配線としては、必ずしも最終的に残しておく必要はな
い。
配線としては、必ずしも最終的に残しておく必要はな
い。
【００５０】さらに、下層配線としては前記実施形態で
示したＡｌ−Ｃｕ−Ｓｉ合金層に限らず、上層配線と同
様な構成の積層配線によって構成することができる。
示したＡｌ−Ｃｕ−Ｓｉ合金層に限らず、上層配線と同
様な構成の積層配線によって構成することができる。
【００５１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくともＡｌ合
金を含む積層配線を微細幅で形成する条件のものには適
用できる。
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくともＡｌ合
金を含む積層配線を微細幅で形成する条件のものには適
用できる。
【００５２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５３】コンタクトホールから絶縁膜の表面に引き
出される積層配線からなる配線の一部を構成しているＡ
ｌ合金におけるＡｌ結晶粒は、配線の幅および厚さより
も大きく形成されているので、エレクトロマイグレーシ
ョンの発生が軽減されるようになり、絶縁膜に形成され
たコンタクトホールに高融点金属およびＡｌ合金を含む
積層配線を微細幅で形成する場合でも、エレクトロマイ
グレーション耐性を向上することが可能となる。
出される積層配線からなる配線の一部を構成しているＡ
ｌ合金におけるＡｌ結晶粒は、配線の幅および厚さより
も大きく形成されているので、エレクトロマイグレーシ
ョンの発生が軽減されるようになり、絶縁膜に形成され
たコンタクトホールに高融点金属およびＡｌ合金を含む
積層配線を微細幅で形成する場合でも、エレクトロマイ
グレーション耐性を向上することが可能となる。
【図１】本発明の実施形態による半導体装置を示す断面
図である。
図である。
【図２】本発明の実施形態による半導体装置における層
間絶縁膜のコンタクトホールのアスペクト比を説明する
断面図である。
間絶縁膜のコンタクトホールのアスペクト比を説明する
断面図である。
【図３】本発明の実施形態による半導体装置における上
層配線の一部分を拡大して示す斜視図である。
層配線の一部分を拡大して示す斜視図である。
【図４】図３の上層配線の側面図である。
【図５】図３の上層配線の上面図である。
【図６】従来の半導体装置の配線におけるＡｌ結晶粒の
分布状態の説明図である。
分布状態の説明図である。
【図７】本発明の実施形態による半導体装置の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図８】本発明の実施形態による半導体装置の製造方法
の他の工程を示す断面図である。
の他の工程を示す断面図である。
【図９】本発明の実施形態による半導体装置の製造方法
のその他の工程を示す断面図である。
のその他の工程を示す断面図である。
【図１０】本発明の実施形態による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図１１】本発明の実施形態による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図１２】本発明の実施形態による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図１３】本発明の実施形態による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図１４】本発明の実施形態による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図１５】本発明の実施形態による半導体装置の製造方
法のその他の工程を示すもので、（ａ）および（ｂ）は
断面図である。
法のその他の工程を示すもので、（ａ）および（ｂ）は
断面図である。
１…半導体基板、２…絶縁膜、３…下層配線、４…層間
絶縁膜、５…コンタクトホール、６…上層配線、７、９
…Ｗ（タングステン）層、８…Ａｌ（アルミニウム）−
Ｃｕ（銅）−Ｓｉ（シリコン）合金層、１０…タングス
テン酸塩、１１…最終保護膜、１２…Ａｌの結晶粒、１
３、１５…導電層、１４…フォトレジスト。
絶縁膜、５…コンタクトホール、６…上層配線、７、９
…Ｗ（タングステン）層、８…Ａｌ（アルミニウム）−
Ｃｕ（銅）−Ｓｉ（シリコン）合金層、１０…タングス
テン酸塩、１１…最終保護膜、１２…Ａｌの結晶粒、１
３、１５…導電層、１４…フォトレジスト。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−225822（ＪＰ，Ａ)
特開 平７−142485（ＪＰ，Ａ)
特開 平４−293232（ＪＰ，Ａ)
特開 平７−106283（ＪＰ，Ａ)
特開 平６−69307（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/28 301
Claims (3)
- 【請求項１】 （ａ）絶縁膜を介して下層配線を形成し
た半導体基板を用意する工程と、 （ｂ）前記下層配線を層間絶縁膜によって覆った後この
層間絶縁膜の所望位置に接続孔を形成する工程と、 （ｃ）前記接続孔を含む層間絶縁膜表面に、高融点金属
およびアルミニウム合金からなる積層膜を順次に形成
し、特に半導体基板を約２００℃以下に保持して前記ア
ルミニウム合金を形成する工程と、 （ｄ）前記層間絶縁膜表面の積層膜の不要部を除去して
前記接続孔を含む層間絶縁膜表面の所望位置に前記積層
膜からなる上層配線を形成し、前記上層配線を形成した
後の製造工程において前記高融点金属と前記アルミニウ
ム合金との間で塩が形成されないように温度処理を２０
０℃以下に保って製造することを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記（ｃ）工程において、高融点金属、
アルミニウム合金および高融点金属からなる積層膜を順
次に形成することを特徴とする請求項１に記載の半導体
装置の製造方法。 - 【請求項３】 前記高融点金属はタングステンであり、
前記アルミニウム合金はＡｌ−Ｃｕ−Ｓｉの合金である
ことを特徴とする請求項１に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28004995A JP3510943B2 (ja) | 1995-10-27 | 1995-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28004995A JP3510943B2 (ja) | 1995-10-27 | 1995-10-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129638A JPH09129638A (ja) | 1997-05-16 |
| JP3510943B2 true JP3510943B2 (ja) | 2004-03-29 |
Family
ID=17619593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28004995A Expired - Fee Related JP3510943B2 (ja) | 1995-10-27 | 1995-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3510943B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271700B2 (en) | 2005-02-16 | 2007-09-18 | International Business Machines Corporation | Thin film resistor with current density enhancing layer (CDEL) |
-
1995
- 1995-10-27 JP JP28004995A patent/JP3510943B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09129638A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763953A (en) | Semiconductor device and method of manufacturing the same | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US4782380A (en) | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers | |
| US5843843A (en) | Method for forming a wiring layer a semiconductor device | |
| JP3137087B2 (ja) | 半導体装置の製造方法 | |
| JP3519632B2 (ja) | 半導体装置の製造方法 | |
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| JPH0752733B2 (ja) | 配線構造体の形成方法 | |
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| KR19990083622A (ko) | 배선구조의형성방법 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| US5909635A (en) | Cladding of an interconnect for improved electromigration performance | |
| KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
| JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JP3329290B2 (ja) | 半導体装置の製造方法 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JP2555949B2 (ja) | 半導体装置の製造方法 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0435035A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |