JP3510943B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3510943B2 JP3510943B2 JP28004995A JP28004995A JP3510943B2 JP 3510943 B2 JP3510943 B2 JP 3510943B2 JP 28004995 A JP28004995 A JP 28004995A JP 28004995 A JP28004995 A JP 28004995A JP 3510943 B2 JP3510943 B2 JP 3510943B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- layer
- interlayer insulating
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
その製造方法に関し、特に、下層配線を覆う層間絶縁膜
に形成したコンタクトホールから、高融点金属およびア
ルミニウム合金を含む積層配線からなる上層配線を層間
絶縁膜の表面に引き出す配線技術に適用して有効な技術
に関するものである。
化が図られると、半導体基板上に絶縁膜を介して形成さ
れる配線は益々微細化が要求されるようになり、また、
限られたスペースに高密度で配線を形成しなければなら
ないので、多層配線が避けられなくなる。さらに、この
ように多層配線を形成する場合でも、下層配線を覆う層
間絶縁膜に形成するコンタクトホールは、より一層微細
化を図らなければならなくなってきている。
ム)が広く用いられているが、純粋なAlはSi(シリ
コン)基板に直接接触させると、AlとSiとが相互に
反応してコンタクト抵抗が大きくなって好ましくないの
で、これを防止するため予めSiを数%含有させた、A
l−Si合金が一般に用いられている。
Si合金を用いた配線は、長時間にわたって電流を流し
続けると、局部的に電流密度が増大してボイドが発生す
るようになり、いわゆるエレクトロマイグレーションが
生ずる。このエレクトロマイグレーションは、配線材料
であるAlの結晶粒界に沿って原子が移動する現象であ
り、ボイドの発生が多くなると断線に至るようになる。
抑えるために、さらにCu(銅)を数%含有させるよう
にした、Al−CuーSi合金が配線材料として用いら
れるようになっている。
象に関しては、例えば大日本図書(株)発行、「シリコ
ンLSIと化学」、1993年10月10日発行、P1
16〜P118に記載されている。
て、より一層の高集積化が図られると、下層配線と上層
配線とを接続するために層間絶縁膜に形成するコンタク
トホールもより微細化しなければならなくなる。これ
は、具体的にはコンタクトホールの高さ寸法hに対し
て、幅寸法wを小さくとる方向に向かっており、いわゆ
るアスペクト比(高さ寸法h/幅寸法w)を大きくとら
なければならない。
トホールのアスペクト比が大きくなると、下層配線に接
続するため上層配線をAl−Cu−Si合金を用いて形
成する場合、このAl−Cu−Si合金をスパッタ法な
どによってコンタクトホールを含む層間絶縁膜表面にデ
ポジションしようとすると、微細化されたコンタクトホ
ールにAl−Cu−Si合金が完全に付着しないという
現象が生ずるため、断線になり易い。
くデポジションできる配線金属として、タングステン
(W)、チタン(Ti)などの高融点金属を用いる配線
技術が開発されてきている。
例えば日経BP社発行、「日経マイクロデバイス」、1
989年、12月号、P91〜P98に記載されてい
る。
場合は、この高融点金属を用いただけでは配線抵抗が増
加してしまうため、コンタクトホールに高融点金属とし
て例えばWを形成した後、このW上にAl−Cu−Si
合金を形成し、さらにこのAl−Cu−Si合金上にフ
ォトエッチングにおけるハレーションを防止するために
Wを形成して、W/Al−Cu−Si/Wからなる積層
配線を層間絶縁膜表面まで引き出して上層配線を形成す
ることが行われる。
トホールから層間絶縁膜表面にW/Al−Cu−Si/
Wからなる積層配線を引き出して上層配線を形成する場
合、特に配線幅が微細化すると積層配線においてエレク
トロマイグレーションが発生するようになるので、Al
が部分的に消失して配線抵抗が増加するようになって、
エレクトロマイグレーション耐性が低下するという問題
がある。
下の微細幅の上層配線を、W/Al−Cu−Si/Wか
らなる積層配線によって構成すると、通電によって中間
のAl−Cu−Si合金層におけるAlが部分的に消失
するようになるため、最悪の場合断線に至ることにな
る。
℃以上で形成すると、あるいはこれ以降の各種プロセス
における処理温度が前記温度を越えると、下層のWとA
l−Cu−SiにおけるAlとが反応して、望ましくな
いタングステン酸塩が形成されるようになるため、さら
に配線抵抗が増加するという問題もある。
タクトホールに高融点金属およびアルミニウム合金を含
む積層配線を微細幅で形成する場合でも、エレクトロマ
イグレーション耐性を向上することが可能な技術を提供
することにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
(a)絶縁膜を介して下層配線を形成した半導体基板を
用意する工程と、(b)前記下層配線を層間絶縁膜によ
って覆った後この層間絶縁膜の所望位置に接続孔を形成
する工程と、(c)前記接続孔を含む層間絶縁膜表面
に、高融点金属およびアルミニウム合金からなる積層膜
を順次に形成し、特に半導体基板を約200℃以下に保
持して前記アルミニウム合金を形成する工程と、(d)
前記層間絶縁膜表面の積層膜の不要部を除去して前記接
続孔を含む層間絶縁膜表面の所望位置に前記積層膜から
なる上層配線を形成し、前記上層配線を形成した後の製
造工程において前記高融点金属と前記アルミニウム合金
との間で塩が形成されないように温度処理を200℃以
下に保って製造する。
縁膜を介して形成された下層配線を覆う層間絶縁膜の所
望位置にコンタクトホールを形成した後、特にアルミニ
ウム合金を半導体基板を約200℃以下に保持して形成
することにより、前記上層配線を形成した後の製造工程
において前記高融点金属と前記アルミニウム合金との間
で塩が形成されないので、配線抵抗の増加を防止するこ
とが可能となる。
施形態とともに詳細に説明する。
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
導体装置を示す断面図である。本実施形態の半導体装置
は、例えばSi単結晶などからなる半導体基板1上に酸
化膜(SiO2)などからなる絶縁膜2が形成され、こ
の絶縁膜2上には所望の素子領域に接続されている下層
配線3が形成されている。この下層配線3は、例えばA
l−Cu−Si合金層から構成されている。
hospho SilicateGlass)などから
なる層間絶縁膜4によって覆われ、図2に示すように、
この層間絶縁膜4の所定部分にはアスペクト比(h/
w)の高いコンタクトホール5が形成されて、下層配線
3の一部が露出されるようになっている。コンタクトホ
ール5の幅寸法w(ホール径)は微細配線に対処可能な
ように例えば0.5μm程度に設定されている。層間絶
縁膜4の厚さは例えば0.5〜1.0μmに形成され
る。
面には上層配線6が引き出されている。この上層配線6
は、W層7(厚さ約0.25μm)/Al−Cu−Si
合金層8(厚さ約0.6μm)/W層9(厚さ約0.0
5μm)からなる積層配線によって構成されている。こ
こで、上層のW層9は、後述するように、ハレーション
防止のために用いられている。上層配線6および層間絶
縁膜4の表面は例えばSiO2などからなる最終保護膜
11によって覆われている。
線6の一部分を拡大して示す斜視図、図4は図3の上層
配線6の側面図、図5は図3の上層配線6の上面図(た
だし、上層のW層9を取り除いた状態における)であ
る。この上層配線6の幅Lは約1μmに形成されてい
る。10は、W層7におけるWとこれに接するAl−C
u−Si合金層8におけるAlとが反応して形成され
た、薄いタングステン酸塩(厚さ約0.02μm)であ
る。
線6の一部を構成しているAl−Cu−Si合金層8に
おけるAlの結晶粒12は、上層配線6の幅Lおよび厚
さTよりも大きく形成されており、いわゆるバンブー
(Bamboo)構造を有している。
配線6の幅Lおよび厚さTよりも大きく形成することに
より、Al原子の結晶粒界に沿っての移動をほとんど阻
止することができるようになり、結果としてエレクトロ
マイグレーションの発生を軽減させることができるよう
になる。これに対して、従来のようにあまり微細幅に形
成されていない配線においては、図6に示すように、A
l−Cu−Si合金層からなる配線の幅にわたって多数
のAlの結晶粒12´が分布しているため、結晶粒界に
沿ってAl原子が容易に移動するようになるので、結果
としてエレクトロマイグレーションの発生が避けられな
い。
の半導体基板の温度が高い程大きくなり、またAl形成
以降に行われる各種プロセスにおける処理温度が高くな
る程大きくなる。ただし、それらの温度が約450℃を
越えると前述したように、下層のWとAl−Cu−Si
におけるAlとが反応して、望ましくないタングステン
酸塩が形成されるため、できるだけこれを避けなければ
ならない。
を、図7乃至図14を参照して工程順に説明する。
うな絶縁膜2が形成され、この絶縁膜2上に例えばAl
−Cu−Si合金層からなる導電層13が形成された、
例えばSi単結晶からなる半導体基板1を用意する。
望位置にフォトレジスト14を塗布して、このフォトレ
ジスト14をマスクとしてドライエッチングなどのエッ
チング処理を施して導電層13の不要部を除去する。続
いて、フォトレジスト14を除去することにより、図9
に示すように、下層配線3を形成する。
含む基板1の表面に、例えばCVD(Chemical
Vapor Deposition)によって、例え
ばSiO2などからなる層間絶縁膜4を形成する。続い
て、図11に示すように、層間絶縁膜4の所望位置にフ
ォトレジスト14を塗布して、このフォトレジスト14
をマスクとしてドライエッチングなどのエッチング処理
を施して層間絶縁膜4を選択的に除去することにより、
コンタクトホール5を形成する。
ホール5を含む層間絶縁膜4上に積層膜からなる導電層
15を形成する。まず、例えばスパッタ法によって、厚
さ約0.25μmのW層7を形成し、次に、この上にス
パッタ法によって厚さ約0.6μmのAl−Cu−Si
合金層8を形成し、続いて、この上にスパッタ法によっ
て厚さ約0.05μmのW層9を形成する。
の形成は、基板1の温度を約100〜150℃の範囲に
保持して行う。これによって、下層のW層7におけるW
とAl−Cu−Si合金層8におけるAlとの反応によ
るタングステン酸塩の形成を、極力低減するとともに、
Al−Cu−Si合金層8におけるAlの結晶粒12
を、後述するようにパターニングして形成する微細幅の
上層配線の幅および厚さよりも大きく形成することがで
きる。基板1の温度は約200℃以下に保持することが
望ましい。
の所望位置にフォトレジスト14を塗布して、このフォ
トレジスト14をマスクとしてドライエッチングなどの
エッチング処理を施して導電層15の不要部を除去して
パターニングする。次に、フォトレジスト14を除去す
ることにより、図14に示すように、W層7/Al−C
u−Si合金層8/W層9からなる積層配線により構成
された上層配線6を形成する。
面に最終保護膜11を形成することにより、図1に示し
たような半導体装置が得られる。
れる各種プロセスにおいても、下層配線3の形成以後に
施される熱処理を伴うプロセスにおいては、望ましくな
いタングステン酸塩の形成を極力低減するためその処理
温度を約450℃以下に保持して行うようにし、約20
0℃以下に保持して行うことが望ましい。例えば、下層
配線3を形成するためのAl−Cu−Si合金層からな
る導電層13の不要部を除去するエッチング処理、層間
絶縁膜4を形成するためのCVD処理、コンタクトホー
ル5を形成するための層間絶縁膜4の不要部を除去する
エッチング処理、上層配線6を形成するためのW層7/
Al−Cu−Si合金層8/W層9からなる積層膜の不
要部を除去するエッチング処理、基板1に動作領域を形
成するための不純物イオン打ち込みに伴うしきい値など
の特性劣化を回復するためのアニール処理などがそれら
の熱処理の例として含まれる。
要性を説明する断面図である。もし図15(a)に示す
ように、そのW層9を用いない場合は、既に形成したA
l−Cu−Si合金層8のパターニング時に、露光した
光の一部がその段差部8aにおいて反射して矢印のよう
にフォトレジスト14内に入射するようになる。このた
め、フォトレジスト14によるマスク効果がなくなっ
て、Al−Cu−Si合金層8の必要な部分まで除去さ
れてしまうことになって、いわゆるハレーションが生ず
る。
l−Cu−Si合金層8をW層9で覆った状態で、パタ
ーニング処理を施すと、その段差部8aにおいて光の反
射をなくすことができるようになるので、ハレーション
を防止することができる。
うな効果が得られる。
4の表面に引き出される積層配線からなる上層配線6の
一部を構成しているAl−Cu−Si合金層8における
Al結晶粒12は、上層配線6の幅および厚さよりも大
きく形成されているので、エレクトロマイグレーション
の発生が軽減されるようになり、層間絶縁膜4に形成さ
れたコンタクトホール5にWおよびAl合金を含む積層
配線を微細幅で形成する場合でも、エレクトロマイグレ
ーション耐性を向上することが可能となる。
u−Si合金層8を、半導体基板1を約200℃以下に
保持して形成し、これ以後における各種プロセスも約2
00℃以下で処理するようにしたので、望ましくないタ
ングステン酸塩の形成を極力低減することができる。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
下層として用いる高融点金属としてはWに例をあげて説
明したが、これに限らずTiなどの他の金属を用いるこ
とができる。
配線としては、必ずしも最終的に残しておく必要はな
い。
示したAl−Cu−Si合金層に限らず、上層配線と同
様な構成の積層配線によって構成することができる。
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくともAl合
金を含む積層配線を微細幅で形成する条件のものには適
用できる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
出される積層配線からなる配線の一部を構成しているA
l合金におけるAl結晶粒は、配線の幅および厚さより
も大きく形成されているので、エレクトロマイグレーシ
ョンの発生が軽減されるようになり、絶縁膜に形成され
たコンタクトホールに高融点金属およびAl合金を含む
積層配線を微細幅で形成する場合でも、エレクトロマイ
グレーション耐性を向上することが可能となる。
図である。
間絶縁膜のコンタクトホールのアスペクト比を説明する
断面図である。
層配線の一部分を拡大して示す斜視図である。
分布状態の説明図である。
の一工程を示す断面図である。
の他の工程を示す断面図である。
のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
法のその他の工程を示すもので、(a)および(b)は
断面図である。
絶縁膜、5…コンタクトホール、6…上層配線、7、9
…W(タングステン)層、8…Al(アルミニウム)−
Cu(銅)−Si(シリコン)合金層、10…タングス
テン酸塩、11…最終保護膜、12…Alの結晶粒、1
3、15…導電層、14…フォトレジスト。
Claims (3)
- 【請求項1】 (a)絶縁膜を介して下層配線を形成し
た半導体基板を用意する工程と、 (b)前記下層配線を層間絶縁膜によって覆った後この
層間絶縁膜の所望位置に接続孔を形成する工程と、 (c)前記接続孔を含む層間絶縁膜表面に、高融点金属
およびアルミニウム合金からなる積層膜を順次に形成
し、特に半導体基板を約200℃以下に保持して前記ア
ルミニウム合金を形成する工程と、 (d)前記層間絶縁膜表面の積層膜の不要部を除去して
前記接続孔を含む層間絶縁膜表面の所望位置に前記積層
膜からなる上層配線を形成し、前記上層配線を形成した
後の製造工程において前記高融点金属と前記アルミニウ
ム合金との間で塩が形成されないように温度処理を20
0℃以下に保って製造することを特徴とする半導体装置
の製造方法。 - 【請求項2】 前記(c)工程において、高融点金属、
アルミニウム合金および高融点金属からなる積層膜を順
次に形成することを特徴とする請求項1に記載の半導体
装置の製造方法。 - 【請求項3】 前記高融点金属はタングステンであり、
前記アルミニウム合金はAl−Cu−Siの合金である
ことを特徴とする請求項1に記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28004995A JP3510943B2 (ja) | 1995-10-27 | 1995-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28004995A JP3510943B2 (ja) | 1995-10-27 | 1995-10-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09129638A JPH09129638A (ja) | 1997-05-16 |
JP3510943B2 true JP3510943B2 (ja) | 2004-03-29 |
Family
ID=17619593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28004995A Expired - Fee Related JP3510943B2 (ja) | 1995-10-27 | 1995-10-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3510943B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271700B2 (en) | 2005-02-16 | 2007-09-18 | International Business Machines Corporation | Thin film resistor with current density enhancing layer (CDEL) |
-
1995
- 1995-10-27 JP JP28004995A patent/JP3510943B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09129638A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5763953A (en) | Semiconductor device and method of manufacturing the same | |
JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
US4782380A (en) | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers | |
US5843843A (en) | Method for forming a wiring layer a semiconductor device | |
JP3137087B2 (ja) | 半導体装置の製造方法 | |
JP3519632B2 (ja) | 半導体装置の製造方法 | |
JPH04320024A (ja) | 半導体装置の製造方法 | |
JPH0752733B2 (ja) | 配線構造体の形成方法 | |
JPH11307530A (ja) | 半導体装置及びその製造方法 | |
KR19990083622A (ko) | 배선구조의형성방법 | |
JP3244058B2 (ja) | 半導体装置の製造方法 | |
US5909635A (en) | Cladding of an interconnect for improved electromigration performance | |
JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
JP3510943B2 (ja) | 半導体装置の製造方法 | |
JP3329290B2 (ja) | 半導体装置の製造方法 | |
JP2757796B2 (ja) | 半導体集積回路装置 | |
JP2555949B2 (ja) | 半導体装置の製造方法 | |
JP3099406B2 (ja) | 集積回路の多層配線構造 | |
JPH06196526A (ja) | 半導体装置の製造方法 | |
JPH06204218A (ja) | 半導体装置の製造方法 | |
JPH05102152A (ja) | 半導体装置 | |
JP2757780B2 (ja) | 半導体装置 | |
JP3230909B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |