JP3329290B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3329290B2 JP3329290B2 JP33780498A JP33780498A JP3329290B2 JP 3329290 B2 JP3329290 B2 JP 3329290B2 JP 33780498 A JP33780498 A JP 33780498A JP 33780498 A JP33780498 A JP 33780498A JP 3329290 B2 JP3329290 B2 JP 3329290B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- film
- interlayer insulating
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000011229 interlayer Substances 0.000 claims description 64
- 238000007872 degassing Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 238000001816 cooling Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 238000004544 sputter deposition Methods 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 19
- 230000035882 stress Effects 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 14
- 230000008646 thermal stress Effects 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910018575 Al—Ti Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004349 Ti-Al Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910004692 Ti—Al Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩ等の半導体集
積回路の高集積化および縮小化に伴う半導体装置の改良
された製造方法に関する。
積回路の高集積化および縮小化に伴う半導体装置の改良
された製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩ等の半導体集積回路の高集
積化および縮小化に伴い、下層配線と上層配線の接続を
図るために、層間絶縁膜に開口される接続孔の開口径も
微細化し、アスペクト比も１以上になってきている。上
層配線は、一般的にスパッタリング法により、アルミニ
ウム（以下、Ａｌと略記する）系材料を成膜することに
より形成されている。しかし、アスペクト比１以上の接
続孔では十分なステップカバレッジが得られにくく、信
頼性上問題になってきている。
積化および縮小化に伴い、下層配線と上層配線の接続を
図るために、層間絶縁膜に開口される接続孔の開口径も
微細化し、アスペクト比も１以上になってきている。上
層配線は、一般的にスパッタリング法により、アルミニ
ウム（以下、Ａｌと略記する）系材料を成膜することに
より形成されている。しかし、アスペクト比１以上の接
続孔では十分なステップカバレッジが得られにくく、信
頼性上問題になってきている。
【０００３】このステップカバレッジ不足を改善するた
め、多段階高温Ａｌスパッタ法による接続孔のＡｌ埋込
技術が提案されている。この方法は、例えば特開昭６４
−７６７３６号公報によって示されている。多段階高温
Ａｌスパッタによる接続孔のＡｌ埋込技術に関して、図
１を用いて説明する。
め、多段階高温Ａｌスパッタ法による接続孔のＡｌ埋込
技術が提案されている。この方法は、例えば特開昭６４
−７６７３６号公報によって示されている。多段階高温
Ａｌスパッタによる接続孔のＡｌ埋込技術に関して、図
１を用いて説明する。
【０００４】図１に示すように、シリコン基板上に素子
等を形成した後、下層の第１メタル配線１を形成する
（ａ）。それを覆うように第２の層間絶縁膜２を、例え
ばプラズマＣＶＤ法により成膜温度３８０℃で成膜し
（ｂ）、第２の層間絶縁膜２に第１配線１への接続孔
（ビアホール）を形成する（ｃ）。
等を形成した後、下層の第１メタル配線１を形成する
（ａ）。それを覆うように第２の層間絶縁膜２を、例え
ばプラズマＣＶＤ法により成膜温度３８０℃で成膜し
（ｂ）、第２の層間絶縁膜２に第１配線１への接続孔
（ビアホール）を形成する（ｃ）。
【０００５】次に、層間絶縁膜からの脱ガス３を行うた
めに、真空中で例えば４５０℃の高温熱処理を行う
（ｄ）。通常、高温スパッタ工程における脱ガス処理温
度は、高温Ａｌスパッタ温度よりも高い温度で行われ
る。次にウエハ全面にＡｌの濡れ性を良くするためのＴ
ｉ膜４を成膜する（ｅ）。続いて真空を破らずに第１の
Ａｌ膜５を低温高レートで成膜する（ｆ）。低温高レー
トで成膜することで、Ａｌの連続膜が形成される。さら
に真空を破らず、第２のＡｌ膜６を高温低レートで成膜
する。高温低レートで成膜することでＡｌの表面拡散が
起こり、ビアホールを埋込むことができる（ｇ）。ここ
で上記Ｔｉ膜４はＡｌ膜と反応してＴｉ−Ａｌ合金７が
形成される。その後、メタル配線を形成する（ｈ）。
めに、真空中で例えば４５０℃の高温熱処理を行う
（ｄ）。通常、高温スパッタ工程における脱ガス処理温
度は、高温Ａｌスパッタ温度よりも高い温度で行われ
る。次にウエハ全面にＡｌの濡れ性を良くするためのＴ
ｉ膜４を成膜する（ｅ）。続いて真空を破らずに第１の
Ａｌ膜５を低温高レートで成膜する（ｆ）。低温高レー
トで成膜することで、Ａｌの連続膜が形成される。さら
に真空を破らず、第２のＡｌ膜６を高温低レートで成膜
する。高温低レートで成膜することでＡｌの表面拡散が
起こり、ビアホールを埋込むことができる（ｇ）。ここ
で上記Ｔｉ膜４はＡｌ膜と反応してＴｉ−Ａｌ合金７が
形成される。その後、メタル配線を形成する（ｈ）。
【０００６】しかしながら、上記の方法により第１配線
としてＡｌまたはＡｌ系合金を用いる場合は、ビアホー
ルの埋め込みを行うことにより、第１Ａｌ配線の不良現
象が発生するる。これは、ビアホールへのＡｌ埋込み工
程における高温処理により、第１Ａｌ配線に熱ストレス
がかかり、第１Ａｌ配線からヒロックが発生してＡｌ配
線間のショートを引き起こしたためである。
としてＡｌまたはＡｌ系合金を用いる場合は、ビアホー
ルの埋め込みを行うことにより、第１Ａｌ配線の不良現
象が発生するる。これは、ビアホールへのＡｌ埋込み工
程における高温処理により、第１Ａｌ配線に熱ストレス
がかかり、第１Ａｌ配線からヒロックが発生してＡｌ配
線間のショートを引き起こしたためである。
【０００７】そこで、ビアホールへの高温Ａｌ埋め込み
工程のどのステップで、第１Ａｌ配線に対してダメージ
を与えているかを調べた結果、図４に示すように第１Ａ
ｌ配線の不良現象が、脱ガス処理温度に依存しており、
その不良が発生し始める境界温度が、第１配線形成後の
層間絶縁膜の成膜温度と同温度であることを認めた。
工程のどのステップで、第１Ａｌ配線に対してダメージ
を与えているかを調べた結果、図４に示すように第１Ａ
ｌ配線の不良現象が、脱ガス処理温度に依存しており、
その不良が発生し始める境界温度が、第１配線形成後の
層間絶縁膜の成膜温度と同温度であることを認めた。
【０００８】このような問題に対応して、第１配線の材
料を高融点の金属材料、例えばタングステンや窒化チタ
ン等に代える方法が考えられる。この方法による場合
は、ビアホールの埋込みと第２配線形成を高温Ａｌスパ
ッタ法等で行っても、熱ストレスによる第１配線へのダ
メージは無くすことが可能である。
料を高融点の金属材料、例えばタングステンや窒化チタ
ン等に代える方法が考えられる。この方法による場合
は、ビアホールの埋込みと第２配線形成を高温Ａｌスパ
ッタ法等で行っても、熱ストレスによる第１配線へのダ
メージは無くすことが可能である。
【０００９】しかしながら、このような方法では、前記
した半導体装置に要求されている高速化の問題に対して
は不利である。これは上記した高融点金属の比抵抗がＡ
ｌまたはＡｌ系合金と比較して、高いことに起因するも
のである。
した半導体装置に要求されている高速化の問題に対して
は不利である。これは上記した高融点金属の比抵抗がＡ
ｌまたはＡｌ系合金と比較して、高いことに起因するも
のである。
【００１０】
【発明が解決しようとする課題】本発明者は上記の問題
点を考慮して、第１配線に低抵抗であるＡｌまたはＡｌ
系合金配線を使用し、第１配線に熱ストレスによるダメ
ージを与えることなく、かつ良好なビアホールへのＡｌ
の埋込み性を得る製造方法を提供することを目的として
いる。
点を考慮して、第１配線に低抵抗であるＡｌまたはＡｌ
系合金配線を使用し、第１配線に熱ストレスによるダメ
ージを与えることなく、かつ良好なビアホールへのＡｌ
の埋込み性を得る製造方法を提供することを目的として
いる。
【００１１】
【課題を解決するための手段】本発明は、下層メタル配
線の形成された半導体基板上に、プラズマＣＶＤ法によ
って酸化膜のみからなる層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記下層メタル配線との接続孔である
ビアホールを形成する工程と、前記ビアホールの形成さ
れた層間絶縁膜からの脱ガスを行う工程と、アルミニウ
ムまたはアルミニウム系合金により前記ビアホールを埋
め込む工程と、を有し、前記脱ガスを行う工程において
は、前記層間絶縁膜からの脱ガスのための前記半導体基
板の加熱温度を、前記層間絶縁膜の成膜温度と同等また
はそれ以下とし、前記脱ガスを行う工程と前記ビアホー
ルを埋め込む工程とは、真空を破ることなく連続で行う
ことを特徴とする半導体装置の製造方法である。
線の形成された半導体基板上に、プラズマＣＶＤ法によ
って酸化膜のみからなる層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記下層メタル配線との接続孔である
ビアホールを形成する工程と、前記ビアホールの形成さ
れた層間絶縁膜からの脱ガスを行う工程と、アルミニウ
ムまたはアルミニウム系合金により前記ビアホールを埋
め込む工程と、を有し、前記脱ガスを行う工程において
は、前記層間絶縁膜からの脱ガスのための前記半導体基
板の加熱温度を、前記層間絶縁膜の成膜温度と同等また
はそれ以下とし、前記脱ガスを行う工程と前記ビアホー
ルを埋め込む工程とは、真空を破ることなく連続で行う
ことを特徴とする半導体装置の製造方法である。
【００１２】上記方法において、前記脱ガスを行う工程
における前記半導体基板の加熱温度を、前記層間絶縁膜
の成膜温度より０〜４００℃低くしかつ加熱温度を２０
０℃以上とすることが好ましい。また、前記下層メタル
配線はアルミニウムまたはアルミニウム系合金であるこ
とが好ましい。
における前記半導体基板の加熱温度を、前記層間絶縁膜
の成膜温度より０〜４００℃低くしかつ加熱温度を２０
０℃以上とすることが好ましい。また、前記下層メタル
配線はアルミニウムまたはアルミニウム系合金であるこ
とが好ましい。
【００１３】前記ビアホールを埋め込む工程は、前記層
間絶縁膜からの脱ガスを行う工程の後、前記半導体基板
を冷却する工程、アルミニウムの濡れ性を良くするため
の金属膜を成膜する工程、低温高成膜レートでアルミニ
ウムの連続膜を成膜する工程および高温低成膜レートで
アルミニウムを成膜し前記ビアホールを埋め込む工程か
らなることが好ましい。前記アルミニウムの濡れ性を良
くするための金属膜は、チタン膜であることが好まし
い。
間絶縁膜からの脱ガスを行う工程の後、前記半導体基板
を冷却する工程、アルミニウムの濡れ性を良くするため
の金属膜を成膜する工程、低温高成膜レートでアルミニ
ウムの連続膜を成膜する工程および高温低成膜レートで
アルミニウムを成膜し前記ビアホールを埋め込む工程か
らなることが好ましい。前記アルミニウムの濡れ性を良
くするための金属膜は、チタン膜であることが好まし
い。
【００１４】また、前記層間絶縁膜の成膜温度が６００
〜２００℃の範囲であることも好ましい。
〜２００℃の範囲であることも好ましい。
【００１５】
【００１６】
【発明の実施の形態】本発明の半導体の製造方法におい
て、ＡｌまたはＡｌ系合金によりビアホールを埋込む際
に採用される埋込みプロセスとしては、多段階高温Ａｌ
スパッタ法、Ａｌリフロー法、高温高圧スパッタ法、高
温Ａｌスパッタ法等の何れも採用可能であるが、なかで
も多段階高温Ａｌスパッタ法の採用が一般的であり、以
下この方法を中心に説明する。
て、ＡｌまたはＡｌ系合金によりビアホールを埋込む際
に採用される埋込みプロセスとしては、多段階高温Ａｌ
スパッタ法、Ａｌリフロー法、高温高圧スパッタ法、高
温Ａｌスパッタ法等の何れも採用可能であるが、なかで
も多段階高温Ａｌスパッタ法の採用が一般的であり、以
下この方法を中心に説明する。
【００１７】本発明の半導体装置の１つの製造条件は、
下層メタル配線がＡｌまたはＡｌ系合金を使用している
場合に、高温Ａｌスパッタ法等によるビアホールＡｌ埋
込みプロセスの脱ガス温度を層間絶縁膜形成温度以下に
下げることにより、熱ストレスによる下層メタル配線の
不良を生じさせることなく製造することである。
下層メタル配線がＡｌまたはＡｌ系合金を使用している
場合に、高温Ａｌスパッタ法等によるビアホールＡｌ埋
込みプロセスの脱ガス温度を層間絶縁膜形成温度以下に
下げることにより、熱ストレスによる下層メタル配線の
不良を生じさせることなく製造することである。
【００１８】図１に示すように、素子を形成した半導体
基板に第１メタル配線を形成する。メタル材料としては
ＡｌまたはＡｌ系合金が用いられる。その後、層間絶縁
膜をプラズマＣＶＤ法等により成膜する。その成膜温度
をＴＷとすると、一般的にはＴＷは６００〜２００℃、
より一般的に４００〜２００℃の範囲である。その後ビ
アホールを形成する。次にビアホールをＡｌまたはＡｌ
系合金により埋込み、第２メタル配線を同時に形成す
る。このビアホールにＡｌまたはＡｌ系合金を埋込む方
法としては、前記した如く多段階高温スパッタによるビ
アホールＡｌ埋込みプロセスが採用可能である。このプ
ロセスの一般的工程は次のようになっている。すなわ
ち、例えば、層間絶縁膜からの脱ガスのために半導体
基板を加熱する、基板を冷却する、Ａｌ濡れ性を良
くするためにＴｉ等を成膜する、低温高成膜レートで
Ａｌの連続膜を成膜する、高温に加熱しながら低成膜
レートでＡｌを成膜しビアホールを埋め込む工程からな
る。
基板に第１メタル配線を形成する。メタル材料としては
ＡｌまたはＡｌ系合金が用いられる。その後、層間絶縁
膜をプラズマＣＶＤ法等により成膜する。その成膜温度
をＴＷとすると、一般的にはＴＷは６００〜２００℃、
より一般的に４００〜２００℃の範囲である。その後ビ
アホールを形成する。次にビアホールをＡｌまたはＡｌ
系合金により埋込み、第２メタル配線を同時に形成す
る。このビアホールにＡｌまたはＡｌ系合金を埋込む方
法としては、前記した如く多段階高温スパッタによるビ
アホールＡｌ埋込みプロセスが採用可能である。このプ
ロセスの一般的工程は次のようになっている。すなわ
ち、例えば、層間絶縁膜からの脱ガスのために半導体
基板を加熱する、基板を冷却する、Ａｌ濡れ性を良
くするためにＴｉ等を成膜する、低温高成膜レートで
Ａｌの連続膜を成膜する、高温に加熱しながら低成膜
レートでＡｌを成膜しビアホールを埋め込む工程からな
る。
【００１９】ここで図２に示すように、層間絶縁膜に囲
まれたＡｌ配線は、引っ張り応力がかかっている。この
状態で、上記高温スパッタ工程における脱ガスのための
加熱を行うと、Ａｌ配線の応力が引っ張りから圧縮応力
に変化する。層間絶縁膜を形成した温度までは、このス
トレスに対してＡｌ配線はグレイン成長等により許容で
きる。しかし、それ以上の熱ストレスをかけてしまう
と、グレイン成長等だけでは緩和しきれず、Ａｌ配線か
らヒロックやウィスカーを形成する。これらのヒロック
やウィスカーはＡｌ配線間ショートを引き起こしてしま
う。
まれたＡｌ配線は、引っ張り応力がかかっている。この
状態で、上記高温スパッタ工程における脱ガスのための
加熱を行うと、Ａｌ配線の応力が引っ張りから圧縮応力
に変化する。層間絶縁膜を形成した温度までは、このス
トレスに対してＡｌ配線はグレイン成長等により許容で
きる。しかし、それ以上の熱ストレスをかけてしまう
と、グレイン成長等だけでは緩和しきれず、Ａｌ配線か
らヒロックやウィスカーを形成する。これらのヒロック
やウィスカーはＡｌ配線間ショートを引き起こしてしま
う。
【００２０】このような不具合をなくすためには、前記
の工程の脱ガスの処理の温度を、すなわち半導体基板
の加熱温度を層間絶縁膜成膜温度と同等またはそれ以
下、より具体的には層間絶縁膜成膜温度より０〜４００
℃低くしかつ加熱温度を２００℃以上とすることによ
り、下層Ａｌ配線に対する過剰な熱ストレスによる影響
を防止することが可能となり、上記したヒロックやウィ
スカーの形成を防止することができる。
の工程の脱ガスの処理の温度を、すなわち半導体基板
の加熱温度を層間絶縁膜成膜温度と同等またはそれ以
下、より具体的には層間絶縁膜成膜温度より０〜４００
℃低くしかつ加熱温度を２００℃以上とすることによ
り、下層Ａｌ配線に対する過剰な熱ストレスによる影響
を防止することが可能となり、上記したヒロックやウィ
スカーの形成を防止することができる。
【００２１】より具体的に示せば、層間絶縁膜成膜温度
を６００〜２００℃の範囲で行う場合において、半導体
基板の加熱温度を６００〜２００℃の温度範囲とするこ
とが可能である。層間絶縁膜成膜温度を６００℃以上と
する場合はＡｌの融点近くになり実用的ではなく、また
２００℃に満たない場合は実質的に層間絶縁膜の成膜が
困難となる。
を６００〜２００℃の範囲で行う場合において、半導体
基板の加熱温度を６００〜２００℃の温度範囲とするこ
とが可能である。層間絶縁膜成膜温度を６００℃以上と
する場合はＡｌの融点近くになり実用的ではなく、また
２００℃に満たない場合は実質的に層間絶縁膜の成膜が
困難となる。
【００２２】本発明の半導体装置の第２の製造方法は、
図５に示すように、下層メタル配線がＡｌまたはＡｌ系
合金を使用している場合、層間絶縁膜成膜温度を高温で
成膜することである。上述したように、Ａｌ配線の熱ス
トレスに対する耐性は層間絶縁膜形成温度に関係するこ
とから、例えば、層間絶縁膜として吸湿性の高い塗布膜
系の材料を使用した場合には、前記の工程の脱ガス温
度を下げてしまうと脱ガスが不十分になり、ビアホール
へのＡｌ埋込みにおいて埋込み不良となることがある。
これは層間絶縁膜からの主として水分等に起因する発生
ガスの脱ガスがＡｌの拡散を阻害してしまうことに起因
するものであり、したがって脱ガス温度を下げることは
難しいからである。
図５に示すように、下層メタル配線がＡｌまたはＡｌ系
合金を使用している場合、層間絶縁膜成膜温度を高温で
成膜することである。上述したように、Ａｌ配線の熱ス
トレスに対する耐性は層間絶縁膜形成温度に関係するこ
とから、例えば、層間絶縁膜として吸湿性の高い塗布膜
系の材料を使用した場合には、前記の工程の脱ガス温
度を下げてしまうと脱ガスが不十分になり、ビアホール
へのＡｌ埋込みにおいて埋込み不良となることがある。
これは層間絶縁膜からの主として水分等に起因する発生
ガスの脱ガスがＡｌの拡散を阻害してしまうことに起因
するものであり、したがって脱ガス温度を下げることは
難しいからである。
【００２３】一般的に塗布膜系の材料を層間絶縁膜に適
用する際、クラック等の発生を防止するためライナー膜
としてプラズマ酸化膜等を形成するが、その成膜温度を
高くし、熱ストレスに対する下層Ａｌ配線の耐性を向上
できる。その結果、脱ガス温度を下げることなく、過剰
な熱ストレスが加わらずに良好なビアホールへのＡｌ埋
め込み性が得られる。
用する際、クラック等の発生を防止するためライナー膜
としてプラズマ酸化膜等を形成するが、その成膜温度を
高くし、熱ストレスに対する下層Ａｌ配線の耐性を向上
できる。その結果、脱ガス温度を下げることなく、過剰
な熱ストレスが加わらずに良好なビアホールへのＡｌ埋
め込み性が得られる。
【００２４】この方法による場合は、層間絶縁膜成膜温
度を６００℃以下２００℃を超える温度条件を採用する
ことができ、この層間絶縁膜成膜温度と同等またはそれ
以下の温度範囲で層間絶縁膜からの脱ガスのための半導
体基板の加熱温度条件を採用することができる。
度を６００℃以下２００℃を超える温度条件を採用する
ことができ、この層間絶縁膜成膜温度と同等またはそれ
以下の温度範囲で層間絶縁膜からの脱ガスのための半導
体基板の加熱温度条件を採用することができる。
【００２５】
【実施例】以下実施例による本発明をさらに説明する。
【００２６】実施例１ 図１（ａ）に示すように、素子を形成した半導体基板上
に第１メタル配線１を形成する。ここでメタル配線１
は、ＡｌまたはＡｌＣｕ，ＡｌＳｉＣｕ等のＡｌ系合金
を用いる。成膜方法はスパッタ法等を用いる。次に層間
絶縁膜２を、例えば成膜温度：ウエハ実温で３８０℃、
成膜方法：プラズマＣＶＤ法で形成する（ｂ）。層間絶
縁膜２形成後、ＣＭＰ法（化学的機械研磨）による平坦
化を行ってもよい。次に、フォトリソグラフィーにより
下層メタル配線（第１メタル配線）１との接続孔（ビア
ホール）をパターニングし、フォトレジストをマスクと
してウェット＆ドライエッチでビアホールを形成する
（ｃ）。ビアホール形成はドライエッチのみでもよい。
次に、第２メタル配線の成膜とビアホールへのＡｌ埋込
みを同時に行うため、例えば２段階高温Ａｌスパッタ法
により成膜を行う。第２メタル配線材料としては、Ａｌ
またはＡｌＣｕ，ＡｌＳｉＣｕ等のＡｌ系合金を用い
る。２段階高温Ａｌスパッタ法によるビアホールＡｌ埋
込みプロセスでは、（ｄ）に示すように層間絶縁膜から
の脱ガス処理温度として、層間絶縁膜形成温度であるウ
エハ実温３８０℃を用いる。３８０℃で処理すること
で、半導体基板表面に吸着した水分や不純物３を除去で
きる。続いて半導体基板を冷却し、Ａｌの濡れ性を改善
するためのＴｉ膜４を成膜する（ｅ）。その後低温高成
膜レートでＡｌの連続膜５を成膜し（ｆ）、続いて高温
低成膜レートでＡｌを拡散させ、ビアホールにＡｌ６を
埋め込む（ｇ）。ここで一連の工程は、真空を破ること
なく連続で行われる。上記Ｔｉ膜４はＡｌ膜と反応し、
Ａｌ−Ｔｉ合金層７を形成する。Ａｌ成膜温度としては
ウエハ実温で４００℃〜５００℃である。次にフォトリ
ソグラフィーにより第２メタル配線をパターニングし、
ドライエッチにて配線を形成する（ｈ）。
に第１メタル配線１を形成する。ここでメタル配線１
は、ＡｌまたはＡｌＣｕ，ＡｌＳｉＣｕ等のＡｌ系合金
を用いる。成膜方法はスパッタ法等を用いる。次に層間
絶縁膜２を、例えば成膜温度：ウエハ実温で３８０℃、
成膜方法：プラズマＣＶＤ法で形成する（ｂ）。層間絶
縁膜２形成後、ＣＭＰ法（化学的機械研磨）による平坦
化を行ってもよい。次に、フォトリソグラフィーにより
下層メタル配線（第１メタル配線）１との接続孔（ビア
ホール）をパターニングし、フォトレジストをマスクと
してウェット＆ドライエッチでビアホールを形成する
（ｃ）。ビアホール形成はドライエッチのみでもよい。
次に、第２メタル配線の成膜とビアホールへのＡｌ埋込
みを同時に行うため、例えば２段階高温Ａｌスパッタ法
により成膜を行う。第２メタル配線材料としては、Ａｌ
またはＡｌＣｕ，ＡｌＳｉＣｕ等のＡｌ系合金を用い
る。２段階高温Ａｌスパッタ法によるビアホールＡｌ埋
込みプロセスでは、（ｄ）に示すように層間絶縁膜から
の脱ガス処理温度として、層間絶縁膜形成温度であるウ
エハ実温３８０℃を用いる。３８０℃で処理すること
で、半導体基板表面に吸着した水分や不純物３を除去で
きる。続いて半導体基板を冷却し、Ａｌの濡れ性を改善
するためのＴｉ膜４を成膜する（ｅ）。その後低温高成
膜レートでＡｌの連続膜５を成膜し（ｆ）、続いて高温
低成膜レートでＡｌを拡散させ、ビアホールにＡｌ６を
埋め込む（ｇ）。ここで一連の工程は、真空を破ること
なく連続で行われる。上記Ｔｉ膜４はＡｌ膜と反応し、
Ａｌ−Ｔｉ合金層７を形成する。Ａｌ成膜温度としては
ウエハ実温で４００℃〜５００℃である。次にフォトリ
ソグラフィーにより第２メタル配線をパターニングし、
ドライエッチにて配線を形成する（ｈ）。
【００２７】動作の説明 次に本発明の動作に関して、図面を用いて説明する。
【００２８】図２に示すように、パターニングされた第
１Ａｌ配線は、引っ張り応力がかかっている。その後層
間絶縁膜成膜時の加熱により、Ａｌ配線の応力は引っ張
り応力から圧縮応力に変化する（図中）。さらに加熱
されると、第１Ａｌ配線のグレイン成長等により熱応力
を多少緩和する（図中）。このような状態で層間絶縁
膜が成膜されていく。よって、成膜後の室温に戻った状
態では、最終的にＡｌ配線は、引っ張り応力がかかって
いる（図中）。
１Ａｌ配線は、引っ張り応力がかかっている。その後層
間絶縁膜成膜時の加熱により、Ａｌ配線の応力は引っ張
り応力から圧縮応力に変化する（図中）。さらに加熱
されると、第１Ａｌ配線のグレイン成長等により熱応力
を多少緩和する（図中）。このような状態で層間絶縁
膜が成膜されていく。よって、成膜後の室温に戻った状
態では、最終的にＡｌ配線は、引っ張り応力がかかって
いる（図中）。
【００２９】ビアホール形成後、高温Ａｌスパッタ工程
での脱ガス処理時の加熱時には、Ａｌ配線の応力は引っ
張りから圧縮応力に変化していく。層間絶縁膜を形成し
た温度までは、このストレスに対してＡｌ配線は許容で
きる。しかし、それ以上の熱ストレスをかけてしまう
と、Ａｌ配線の応力許容範囲を超え、圧縮応力を緩和し
ようとするために、Ａｌ配線からヒロックやウィスカー
を形成する。特に下層Ａｌ配線へのビアホールでは、局
所的に応力を押えるものがないので、ヒロック等を形成
しやすい。これらヒロックやウィスカーはＡｌ配線間シ
ョートを引き起こしてしまう。
での脱ガス処理時の加熱時には、Ａｌ配線の応力は引っ
張りから圧縮応力に変化していく。層間絶縁膜を形成し
た温度までは、このストレスに対してＡｌ配線は許容で
きる。しかし、それ以上の熱ストレスをかけてしまう
と、Ａｌ配線の応力許容範囲を超え、圧縮応力を緩和し
ようとするために、Ａｌ配線からヒロックやウィスカー
を形成する。特に下層Ａｌ配線へのビアホールでは、局
所的に応力を押えるものがないので、ヒロック等を形成
しやすい。これらヒロックやウィスカーはＡｌ配線間シ
ョートを引き起こしてしまう。
【００３０】このような不具合をなくすため、高温Ａｌ
スパッタ工程における脱ガス処理の温度を、層間絶縁膜
成膜温度より低くする必要がある。例えば上述の場合、
層間絶縁膜温度がウエハ実温で３８０℃であるので、脱
ガス温度をウエハ実温で３８０℃にする。こうすること
で、下層Ａｌ配線に対する過剰な熱ストレスを防げる。
図３に示すように、脱ガス処理温度３８０℃程度であれ
ば、層間絶縁膜上もしくは層間絶縁膜上に形成されたバ
リアメタル（Ｔｉ／ＴｉＮ等）表面に吸着した水分（Ｈ
2 Ｏ，ＯＨ）や不純物を除去することができ、良好なビ
アホールへのＡｌ埋め込み性が得られる。なお、図３中
のＯＨとは、マスナンバー１７のＯＨは、Ｈ2Ｏが測定
時に解離して検出されたものであり、通常マスナンバー
１７と１８を合せて水の脱ガスとするものである。ま
た、下表に示すように、高温スパッタの脱ガス温度を３
８０℃実温にした場合、高温Ａｌスパッタ温度をウエハ
実温で４９０℃まで高くしても、不良は発生しなかっ
た。
スパッタ工程における脱ガス処理の温度を、層間絶縁膜
成膜温度より低くする必要がある。例えば上述の場合、
層間絶縁膜温度がウエハ実温で３８０℃であるので、脱
ガス温度をウエハ実温で３８０℃にする。こうすること
で、下層Ａｌ配線に対する過剰な熱ストレスを防げる。
図３に示すように、脱ガス処理温度３８０℃程度であれ
ば、層間絶縁膜上もしくは層間絶縁膜上に形成されたバ
リアメタル（Ｔｉ／ＴｉＮ等）表面に吸着した水分（Ｈ
2 Ｏ，ＯＨ）や不純物を除去することができ、良好なビ
アホールへのＡｌ埋め込み性が得られる。なお、図３中
のＯＨとは、マスナンバー１７のＯＨは、Ｈ2Ｏが測定
時に解離して検出されたものであり、通常マスナンバー
１７と１８を合せて水の脱ガスとするものである。ま
た、下表に示すように、高温スパッタの脱ガス温度を３
８０℃実温にした場合、高温Ａｌスパッタ温度をウエハ
実温で４９０℃まで高くしても、不良は発生しなかっ
た。
【００３１】 上述したように高温スパッタ工程の脱ガス処理時には、
下層Ａｌ配線へのビアホールは局所的に応力を押えるも
のがない状態である。しかし、その後Ｔｉ膜および低温
高成膜レートＡｌ膜によりビアホール底部が被覆され、
多段階高温Ａｌスパッタ時には下層Ａｌ配線の局所的な
応力フリーな箇所がなくなる。よって、ヒロックやウィ
スカー等の発生による不良現象がなくなる。不良現象発
生には高温スパッタ工程の脱ガス処理温度のみに依存す
る。
下層Ａｌ配線へのビアホールは局所的に応力を押えるも
のがない状態である。しかし、その後Ｔｉ膜および低温
高成膜レートＡｌ膜によりビアホール底部が被覆され、
多段階高温Ａｌスパッタ時には下層Ａｌ配線の局所的な
応力フリーな箇所がなくなる。よって、ヒロックやウィ
スカー等の発生による不良現象がなくなる。不良現象発
生には高温スパッタ工程の脱ガス処理温度のみに依存す
る。
【００３２】実施例２ 本発明の他の実施例を図面にしたがって説明する。
【００３３】図５（ａ）に示すように、素子を形成した
半導体基板上に第１メタル配線１を形成する。ここでメ
タル配線１は、ＡｌまたはＡｌＣｕ，ＡｌＳｉＣｕ等の
Ａｌ系合金を用いる。次に層間絶縁膜を形成する。層間
絶縁膜形成後、ＣＭＰ法（化学的機械研磨）や塗布系シ
リカ膜等を用いた平坦化を行ってもよい。ここでは例と
して、塗布系シリカ膜を用いた平坦化の使用を想定す
る。（ｂ）に示すように、塗布系シリカ膜による平坦化
技術を用いる場合、一般的にシリカのクラック等を防ぐ
ため、ライナー膜として上述したプラズマ酸化膜を使用
する。このプラズマ酸化膜（層間絶縁膜）８は、例えば
成膜温度：ウエハ実温で４５０℃、成膜方法：プラズマ
ＣＶＤ法で形成する。次にシリカ膜を塗布し平坦化す
る。このとき、シリカ膜はドライエッチ等にてエッチバ
ックし、配線の上部のシリカ膜を除去し配線間のみにシ
リカ系塗布膜９を残してもよいし、シリカ膜はエッチバ
ックしなくてもよい。キャップのためのプラズマ酸化膜
（層間絶縁膜）１０を成膜する。その後、シリカ膜の焼
き締めのため、例えば４５０℃でアニールする。次にフ
フォトリソグラフィーにより下層メタル配線との接続孔
（ビアホール）をパターニングし、フォトレジストをマ
スクとしてウェット＆ドライエッチで層間絶縁膜１１に
ビアホールを形成する（ｃ）。ビアホール形成はドライ
エッチのみでもよい。次に、第２メタル配線の成膜とビ
アホールへのＡｌ埋め込みを同時に行うため、例えば２
段階高温Ａｌスパッタ法により成膜を行う。第２メタル
配線材料としては、ＡｌまたはＡｌＣｕ，ＡｌＳｉＣｕ
等のＡｌ系合金を用いる。２段階高温Ａｌスパッタ法に
よるビアホールＡｌ埋込みプロセスでは、層間絶縁膜か
らの脱ガス処理温度として、層間絶縁膜形成温度である
ウエハ実温４５０℃を用いる（ｄ）。４５０℃で処理す
ることで、半導体基板表面に吸着した水分や不純物を除
去できるだけでなく、塗布系シリカ膜中に吸湿されてい
る水分等の脱ガス種３も脱ガスが可能である。続いて半
導体基板を冷却し、Ａｌの濡れ性を改善するためのＴｉ
膜４を成膜する（ｅ）。その後低温高成膜レートでＡｌ
の連続膜５を成膜し（ｆ）、続いて高温低成膜レートで
Ａｌを拡散させ、ビアホールにＡｌ６を埋め込む
（ｇ）。ここで一連の工程は、真空を破ることなく連続
で行われる。上記Ｔｉ膜４はＡｌ膜と反応し、Ａｌ−Ｔ
ｉ合金層７を形成する。次にフォトリソグラフィーによ
り第２メタル配線をパターニングし、ドライエッチにて
配線６形成する（ｈ）。このように、層間絶縁膜の成膜
温度もしくは、シリカ膜の焼き締めのためのアニール温
度を、高温Ａｌスパッタ工程の脱ガス処理温度と同温度
にすることで、吸湿性の高い塗布系シリカ膜等による平
坦化技術を用いたものでも、下層Ａｌ配線に対する熱ス
トレスによるダメージがなく、ビアホールへのＡｌの良
好な埋込み性が得られる。
半導体基板上に第１メタル配線１を形成する。ここでメ
タル配線１は、ＡｌまたはＡｌＣｕ，ＡｌＳｉＣｕ等の
Ａｌ系合金を用いる。次に層間絶縁膜を形成する。層間
絶縁膜形成後、ＣＭＰ法（化学的機械研磨）や塗布系シ
リカ膜等を用いた平坦化を行ってもよい。ここでは例と
して、塗布系シリカ膜を用いた平坦化の使用を想定す
る。（ｂ）に示すように、塗布系シリカ膜による平坦化
技術を用いる場合、一般的にシリカのクラック等を防ぐ
ため、ライナー膜として上述したプラズマ酸化膜を使用
する。このプラズマ酸化膜（層間絶縁膜）８は、例えば
成膜温度：ウエハ実温で４５０℃、成膜方法：プラズマ
ＣＶＤ法で形成する。次にシリカ膜を塗布し平坦化す
る。このとき、シリカ膜はドライエッチ等にてエッチバ
ックし、配線の上部のシリカ膜を除去し配線間のみにシ
リカ系塗布膜９を残してもよいし、シリカ膜はエッチバ
ックしなくてもよい。キャップのためのプラズマ酸化膜
（層間絶縁膜）１０を成膜する。その後、シリカ膜の焼
き締めのため、例えば４５０℃でアニールする。次にフ
フォトリソグラフィーにより下層メタル配線との接続孔
（ビアホール）をパターニングし、フォトレジストをマ
スクとしてウェット＆ドライエッチで層間絶縁膜１１に
ビアホールを形成する（ｃ）。ビアホール形成はドライ
エッチのみでもよい。次に、第２メタル配線の成膜とビ
アホールへのＡｌ埋め込みを同時に行うため、例えば２
段階高温Ａｌスパッタ法により成膜を行う。第２メタル
配線材料としては、ＡｌまたはＡｌＣｕ，ＡｌＳｉＣｕ
等のＡｌ系合金を用いる。２段階高温Ａｌスパッタ法に
よるビアホールＡｌ埋込みプロセスでは、層間絶縁膜か
らの脱ガス処理温度として、層間絶縁膜形成温度である
ウエハ実温４５０℃を用いる（ｄ）。４５０℃で処理す
ることで、半導体基板表面に吸着した水分や不純物を除
去できるだけでなく、塗布系シリカ膜中に吸湿されてい
る水分等の脱ガス種３も脱ガスが可能である。続いて半
導体基板を冷却し、Ａｌの濡れ性を改善するためのＴｉ
膜４を成膜する（ｅ）。その後低温高成膜レートでＡｌ
の連続膜５を成膜し（ｆ）、続いて高温低成膜レートで
Ａｌを拡散させ、ビアホールにＡｌ６を埋め込む
（ｇ）。ここで一連の工程は、真空を破ることなく連続
で行われる。上記Ｔｉ膜４はＡｌ膜と反応し、Ａｌ−Ｔ
ｉ合金層７を形成する。次にフォトリソグラフィーによ
り第２メタル配線をパターニングし、ドライエッチにて
配線６形成する（ｈ）。このように、層間絶縁膜の成膜
温度もしくは、シリカ膜の焼き締めのためのアニール温
度を、高温Ａｌスパッタ工程の脱ガス処理温度と同温度
にすることで、吸湿性の高い塗布系シリカ膜等による平
坦化技術を用いたものでも、下層Ａｌ配線に対する熱ス
トレスによるダメージがなく、ビアホールへのＡｌの良
好な埋込み性が得られる。
【００３４】以上の効果は、実施例１で示したような、
層間絶縁膜のプラズマ酸化膜１回のみの成膜の場合で
も、同様な効果が得られる。
層間絶縁膜のプラズマ酸化膜１回のみの成膜の場合で
も、同様な効果が得られる。
【００３５】
【発明の効果】本発明の効果は、下層メタル配線がＡｌ
またはＡｌ系合金を使用している場合に、高温Ａｌスパ
ッタ法等によるビアホールＡｌ埋込みプロセスの脱ガス
温度を層間絶縁膜形成温度以下に下げることで、熱スト
レスによる下層メタル配線のヒロックやウィスカー等の
発生による不良を生じさせず、ビアホールへの良好な埋
め込み性を確保する製造方法を提供することである。脱
ガス温度が高い場合、下層配線でのヒロックやウィスカ
ー発生が配線間のショートを引き起こす。図４にその様
子を示す。高温Ａｌスパッタ工程における脱ガス温度
が、層間絶縁膜成膜温度ＴＷより低い場合には、ヒロッ
クやウィスカー等の発生がない。またヒロックやウィス
カーの発生に伴い、Ａｌ原子の移動によるＡｌ配線中に
ボイドが発生する場合もあり、配線信頼性の悪化が予想
される。このことに対しても効果がある。
またはＡｌ系合金を使用している場合に、高温Ａｌスパ
ッタ法等によるビアホールＡｌ埋込みプロセスの脱ガス
温度を層間絶縁膜形成温度以下に下げることで、熱スト
レスによる下層メタル配線のヒロックやウィスカー等の
発生による不良を生じさせず、ビアホールへの良好な埋
め込み性を確保する製造方法を提供することである。脱
ガス温度が高い場合、下層配線でのヒロックやウィスカ
ー発生が配線間のショートを引き起こす。図４にその様
子を示す。高温Ａｌスパッタ工程における脱ガス温度
が、層間絶縁膜成膜温度ＴＷより低い場合には、ヒロッ
クやウィスカー等の発生がない。またヒロックやウィス
カーの発生に伴い、Ａｌ原子の移動によるＡｌ配線中に
ボイドが発生する場合もあり、配線信頼性の悪化が予想
される。このことに対しても効果がある。
【図１】従来例および本発明の製造工程を示すための半
導体装置の概略断面図である。
導体装置の概略断面図である。
【図２】Ａｌ膜ストレスの熱処理温度依存性を示す図で
ある。
ある。
【図３】層間絶縁膜からの脱ガス特性を示す図である。
【図４】高温Ａｌスパッタ工程の脱ガス処理温度依存性
を示す図である。
を示す図である。
【図５】本発明の他の製造工程を示すための概略断面図
である。
である。
１ 第１メタル配線 ２ 層間絶縁膜 ３ 脱ガス種 ４ Ｔｉ膜 ５ 低温高成膜レートで成膜したＡｌ膜 ６ 高温低成膜レートで成膜したＡｌ膜 ７ Ａｌ−Ｔｉ合金 ８ 層間絶縁膜（ライナー膜） ９ シリカ系塗布膜 １０ 層間絶縁膜（キャップ膜） １１ 層間絶縁膜
Claims (6)
- 【請求項１】下層メタル配線の形成された半導体基板上
に、プラズマＣＶＤ法によって酸化膜のみからなる層間
絶縁膜を形成する工程と、 前記層間絶縁膜に前記下層メタル配線との接続孔である
ビアホールを形成する工程と、 前記ビアホールの形成された層間絶縁膜からの脱ガスを
行う工程と、 アルミニウムまたはアルミニウム系合金により前記ビア
ホールを埋め込む工程と、を有し、 前記脱ガスを行う工程においては、前記層間絶縁膜から
の脱ガスのための前記半導体基板の加熱温度を、前記層
間絶縁膜の成膜温度と同等またはそれ以下とし、前記脱
ガスを行う工程と前記ビアホールを埋め込む工程とは、
真空を破ることなく連続で行うことを特徴とする半導体
装置の製造方法。 - 【請求項２】前記脱ガスを行う工程における前記半導体
基板の加熱温度を、前記層間絶縁膜の成膜温度より０〜
４００℃低くしかつ加熱温度を２００℃以上とすること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】前記下層メタル配線はアルミニウムまたは
アルミニウム系合金であることを特徴とする請求項１ま
たは２に記載の半導体装置の製造方法。 - 【請求項４】前記ビアホールを埋め込む工程は、前記層
間絶縁膜からの脱ガスを行う工程の後、前記半導体基板
を冷却する工程、アルミニウムの濡れ性を良くするため
の金属膜を成膜する工程、低温高成膜レートでアルミニ
ウムの連続膜を成膜する工程および高温低成膜レートで
アルミニウムを成膜し前記ビアホールを埋め込む工程か
らなることを特徴とする請求項１〜３いずれか一項に記
載の半導体装置の製造方法。 - 【請求項５】前記アルミニウムの濡れ性を良くするため
の金属膜は、チタン膜であることを特徴とする請求項４
に記載の半導体装置の製造方法。 - 【請求項６】前記層間絶縁膜の成膜温度が６００〜２０
０℃の範囲である請求項１〜５いずれか一項に記載の半
導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33780498A JP3329290B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
| US09/449,236 US6444571B1 (en) | 1998-11-27 | 1999-11-24 | Process for fabricating a semiconductor device with improved step coverage and reliability of a lower aluminum line |
| TW088120747A TW444245B (en) | 1998-11-27 | 1999-11-25 | Process for fabricating semiconductor device improved in step coverage without sacrifice of reliability of lower aluminum line |
| EP99123516A EP1006571A3 (en) | 1998-11-27 | 1999-11-25 | Process for fabricating semiconductor device improved in step coverage without sacrifice of reliability of lower aluminium line |
| CN99125090A CN1124648C (zh) | 1998-11-27 | 1999-11-26 | 半导体器件的制造方法 |
| KR10-1999-0052914A KR100374981B1 (ko) | 1998-11-27 | 1999-11-26 | 하부 알루미늄 배선의 신뢰성을 저하시키지 않고 스텝커버리지를 개선한 반도체장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33780498A JP3329290B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164708A JP2000164708A (ja) | 2000-06-16 |
| JP3329290B2 true JP3329290B2 (ja) | 2002-09-30 |
Family
ID=18312133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33780498A Expired - Fee Related JP3329290B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6444571B1 (ja) |
| EP (1) | EP1006571A3 (ja) |
| JP (1) | JP3329290B2 (ja) |
| KR (1) | KR100374981B1 (ja) |
| CN (1) | CN1124648C (ja) |
| TW (1) | TW444245B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118167A (ja) * | 2000-10-06 | 2002-04-19 | Nec Corp | 半導体装置の製造方法 |
| US6794282B2 (en) | 2002-11-27 | 2004-09-21 | Infineon Technologies Ag | Three layer aluminum deposition process for high aspect ratio CL contacts |
| US7351656B2 (en) * | 2005-01-21 | 2008-04-01 | Kabushiki Kaihsa Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
| CN102024747B (zh) * | 2009-09-11 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 功率器件的铝插塞制作方法 |
| CN103390542A (zh) * | 2013-07-25 | 2013-11-13 | 上海宏力半导体制造有限公司 | Mim电容器的形成方法 |
| US10354871B2 (en) * | 2017-09-11 | 2019-07-16 | General Electric Company | Sputtering system and method for forming a metal layer on a semiconductor device |
| CN111128869A (zh) * | 2019-12-26 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 优化热铝填孔能力的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810693B2 (ja) | 1987-09-17 | 1996-01-31 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JPH01258444A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | ドライ前処理装置 |
| CA2017720C (en) * | 1990-05-29 | 1999-01-19 | Luc Ouellet | Sog with moisture-resistant protective capping layer |
| CA2032763C (en) * | 1990-12-20 | 2001-08-21 | Mitel Corporation | Prevention of via poisoning by glow discharge induced desorption |
| JP2928409B2 (ja) | 1991-08-19 | 1999-08-03 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH0555225A (ja) | 1991-08-26 | 1993-03-05 | Sony Corp | 半導体装置の製造方法 |
| US5643407A (en) * | 1994-09-30 | 1997-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving the poison via problem by adding N2 plasma treatment after via etching |
| JPH0964037A (ja) | 1995-08-23 | 1997-03-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5789315A (en) * | 1996-07-17 | 1998-08-04 | Advanced Micro Devices, Inc. | Eliminating metal extrusions by controlling the liner deposition temperature |
| JPH10233444A (ja) | 1997-02-19 | 1998-09-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1998
- 1998-11-27 JP JP33780498A patent/JP3329290B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-24 US US09/449,236 patent/US6444571B1/en not_active Expired - Fee Related
- 1999-11-25 EP EP99123516A patent/EP1006571A3/en not_active Ceased
- 1999-11-25 TW TW088120747A patent/TW444245B/zh not_active IP Right Cessation
- 1999-11-26 CN CN99125090A patent/CN1124648C/zh not_active Expired - Fee Related
- 1999-11-26 KR KR10-1999-0052914A patent/KR100374981B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000035720A (ko) | 2000-06-26 |
| CN1255747A (zh) | 2000-06-07 |
| EP1006571A3 (en) | 2002-07-17 |
| US6444571B1 (en) | 2002-09-03 |
| JP2000164708A (ja) | 2000-06-16 |
| CN1124648C (zh) | 2003-10-15 |
| TW444245B (en) | 2001-07-01 |
| EP1006571A2 (en) | 2000-06-07 |
| KR100374981B1 (ko) | 2003-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| US6391777B1 (en) | Two-stage Cu anneal to improve Cu damascene process | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| EP0499433B1 (en) | Semiconductor device with improved reliability wiring and method of its fabrication | |
| JP3973467B2 (ja) | 半導体装置の製造方法 | |
| US5700718A (en) | Method for increased metal interconnect reliability in situ formation of titanium aluminide | |
| JPH11307530A (ja) | 半導体装置及びその製造方法 | |
| JP3329290B2 (ja) | 半導体装置の製造方法 | |
| JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
| US20030190801A1 (en) | Method for forming a metal extrusion free via | |
| KR100369970B1 (ko) | 반도체장치 제조방법 | |
| US6825100B2 (en) | Method for fabricating conductive line on a wafer | |
| US6291336B1 (en) | AlCu metal deposition for robust Rc via performance | |
| JP3417193B2 (ja) | 半導体装置の製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP3233997B2 (ja) | 半導体素子の配線形成方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JP2005183888A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004288763A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH104139A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |