JP2004288763A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2004288763A JP2004288763A JP2003076983A JP2003076983A JP2004288763A JP 2004288763 A JP2004288763 A JP 2004288763A JP 2003076983 A JP2003076983 A JP 2003076983A JP 2003076983 A JP2003076983 A JP 2003076983A JP 2004288763 A JP2004288763 A JP 2004288763A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- aluminum
- temperature setting
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】よりいっそうの微細化、多層化のため、ボイド発生を防ぐ配線層を有する半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体基板の主表面側にアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線211〜213を構成する半導体装置の製造方法において、多層配線の各配線が少なくとも所定の温度設定でのスパッタ成膜及びパターニング後の熱処理工程を経て形成されると共に、各配線間の離間領域を構成する絶縁膜172〜173及びパッシベーション膜22は所定の温度設定より低いか同程度の温度設定による成膜処理を経て形成される。最終工程において少なくとも素子のチャネル部分の安定化、しきい値(Vth)の安定化に寄与するシンター処理を行う。
【選択図】 図5
【解決手段】半導体基板の主表面側にアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線211〜213を構成する半導体装置の製造方法において、多層配線の各配線が少なくとも所定の温度設定でのスパッタ成膜及びパターニング後の熱処理工程を経て形成されると共に、各配線間の離間領域を構成する絶縁膜172〜173及びパッシベーション膜22は所定の温度設定より低いか同程度の温度設定による成膜処理を経て形成される。最終工程において少なくとも素子のチャネル部分の安定化、しきい値(Vth)の安定化に寄与するシンター処理を行う。
【選択図】 図5
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に微細化が要求されるアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線を有する半導体装置の製造方法及び半導体装置に関する。
【0002】
【従来の技術】
半導体装置の大規模集積化に伴い、LSIプロセスでは金属配線の微細化、多層化が進められる。金属配線の形成にはAl系配線材料が有用であり、一般に純AlまたはCuまたはSiを僅かに含有するAl基合金が使用される。このようなAl系配線材料は耐熱性に欠けるため、LSIプロセス中に受ける高温の熱履歴によりヒロックやボイドが発生し易い。
【0003】
従来、例えばAl系配線材料のスパッタ、パターニング形成後に再結晶化を防ぐため、また素子活性化のためにH2雰囲気の熱処理、いわゆるシンター処理が行われる。シンター処理は基板温度400〜450℃、20〜40分と長い時間行われると、Al系配線中に空孔、すなわちボイドが発生することが多い。また、配線間隔が狭いため、高密度プラズマによる絶縁膜(SiO2)の堆積を混在させた層間絶縁膜の形成も行われる。高密度プラズマの雰囲気は480℃くらいに達し、やはり、ボイドが発生する懸念がある。
【0004】
【発明が解決しようとする課題】
Al系配線材料にボイドが発生すると、その発生箇所、大きさにもよるが、高抵抗箇所を作る問題がある。また、さらなる微細化が進められる場合、Al系配線材料の断線につながる信頼性不良を引き起こす恐れもある。
【0005】
本発明は、上記のような事情を考慮してなされたもので、よりいっそうの微細化、多層化のため、ボイド発生を防ぐ配線層を有する半導体装置の製造方法及び半導体装置を提供しようとするものである。
【0006】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体基板の主表面側にアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線を構成する半導体装置の製造方法において、前記多層配線の各配線が少なくとも所定の温度設定でのスパッタ成膜及びパターニング後の熱処理工程を経て形成されると共に、各配線間の離間領域を構成する絶縁膜は前記所定の温度設定より低いか同程度の温度設定による成膜処理を経て形成されることを特徴とする。
【0007】
上記本発明に係る半導体装置の製造方法によれば、多層配線各々のボイド発生を抑制するようなプロセスとなる。なお、好ましくは前記パターニング後の熱処理工程は、前記所定の温度設定中で最高温となる水素シンター処理を含むことを特徴とする。シンター処理により再結晶化したアルミニウムまたはアルミニウムを主成分とする合金は移動し難く、製造工程中にシンター処理以上の高温を受けないようにすれば、ボイドは発生しない。また、前記パターニング後の熱処理工程は、前記多層配線の各配線が前記絶縁膜の形成を伴って構成された最後に実施されることを特徴とする。余計な熱履歴をかけずに、製造プロセス最後に行って少なくともトランジスタ素子のしきい値の安定化に寄与する。
【0008】
本発明に係る半導体装置は、半導体基板の主表面側に各々所定の温度設定でのスパッタ成膜を経て設けられたアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線と、前記多層配線の各離間領域に前記所定の温度設定より低いか同程度の温度設定による成膜処理でそれぞれ設けられた絶縁膜と、を具備したことを特徴とする。
【0009】
また、本発明に係る半導体装置は、半導体基板の主表面側に各々所定の温度設定でのスパッタ成膜及び熱処理を経て設けられたアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線と、前記多層配線の各離間領域に前記所定の温度設定より低いか同程度の温度設定による成膜処理で設けられた絶縁膜と、を具備したことを特徴とする。
【0010】
上記それぞれ本発明に係る半導体装置によれば、熱履歴による悪影響をほとんど受けない多層配線各々の構成が実現される。これにより、ボイドのほとんどない均一な配線構造となる。
【0011】
【発明の実施の形態】
図1〜図5は、それぞれ本発明の一実施形態に係る半導体装置の製造方法の要部を示す断面図である。図1に示すように、Si基板11において、素子分離絶縁膜12が形成され、素子領域13のチャネル領域上に、ゲート絶縁膜14を介してゲート電極15のパターニング、スペーサを設け低濃度エクステンションを有するソース・ドレイン拡散領域16の形成を経る。このようなMOSトランジスタ素子等、他の図示しない集積回路形成のための素子が形成される。これらの素子上を覆うように第1の層間絶縁膜171を形成する。層間絶縁膜171は、例えばSiH4(シラン)と酸素とをプラズマ反応させて形成されるプラズマシリコン酸化膜である。層間絶縁膜171はエッチバック技術またはCMP(化学的機械的研磨)技術等を経て平坦化される。
【0012】
次に、フォトリソグラフィ工程を経て、層間絶縁膜171所定位置に基板上の拡散領域(16も含む)に到達するコンタクトホール18を形成する。少なくともコンタクトホール18底部にバリアメタル191が被覆される。バリアメタル191は、例えばTi/TiN積層で、図ではコンタクトホール18底部を含む内壁及び層間絶縁膜171上に薄く形成される。次に、コンタクトホール18内を埋めるに十分なW(タングステン)201を全面にCVD(化学気相成長)技術を用いて形成し、その後、CMP(化学的機械的研磨)技術を用いて層間絶縁膜171のレベルまで平坦化する。
【0013】
次に、図2に示すように、例えばCuを0.2重量%程度含むAl合金膜を150〜320℃程度のウェハステージ及び雰囲気でスパッタ形成する。図示しない反射防止膜の被覆を含みフォトリソグラフィ技術を用いてレジストパターンを形成する。レジストパターンに従ってエッチングをすることにより、第1層アルミニウム配線211を形成する。その後、H2ガス雰囲気中で420℃程度のシンター処理を行う(シンター処理A)。このシンター処理Aの処理時間は従来に比べて短時間とし、余計な熱履歴をかけないことが重要である。
【0014】
その後、層間絶縁膜171及びアルミニウム配線211上に第2の層間絶縁膜172を形成する。層間絶縁膜172は段差被覆性に優れた高密度プラズマによるシリコン酸化膜172aとプラズマTEOSによるシリコン酸化膜172bで構成される。両者いずれも400℃以下のCVDで達成される。すなわち、形成済みの配線に余計な熱履歴をかけない配慮である。次に、CMP技術を用いて平坦化することにより、アルミニウム配線211上の層間絶縁膜172が完成する。
【0015】
次に、図3に示すように、第2層アルミニウム配線212の形成である。まず、層間絶縁膜172所定位置にアルミニウム配線211に到達するビアホールVIA1を形成する。少なくともビアホールVIA1底部にバリアメタル192が被覆される。バリアメタル192は、例えばTi/TiN積層で、図ではビアホールVIA1内壁及び層間絶縁膜172上に薄く形成される。次に、ビアホールVIA1内を埋めるW(タングステン)202を400℃以下の温度でCVD形成し、CMP技術を用いて層間絶縁膜172のレベルまで平坦化する。次に、Al合金膜のスパッタ形成、フォトリソグラフィ技術、エッチング技術を用いて第2層アルミニウム配線212を形成する。その後、H2ガス雰囲気中でシンター処理を行う(シンター処理B)。このシンター処理Bの処理時間は上記シンター処理Aと同等であるか、より低い温度、より短い時間の設定が望ましい。
【0016】
次に、図4に示すように、これら層間絶縁膜172及びアルミニウム配線212上に第3の層間絶縁膜173を形成し、アルミニウム配線212所定箇所にビアホールVIA2の形成を経て第3層アルミニウム配線213を形成する。これらはいずれも前記図2、図3における説明と同様の製法で形成される。すなわち、層間絶縁膜173は、高密度プラズマによるシリコン酸化膜173aとプラズマTEOSによるシリコン酸化膜173bで、その形成は両者いずれも400℃以下のCVDで達成される。CMP工程による平坦化後、ビアホールVIA2の形成、バリアメタル193及び400℃以下のCVDによるW(タングステン)203の埋め込み、平坦化がなされる。そして、Al合金膜のスパッタ形成、フォトリソグラフィ技術、エッチング技術を用いて第3層アルミニウム配線212を形成する。その後のH2ガス雰囲気中でシンター処理(シンター処理C)においても上記シンター処理Aと同等であるか、より低い温度、より短い時間の設定が望ましい。これより、更なる配線層を積層するとしても、配線層形成直後のシンター処理は上記シンター処理Aと同等であるか、より低い温度、より短い時間の設定が望ましい。
【0017】
図5に示すように、複数層の配線層の形成を経て、例えば最上層のアルミニウム配線21n(ここではn=3)を形成する。これらの配線層は上述したように、いずれもボイド発生を抑制し得る、熱履歴による悪影響をほとんど受けない多層配線各々の構成が実現される。これにより、各配線層においてボイドのほとんどない均一な配線構造となる。
このように、最上層のアルミニウム配線21nまでパターニングした後、最上層の保護膜、いわゆるパッシベーション膜22の形成に至る。パッシベーション膜22は、例えばプラズマ酸化膜22aとプラズマ窒化膜22bにより構成される。これらプラズマ酸化膜22a及びプラズマ窒化膜22bにおいても400℃以下のCVD工程を経ることにより形成可能である。
【0018】
上記パッシベーション膜22のパターニング後、最終工程においてH2雰囲気での450℃程度、20分程度のシンター処理を行う。この最終的なシンター処理は、いままでのシンター処理A〜C…より高温で長時間である。少なくとも素子のチャネル部分の安定化、しきい値(Vth)の安定化に寄与する。積層された各配線層に関しては、これまでのシンター処理A〜C…を経たことによって安定化しており、この最終的なシンター処理による悪影響はほとんどない。
また、上記最終的なシンター処理の実施のみで、他のシンター処理A〜C…を省略するということも考えられる。層間絶縁膜等の形成時において配線層に熱履歴が与えられると考えた場合であり、工程短縮が期待される。
【0019】
以上説明したように、本発明に係る配線層の形成方法によれば、多層配線各々のボイド発生を抑制するようなプロセスとなる。また、最終工程におけるシンター処理は、余計な熱履歴をかけずに、製造プロセス最後に行って少なくともトランジスタ素子のしきい値の安定化に寄与する。この結果、よりいっそうの微細化、多層化のためのボイド発生を防ぐ配線層を有する半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法の要部を示す第1断面図。
【図2】図1に続く第2断面図。
【図3】図2に続く第3断面図。
【図4】図3に続く第4断面図。
【図5】図4に続く第5断面図。
【符号の説明】
11…Si基板、12…素子分離絶縁膜、13…素子領域、14…ゲート絶縁膜、15…ゲート電極、16…ソース・ドレイン拡散領域、171〜173…層間絶縁膜、18…コンタクトホール、191〜193…バリアメタル、201〜203…W(タングステン)、211〜213,21n…アルミニウム配線、22…パッシベーション膜、VIA1,2…ビアホール。
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に微細化が要求されるアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線を有する半導体装置の製造方法及び半導体装置に関する。
【0002】
【従来の技術】
半導体装置の大規模集積化に伴い、LSIプロセスでは金属配線の微細化、多層化が進められる。金属配線の形成にはAl系配線材料が有用であり、一般に純AlまたはCuまたはSiを僅かに含有するAl基合金が使用される。このようなAl系配線材料は耐熱性に欠けるため、LSIプロセス中に受ける高温の熱履歴によりヒロックやボイドが発生し易い。
【0003】
従来、例えばAl系配線材料のスパッタ、パターニング形成後に再結晶化を防ぐため、また素子活性化のためにH2雰囲気の熱処理、いわゆるシンター処理が行われる。シンター処理は基板温度400〜450℃、20〜40分と長い時間行われると、Al系配線中に空孔、すなわちボイドが発生することが多い。また、配線間隔が狭いため、高密度プラズマによる絶縁膜(SiO2)の堆積を混在させた層間絶縁膜の形成も行われる。高密度プラズマの雰囲気は480℃くらいに達し、やはり、ボイドが発生する懸念がある。
【0004】
【発明が解決しようとする課題】
Al系配線材料にボイドが発生すると、その発生箇所、大きさにもよるが、高抵抗箇所を作る問題がある。また、さらなる微細化が進められる場合、Al系配線材料の断線につながる信頼性不良を引き起こす恐れもある。
【0005】
本発明は、上記のような事情を考慮してなされたもので、よりいっそうの微細化、多層化のため、ボイド発生を防ぐ配線層を有する半導体装置の製造方法及び半導体装置を提供しようとするものである。
【0006】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体基板の主表面側にアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線を構成する半導体装置の製造方法において、前記多層配線の各配線が少なくとも所定の温度設定でのスパッタ成膜及びパターニング後の熱処理工程を経て形成されると共に、各配線間の離間領域を構成する絶縁膜は前記所定の温度設定より低いか同程度の温度設定による成膜処理を経て形成されることを特徴とする。
【0007】
上記本発明に係る半導体装置の製造方法によれば、多層配線各々のボイド発生を抑制するようなプロセスとなる。なお、好ましくは前記パターニング後の熱処理工程は、前記所定の温度設定中で最高温となる水素シンター処理を含むことを特徴とする。シンター処理により再結晶化したアルミニウムまたはアルミニウムを主成分とする合金は移動し難く、製造工程中にシンター処理以上の高温を受けないようにすれば、ボイドは発生しない。また、前記パターニング後の熱処理工程は、前記多層配線の各配線が前記絶縁膜の形成を伴って構成された最後に実施されることを特徴とする。余計な熱履歴をかけずに、製造プロセス最後に行って少なくともトランジスタ素子のしきい値の安定化に寄与する。
【0008】
本発明に係る半導体装置は、半導体基板の主表面側に各々所定の温度設定でのスパッタ成膜を経て設けられたアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線と、前記多層配線の各離間領域に前記所定の温度設定より低いか同程度の温度設定による成膜処理でそれぞれ設けられた絶縁膜と、を具備したことを特徴とする。
【0009】
また、本発明に係る半導体装置は、半導体基板の主表面側に各々所定の温度設定でのスパッタ成膜及び熱処理を経て設けられたアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線と、前記多層配線の各離間領域に前記所定の温度設定より低いか同程度の温度設定による成膜処理で設けられた絶縁膜と、を具備したことを特徴とする。
【0010】
上記それぞれ本発明に係る半導体装置によれば、熱履歴による悪影響をほとんど受けない多層配線各々の構成が実現される。これにより、ボイドのほとんどない均一な配線構造となる。
【0011】
【発明の実施の形態】
図1〜図5は、それぞれ本発明の一実施形態に係る半導体装置の製造方法の要部を示す断面図である。図1に示すように、Si基板11において、素子分離絶縁膜12が形成され、素子領域13のチャネル領域上に、ゲート絶縁膜14を介してゲート電極15のパターニング、スペーサを設け低濃度エクステンションを有するソース・ドレイン拡散領域16の形成を経る。このようなMOSトランジスタ素子等、他の図示しない集積回路形成のための素子が形成される。これらの素子上を覆うように第1の層間絶縁膜171を形成する。層間絶縁膜171は、例えばSiH4(シラン)と酸素とをプラズマ反応させて形成されるプラズマシリコン酸化膜である。層間絶縁膜171はエッチバック技術またはCMP(化学的機械的研磨)技術等を経て平坦化される。
【0012】
次に、フォトリソグラフィ工程を経て、層間絶縁膜171所定位置に基板上の拡散領域(16も含む)に到達するコンタクトホール18を形成する。少なくともコンタクトホール18底部にバリアメタル191が被覆される。バリアメタル191は、例えばTi/TiN積層で、図ではコンタクトホール18底部を含む内壁及び層間絶縁膜171上に薄く形成される。次に、コンタクトホール18内を埋めるに十分なW(タングステン)201を全面にCVD(化学気相成長)技術を用いて形成し、その後、CMP(化学的機械的研磨)技術を用いて層間絶縁膜171のレベルまで平坦化する。
【0013】
次に、図2に示すように、例えばCuを0.2重量%程度含むAl合金膜を150〜320℃程度のウェハステージ及び雰囲気でスパッタ形成する。図示しない反射防止膜の被覆を含みフォトリソグラフィ技術を用いてレジストパターンを形成する。レジストパターンに従ってエッチングをすることにより、第1層アルミニウム配線211を形成する。その後、H2ガス雰囲気中で420℃程度のシンター処理を行う(シンター処理A)。このシンター処理Aの処理時間は従来に比べて短時間とし、余計な熱履歴をかけないことが重要である。
【0014】
その後、層間絶縁膜171及びアルミニウム配線211上に第2の層間絶縁膜172を形成する。層間絶縁膜172は段差被覆性に優れた高密度プラズマによるシリコン酸化膜172aとプラズマTEOSによるシリコン酸化膜172bで構成される。両者いずれも400℃以下のCVDで達成される。すなわち、形成済みの配線に余計な熱履歴をかけない配慮である。次に、CMP技術を用いて平坦化することにより、アルミニウム配線211上の層間絶縁膜172が完成する。
【0015】
次に、図3に示すように、第2層アルミニウム配線212の形成である。まず、層間絶縁膜172所定位置にアルミニウム配線211に到達するビアホールVIA1を形成する。少なくともビアホールVIA1底部にバリアメタル192が被覆される。バリアメタル192は、例えばTi/TiN積層で、図ではビアホールVIA1内壁及び層間絶縁膜172上に薄く形成される。次に、ビアホールVIA1内を埋めるW(タングステン)202を400℃以下の温度でCVD形成し、CMP技術を用いて層間絶縁膜172のレベルまで平坦化する。次に、Al合金膜のスパッタ形成、フォトリソグラフィ技術、エッチング技術を用いて第2層アルミニウム配線212を形成する。その後、H2ガス雰囲気中でシンター処理を行う(シンター処理B)。このシンター処理Bの処理時間は上記シンター処理Aと同等であるか、より低い温度、より短い時間の設定が望ましい。
【0016】
次に、図4に示すように、これら層間絶縁膜172及びアルミニウム配線212上に第3の層間絶縁膜173を形成し、アルミニウム配線212所定箇所にビアホールVIA2の形成を経て第3層アルミニウム配線213を形成する。これらはいずれも前記図2、図3における説明と同様の製法で形成される。すなわち、層間絶縁膜173は、高密度プラズマによるシリコン酸化膜173aとプラズマTEOSによるシリコン酸化膜173bで、その形成は両者いずれも400℃以下のCVDで達成される。CMP工程による平坦化後、ビアホールVIA2の形成、バリアメタル193及び400℃以下のCVDによるW(タングステン)203の埋め込み、平坦化がなされる。そして、Al合金膜のスパッタ形成、フォトリソグラフィ技術、エッチング技術を用いて第3層アルミニウム配線212を形成する。その後のH2ガス雰囲気中でシンター処理(シンター処理C)においても上記シンター処理Aと同等であるか、より低い温度、より短い時間の設定が望ましい。これより、更なる配線層を積層するとしても、配線層形成直後のシンター処理は上記シンター処理Aと同等であるか、より低い温度、より短い時間の設定が望ましい。
【0017】
図5に示すように、複数層の配線層の形成を経て、例えば最上層のアルミニウム配線21n(ここではn=3)を形成する。これらの配線層は上述したように、いずれもボイド発生を抑制し得る、熱履歴による悪影響をほとんど受けない多層配線各々の構成が実現される。これにより、各配線層においてボイドのほとんどない均一な配線構造となる。
このように、最上層のアルミニウム配線21nまでパターニングした後、最上層の保護膜、いわゆるパッシベーション膜22の形成に至る。パッシベーション膜22は、例えばプラズマ酸化膜22aとプラズマ窒化膜22bにより構成される。これらプラズマ酸化膜22a及びプラズマ窒化膜22bにおいても400℃以下のCVD工程を経ることにより形成可能である。
【0018】
上記パッシベーション膜22のパターニング後、最終工程においてH2雰囲気での450℃程度、20分程度のシンター処理を行う。この最終的なシンター処理は、いままでのシンター処理A〜C…より高温で長時間である。少なくとも素子のチャネル部分の安定化、しきい値(Vth)の安定化に寄与する。積層された各配線層に関しては、これまでのシンター処理A〜C…を経たことによって安定化しており、この最終的なシンター処理による悪影響はほとんどない。
また、上記最終的なシンター処理の実施のみで、他のシンター処理A〜C…を省略するということも考えられる。層間絶縁膜等の形成時において配線層に熱履歴が与えられると考えた場合であり、工程短縮が期待される。
【0019】
以上説明したように、本発明に係る配線層の形成方法によれば、多層配線各々のボイド発生を抑制するようなプロセスとなる。また、最終工程におけるシンター処理は、余計な熱履歴をかけずに、製造プロセス最後に行って少なくともトランジスタ素子のしきい値の安定化に寄与する。この結果、よりいっそうの微細化、多層化のためのボイド発生を防ぐ配線層を有する半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法の要部を示す第1断面図。
【図2】図1に続く第2断面図。
【図3】図2に続く第3断面図。
【図4】図3に続く第4断面図。
【図5】図4に続く第5断面図。
【符号の説明】
11…Si基板、12…素子分離絶縁膜、13…素子領域、14…ゲート絶縁膜、15…ゲート電極、16…ソース・ドレイン拡散領域、171〜173…層間絶縁膜、18…コンタクトホール、191〜193…バリアメタル、201〜203…W(タングステン)、211〜213,21n…アルミニウム配線、22…パッシベーション膜、VIA1,2…ビアホール。
Claims (5)
- 半導体基板の主表面側にアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線を構成する半導体装置の製造方法において、前記多層配線の各配線が少なくとも所定の温度設定でのスパッタ成膜及びパターニング後の熱処理工程を経て形成されると共に、各配線間の離間領域を構成する絶縁膜は前記所定の温度設定より低いか同程度の温度設定による成膜処理を経て形成されることを特徴とする半導体装置の製造方法。
- 前記パターニング後の熱処理工程は、前記所定の温度設定中で最高温となる水素シンター処理を含むことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記パターニング後の熱処理工程は、前記多層配線の各配線が前記絶縁膜の形成を伴って構成された最後に実施されることを特徴とする請求項1記載の半導体装置の製造方法。
- 半導体基板の主表面側に各々所定の温度設定でのスパッタ成膜を経て設けられたアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線と、
前記多層配線の各離間領域に前記所定の温度設定より低いか同程度の温度設定による成膜処理でそれぞれ設けられた絶縁膜と、
を具備したことを特徴とする半導体装置。 - 半導体基板の主表面側に各々所定の温度設定でのスパッタ成膜及び熱処理を経て設けられたアルミニウムまたはアルミニウムを主成分とする合金からなる多層配線と、
前記多層配線の各離間領域に前記所定の温度設定より低いか同程度の温度設定による成膜処理で設けられた絶縁膜と、
を具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076983A JP2004288763A (ja) | 2003-03-20 | 2003-03-20 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076983A JP2004288763A (ja) | 2003-03-20 | 2003-03-20 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004288763A true JP2004288763A (ja) | 2004-10-14 |
Family
ID=33291860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003076983A Withdrawn JP2004288763A (ja) | 2003-03-20 | 2003-03-20 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004288763A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021546A (ja) * | 2007-06-11 | 2009-01-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8604526B2 (en) | 2007-06-11 | 2013-12-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
2003
- 2003-03-20 JP JP2003076983A patent/JP2004288763A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021546A (ja) * | 2007-06-11 | 2009-01-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8604526B2 (en) | 2007-06-11 | 2013-12-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8975127B2 (en) | 2007-06-11 | 2015-03-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9184126B2 (en) | 2007-06-11 | 2015-11-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9601433B2 (en) | 2007-06-11 | 2017-03-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9812317B2 (en) | 2007-06-11 | 2017-11-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US10096467B2 (en) | 2007-06-11 | 2018-10-09 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9466575B2 (en) | Semiconductor device | |
JP4173374B2 (ja) | 半導体装置の製造方法 | |
US20080182405A1 (en) | Self-aligned air-gap in interconnect structures | |
JP4364258B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8957519B2 (en) | Structure and metallization process for advanced technology nodes | |
US20130149859A1 (en) | Tungsten metallization: structure and fabrication of same | |
US10170423B2 (en) | Metal cap integration by local alloying | |
US6689690B2 (en) | Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature | |
US10923423B2 (en) | Interconnect structure for semiconductor devices | |
JP2004014901A (ja) | 半導体装置とその製造方法 | |
JP2010123586A (ja) | 半導体装置、半導体装置の製造方法 | |
US7755202B2 (en) | Semiconductor device and method of fabricating the same | |
US8962469B2 (en) | Methods of stripping resist after metal deposition | |
JP2004031866A (ja) | 半導体集積回路装置 | |
JP2005085929A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
TWI734164B (zh) | 半導體裝置及其形成方法 | |
JP2003282704A (ja) | デュアルダマシンによる半導体装置の製造方法 | |
JP2004288763A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4211910B2 (ja) | 半導体装置の製造方法 | |
JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
US20230178379A1 (en) | Film deposition for patterning process | |
US7989342B2 (en) | Formation of a reliable diffusion-barrier cap on a Cu-containing interconnect element having grains with different crystal orientations | |
JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
US9484252B2 (en) | Integrated circuits including selectively deposited metal capping layers on copper lines and methods for fabricating the same | |
JPH118244A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |