JP4211910B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4211910B2 JP4211910B2 JP2001076816A JP2001076816A JP4211910B2 JP 4211910 B2 JP4211910 B2 JP 4211910B2 JP 2001076816 A JP2001076816 A JP 2001076816A JP 2001076816 A JP2001076816 A JP 2001076816A JP 4211910 B2 JP4211910 B2 JP 4211910B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- via hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特にダマシン配線を有する半導体装置とその製造方法に関する。
【0002】
【従来の技術】
半導体集積回路装置は、半導体チップ内に多数の素子を形成し、半導体チップ上に多層配線を形成することによって作成される。多層配線は、多層の配線層と、配線層間を絶縁する層間絶縁膜によって形成される。従来、異なる層間の電気的接続を形成するため、層間絶縁膜上に上層の配線層を形成する前に、層間絶縁膜を貫通するビア孔が形成される。上層配線を形成する際に、ビア孔内も配線層で埋められる。
【0003】
配線パターンの形成は、層間絶縁膜上に配線層を形成し、その上にレジストマスクを形成し、レジストマスクをエッチングマスクとして配線層をエッチングすることによって行なわれる。配線パターン側壁上の堆積物等は、アルカリ薬液等によって除去される。その後、同層内の配線パターン間及び上層及び下層の配線パターン間を絶縁するために、酸化シリコン等で形成される層間絶縁膜をプラズマCVD等を用いて形成する。
【0004】
従来、配線材料としては、エッチングの可能なアルミニウム(Al)やタングステン(W)等が用いられた。配線パターン形成後、レジストマスクを除去するためのアッシングにおいて、配線パターン表面が酸化されるのを防止するため、AlやWの主配線層の上に、TiN等の酸化防止層を形成することも行なわれる。
【0005】
半導体集積回路装置においては、常に集積度の向上が求められている。集積度を向上するため、半導体素子は微細化され、単位面積内により多くの半導体素子を形成する。半導体素子が微細化され、集積度が向上すると、その上に形成される配線の密度も増加する。配線密度が増加すると、各配線の幅及び同層内の隣接する配線間の間隔は減少する。
【0006】
配線層の厚さを同一に保つと、配線幅の減少は抵抗の増加を伴う。また、隣接する配線間の間隔の減少は、配線間の容量の増加を伴う。配線抵抗の増加を低減するためには、配線層の厚さを厚くすることが必要である。配線の断面積を一定に保とうとすれば、配線幅の減少分を配線層厚さの増加により補償しなければならない。
【0007】
しかしながら、配線層の厚さを増加すると、隣接する配線間の対向面積が増大し、配線間の容量をさらに増加させることになる。配線抵抗の増大および配線間容量の増大は、信号伝達スピードを減少させることになる。メモリー装置においては、高集積化と低消費電力化が主な課題であるため、従来通りAl等の配線材料が用いられている。
【0008】
ロジック回路においては演算速度が主な課題であり、信号伝達スピードの減少は極力防がなければならない。このため、配線の抵抗を低減し、付随容量を低減することが望まれる。配線の抵抗を低減するためには、配線材料としてAlよりも抵抗率の低いCu等の高融点金属を用いることが提案されている。配線の付随容量を低減するためには、配線間を絶縁する絶縁膜の誘電率を低減することが提案されている。例えば、低誘電率の絶縁膜として、弗素を含むシリコン酸化膜(FSG)等が用いられる。
【0009】
Cu配線は、エッチングによってパターニングすることが困難である。このため、Cu層のパターンを形成するために、絶縁膜に溝(トレンチ)を形成し、溝を埋め戻すようにCu層を形成し、絶縁膜上の不要のCu層を化学機械研磨(CMP)等によって除去するダマシンプロセスが用いられる。ダマシンプロセスとして、シングルダマシンプロセスとデュアルダマシンプロセスとが知られている。
【0010】
シングルダマシンプロセスでは、下層絶縁膜上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、ホトレジストパターンを除去した後ビア孔を埋め込んでCu層を形成し、下層絶縁膜上の不要のCu層をCMPで除去し、さらに上層絶縁膜を形成し、配線溝用ホトレジストパターンを形成し、上の絶縁膜に配線溝をエッチングし、ホトレジストパターンを除去した後配線溝を埋め込んでCu層を形成し、上層絶縁膜上の不要のCu層をCMPで除去する。
【0011】
デュアルダマシンプロセスでは、絶縁膜上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、同一絶縁膜上に配線溝用ホトレジストパターンを形成し、配線溝をエッチングし、その後同一プロセスでビア孔と配線溝とを埋め戻すCu層を形成し、CMPにより絶縁膜上の不要Cu層を除去する。
【0012】
なお、ビア孔を形成した後、ホトレジストパターンをアッシングで除去する時、下層Cu配線層が露出していると、露出しているCu配線表面が酸化されてしまう。Cu配線表面の酸化を防止するために、Cu配線パターンを形成した後、Cu配線表面を覆ってエッチングストッパの機能を有する酸化防止膜を形成する。このエッチングストッパ兼用酸化防止膜は、例えばSiN層によって形成される。
【0013】
エッチングストッパ兼用酸化防止膜を絶縁膜の下に配置した場合、絶縁膜を貫通し、エッチングストッパ兼用酸化防止膜を露出するビア孔をエッチングにより形成し、この段階でホトレジストパターンはアッシングにより除去する。その後ビア孔底に露出したエッチングストッパ兼用酸化防止膜を除去する。簡単のため、エッチングストッパ兼用酸化防止膜をエッチングストッパ膜(層)と呼ぶ。
【0014】
なお、Cuは酸化シリコン等の絶縁膜中に拡散し、絶縁膜の誘電特性を劣化させる性質を有する。Cuの拡散を防止するために、Cu配線層形成前にTiN、TaN等のバリア層を形成し、その上にCu配線層を形成する。Cu配線上のエッチングストッパ(SiN)膜もCuの拡散を防止する機能を有する。
【0015】
配線溝エッチング時の深さ制御のため、層間絶縁膜中間深さにエッチングストッパ層を介在させる方法が知られている。エッチングストッパ層としては、例えばプラズマSiN膜が用いられる。このエッチングストッパ膜上方の層間絶縁膜をエッチングした後、レレジストマスクをアッシングし、配線溝底面に露出したエッチングストッパ膜を除去する。しかしながら、配線溝側面には、エッチングストッパ膜が露出し、配線間容量を増加させる原因となる。そこで、エッチングストッパ膜なしで配線溝深さをコントロールする方法が提案されている。
【0016】
デュアルダマシン法においては、ビア孔と配線溝の位置ずれによるビア孔の開口面積が変わらない方式が有利である。このため、先ずレジストパターンをエッチングマスクとしてビア孔をエッチング加工し、次にレジストパターンをエッチングマスクとして配線溝をエッチングする方式(先ビア方式デュアルダマシン法と呼ぶ)が提案されている。この先ビア方式の場合には、ビア孔加工後に配線溝のエッチングを行なうので、配線溝エッチング時にビア孔底面がエッチングされてしまう問題がある。ビア孔に有機材料を埋め込んで配線溝エッチング時のビア孔底面を保護する方法がとられる。
【0017】
ビア孔に有機材料を埋め込んで配線溝エッチングを行なう場合、有機材料の詰物の高さを制御することが必要となる。有機材料の詰物の埋め込み高さが低いと、溝エッチング時に有機材料の詰物が消滅し、ビア孔底面の保護の役割が不充分となる。保護詰物の高さが高いと、有機材料の保護詰物がマスクとなり、シャドーイングと呼ばれる異常エッチングを生じる。すなわち、詰物周辺が深くエッチングされるが、この時詰物に接した部分の層間絶縁膜が残されてしまう。この残る層間絶縁膜は、詰物を除去した後上方に鋭く突出する形状を有する。このエッチング残りがビア孔周辺に残ると、Cu等の高融点金属層形成時に埋め込み不良が発生してしまう。
【0018】
図5を参照して配線溝エッチング時にエッチングストッパ層を用いない先ビア方式デュアルダマシン法を説明する。
【0019】
図5(A)に示すように、表面にCu配線等の導電性領域Lを有する下地表面上に、例えば厚さ約50nmのプラズマSiN膜sをエッチングストッパ膜として成膜し、その上に例えば厚さ1500nmの弗素含有シリケートガラス(FSG)で形成された層間絶縁膜dを成膜する。層間絶縁膜dの表面上に、例えば厚さ50nmのSiN膜で形成された反射防止膜arを成膜する。
【0020】
反射防止膜ar上にレジストパターンM1を作成する。レジストパターンM1をエッチングマスクとし、反射防止膜ar、層間絶縁膜dをエッチングしてビア孔VHを形成し、エッチングストッパ膜sを露出する。この段階でレジストパターンM1をアッシングにより除去する。
【0021】
図5(B)に示すように、ビア孔VH内に有機材料の詰物ppを装填し、反射防止膜ar上に配線溝を形成するためのレジストパターンM2を作成する。
【0022】
図5(C)に示すように、レジストパターンM2をエッチングマスクとし、反射防止膜ar、層間絶縁膜dの厚さ800nm分をエッチングし、配線溝WTを形成する。この際、配線溝WT下面にはエッチングストッパ膜が存在しないため、ビア孔VH肩部のエッチングも進行し、有機材料の保護詰物pp上面よりも下までエッチングが進行する。この時、保護詰物ppの周辺に上方に鋭く突出する層間絶縁膜のエッチング残りxが形成される。
【0023】
配線溝エッチングの後、レジストパターンM2、保護詰物ppをアッシングで除去し、反射防止膜arとビア孔内に露出したエッチングストッパsをエッチングで除去する。
【0024】
図5(D)がSiNの反射防止膜及びエッチングストッパ膜を除去した状態を示す。ビア孔VHの周辺に上方に鋭く突出するエッチング残りxが形成されている。
【0025】
図5(E)に示すように、例えば厚さ約25nmのTaN膜をバリアメタル層bとしてスッパッタリングで成膜し、続いて厚さ約200nmのCu層をシード層としてスッパッタリングで成膜する。
【0026】
次に、シード層上に、Cuメッキ層を厚さ約1300nm成膜し、Cuの主配線層を形成する。このメッキ工程において、エッチング残りxの周辺にボイドvdが形成されることがある。ボイドvdが形成されると、下地の導電性領域Lから配線への接続抵抗が増加してしまう。
【0027】
図5(F)に示すように、層間絶縁膜d上面上に堆積した主配線層w、バリアメタル層bを化学機械研磨(CMP)で除去する。このようにして、デュアルダマシン配線が形成される。ボイドvdが形成されると、導電性領域Lから配線パターンへの抵抗が増大してしまう。
【0028】
ボイド発生を防止するため、有機材料の保護詰物の高さを制御してビア孔肩部のエッチングよりも低くなるようにすると、配線溝エッチング時に有機材料の保護詰物が消滅し、ビア孔低部のエッチングストッパ膜がエッチングされ、下地の導電性領域L表面に悪影響を与えることがある。
【0029】
多層配線では、上層配線ほど配線ルールは緩くなる。しかし、上層配線ほど配線幅、厚さ(高さ)は大きくなる。つまり深い配線溝形成が必要となる。深い配線溝をエッチングするほどビア孔肩部のエッチング量も多くなる。一方、長いエッチング時間に耐えるため、有機材料の保護詰物の高さも高くする必要がある。従って、有機材料の保護詰物の高さとビア孔内部のエッチング残りの発生はトレードオフの関係となり、上層配線程難しくなる。
【0030】
【発明が解決しようとする課題】
エッチングストッパ膜を用いず、先ビア方式のデュアルダマシン配線を形成する場合、ビア孔下部を保護し、かつ異常エッチングを防止することが望まれる。
【0031】
本発明の目的は、配線溝エッチングのためにエッチングストッパ膜を用いることなく、ビア孔周辺にエッチング残りを生じることなく、下地の導電性領域に悪影響を与えることの無い半導体装置の製造方法を提供することである。
【0032】
本発明の他の目的は、上述の製造方法により製造するのに適した構造を有する半導体装置を提供することである。
【0033】
【課題を解決するための手段】
本発明の一観点によれば、
(a)半導体基板を含み、表面に導電性領域を有する下地の上に、エッチングストッパ膜と層間絶縁膜とを堆積する工程と、
(b)前記層間絶縁膜、エッチングストッパ膜を貫通し、前記導電性領域に達するビア孔を形成する工程と、
(c)前記ビア孔底面上に第1バリアメタル層を形成する工程と、
(d)前記層間絶縁膜に、平面視上前記ビア孔と重複する配線溝を形成する工程と、
(e)前記配線溝、前記ビア孔を埋め込んで第2バリアメタル層および主配線層を順次形成してデュアルダマシン配線を形成する工程と
を含む半導体装置の製造方法
が提供される。
【0035】
ビア孔底面上に第1バリアメタル層を形成した後、配線溝を形成するため、ビア孔に有機材料の保護詰物を装填する必要がなくなる。有機材料の保護詰物を用いず、第1バリアメタル層によってエッチングストッパ膜を保護するため、ビア孔周辺の層間絶縁膜中にエッチング残りは発生せず、エッチング異常を防止できる。
【0036】
配線溝のエッチングを制御するためにエッチングストッパ膜を用いないため、配線溝エッチングと共に上部の肩が削られて間口が広くなる。すなわち、ビア孔の断面形状はワイングラス状になる。このため、ストレスマイグレーションに対して耐性の高い配線構造が得られる。
【0037】
【発明の実施の形態】
以下、図面を参照して本発明の実施例による半導体装置及びその製造方法を説明する。
【0038】
図1(A)に示すように、表面に導電性領域Lを有する下地Uを準備する。下地Uは、半導体基板を含み、半導体基板中には複数のトラジスタQが形成されている。なお、導電性領域LがトランジスタQの電極領域であってもよい。
【0039】
下地Uの導電性領域Lを覆って、エッチングストッパ膜sを形成し、その上に層間絶縁膜dを形成する。層間絶縁膜は、例えば酸化シリコン、弗素含有シリケートガラス(FSG)、水素シルセスキオキサン(HSQ)から形成した酸化シリコン、テトラエトキシシリケート(TEOS)から形成した酸化シリコン等で形成できる。エッチングストッパ膜sは、層間絶縁膜dのエッチングに対し、エッチングストッパの機能を有する膜であり、例えば窒化シリコン、シリコンカーバイト等で形成される。
【0040】
層間絶縁膜dの上に、ビア孔を形成するための開口を有するマスクM1を作成する。マスクM1は、例えばレジストパターンで形成される。マスクM1の開口は、下地Uの導電性領域Lと位置合わせされている。
【0041】
マスクM1をエッチングマスクとし、層間絶縁膜dのエッチングを行なう。エッチングストッパsを露出させてエッチングを停止し、マスクM1をアッシング等により除去する。その後、形成したビア孔VH底面に露出したエッチングストッパ膜sを除去する。
【0042】
図1(B)に示すように、このようにして形成したビア孔VHの底面上にTiN、TaN等の第1バリアメタルb1を形成する。第1バリアメタル層b1は、層間絶縁膜dのエッチングに対し、著しく低いエッチングレート比を有する材料で形成される。
【0043】
図1(C)に示すように、層間絶縁膜dの表面上に配線溝に対応する開口を有するマスクM2を作成する。マスクM2の開口は、ビア孔を完全に含むことが望ましく、少なくともビア孔と重複することが必要である。マスクM2は、第1バリアメタル層と同一材料で形成しても、レジスト等で形成しても良い。マスクM2をエッチングマスクとし、層間絶縁膜dのエッチングを行なう。層間絶縁膜dの所定厚さをエッチングし、配線溝WTを形成する。この時、ビア孔VHの肩部のエッチングも進行し、ビア孔上部では断面形状が上方に向うに従って次第に広がるワイングラス型ビア孔となる。
【0044】
配線溝のエッチングにおいて、ビア孔底面は第1バリアメタル層b1により覆われているため、下地Uの導電性領域Lがエッチングの影響を受けることが防止される。
【0045】
図1(D)に示すように、第1バリアメタル層b1を残したまま、ビア孔VH、配線溝WT内に第2バリアメタル層b2、主配線層wの形成を行なう。例えば、TaN、TiN等のバリアメタル層b2をスパッタリングで形成し、続いてCuのシード層をスパッタリングで形成し、Cuのメッキを行なって主配線層wを形成する。
【0046】
その後、層間絶縁膜d上に堆積した不要のバリアメタル層、主配線層をCMP、エッチバック等より除去する。なお、マスクM2は、配線溝のエッチング後アッシング、CMP等により除去する。
【0047】
以上説明した工程によれば、図1(C)に示す配線用エッチング時、ビア孔VH底面は第1バリアメタル層b1により覆われているため、下地Uの導電性領域L表面を保護するために、エッチングストッパ膜、有機材料の保護詰物等を設ける必要がなくなる。有機材料の保護詰物を用いないため、エッチング異常(エッチング残り)を生じることも無い。
【0048】
図2(A)〜(H)は、より具体的な半導体装置の製造方法を示す断面図である。銅配線Lを表面に有する下地上に、厚さ約50nmの窒化シリコン膜で形成されたエッチングストッパ膜sが形成されている。エッチングストッパ膜sの上に、厚さ約1500nmのFSG膜で形成された層間絶縁膜dを成膜する。層間絶縁膜d表面に厚さ約50nmの窒化シリコン膜で形成された反射防止膜arを形成する。反射防止膜ar上に、レジスト膜を塗布、露光、現像し、ビア孔に対応する開口を有するレジストパターンM1を作成する。
【0049】
レジストパターンM1をエッチングマスクとし、CHF3+O2を主エッチングガスとするエッチングを行ない、窒化シリコンの反射防止膜arをエッチングする。
【0050】
次に、C4F8を主エッチングガスとして、層間絶縁膜dのエッチングを行なって、ビア孔VHを形成する。エッチングストッパ膜sが露出した段階でエッチングを停止する。エッチングストッパ膜でエッチングを自動停止させるには[C]/[F]比の大きいCxFyガスを用いるのが好ましい。例えばC4F8、C5F8ガス等を用いる。レジストマスクM1をアッシングで除去する。このアッシングにおいて、銅配線L表面はエッチングストッパ膜sで覆われているため、酸化を防止される。
【0051】
図2(B)に示すように、CHF3+O2をエッチングガスとし、窒化シリコン膜のエッチングを行なう。層間絶縁膜d表面上の反射防止膜ar及びビア孔VH底面に露出したエッチングストッパsが除去される。
【0052】
図2(C)に示すように、上方より指向性を高めたイオン化スパッタリング(イオン化物理気相堆積iPVD)により、TiN層から形成された第1バリアメタル層b1を層間絶縁膜d表面上で厚さ約200nm成膜する。なお、層間絶縁膜d表面上に厚さ約200nmのTiN層が成膜された時、ビア孔底面には厚さ約60nmの第1バリアメタル層b1が成膜される。なお、第1バリアメタル層をTi/TiNの積層で形成しても良い。
【0053】
第1バリアメタル層b1を成膜したビア孔VH内に有機材料の保護詰物ppを装填する。
【0054】
図2(D)に示すように、層間絶縁膜d上に形成した第1バリアメタル層b1の表面上に、レジスト膜を塗布、露光、現像し、配線溝をエッチングするためのレジストパターンM2を作成する。
【0055】
図2(E)に示すように、レジストパターンM2をエッチングマスクとし、Cl2+BCl3を主エッチングガスとしたエッチングを行ない、層間絶縁膜d表面上の第1バリアメタル層b1のエッチングを行なう。なお、有機材料の保護詰物ppは、第1バリアメタル層よりもエッチングレートが速く、ビア孔VH上部の保護詰物はエッチングにより消失する。しかしながら、保護詰物pp下に配置された第1バリアメタル層b1はエッチングされず残る。
【0056】
このエッチングにおいては、保護詰物ppのエッチングレートが速いため、エッチング異常は発生し難い。その後レジストパターンM1及び保護詰物ppをアッシング等により除去する。層間絶縁膜d上に第1バリアメタル層b1で形成されたハードマスクが残る。
【0057】
図2(F)に示すように、層間絶縁膜d表面上に形成された第1バリアメタル層b1のハードマスクをエッチングマスクとし、層間絶縁膜dを深さ約800nmエッチングする。このエッチングにおいて、ビア孔VHの肩部のエッチングも進行し、ビア孔VH上部は断面がワイングラス形状となる。又、ビア孔VH底面には第1バリアメタル層b1が形成されており、下地の銅配線Lがエッチングの悪影響を受けることが防止される。このようにして、ビア孔VHの上部に配線溝WTが形成される。
【0058】
図2(G)に示すように、配線溝WT及びビア孔VH表面に指向性を弱めたイオン化スパッタリングにより、例えば厚さ約25nmのTiN層で形成された第2バリアメタル層b2を堆積し、続いて厚さ約250nmのCu層で形成されたシード層を形成する。指向性を弱めたスパッタリングにより、ビア孔VHおよび配線溝WTの側壁上にも堆積が生じる。シード層上に厚さ約1300nmのCu層をメッキにより成膜し、主配線層wを形成する。
【0059】
図2(H)に示すように、層間絶縁膜d上面上に堆積したCu層w、バリアメタル層b2、b1を化学機械研磨(CMP)により除去する。
【0060】
なお、バリアメタルとしてTiNを用いる場合を説明したが、バリアメタルはチタン、チタン化合物、タンタル、タンタル化合物からなる群から選択することができる。主配線としてCuを用いる場合を説明したが、主配線の材料として金、銀、白金、銅、アルミニウム、アルミニウム合金、タングステン、タングステン化合物、モリブデン、モリブデン化合物、チタン、チタン化合物、タンタル、タンタル化合物からなる群から選択した材料を用いることができる。
【0061】
層間絶縁膜は、プラズマSiO2、燐含有シリケートガラス(PSG)、ボロンー燐含有シリケートガラス(BPSG)、弗素含有シリケートガラス(FSG)、水素シルセキオキサン(HSQ)、テトラエトキシシリケート(TEOS)からなら群から選択することができる。又、バリアメタル層、シードメタル層の堆積は、イオン化物理気相堆積、ロングスロースパッタリング、コリメータースパッタリング等により行なうことができる。イオン化物理堆積とロングスロースパッタリングを組み合わせることも有効である。
【0062】
図3(A)〜(F)は、本発明の他の実施例による半導体装置の製造方法を示す断面図である。
【0063】
図3(A)は、図2(C)と同様の状態を示す。すなわち、層間絶縁膜d、エッチングストッパ膜sにはビア孔VHが形成され、ビアVH底面及び層間絶縁膜d上面上にTiNに代え、TaNの第1バリアメタル層b1が成膜されている。又、ビア孔VH内には、有機材料の保護詰物ppが装填されている。
【0064】
図3(B)に示すように、層間絶縁膜d表面上の第1バリアメタル層b1をCMPにより除去する。その後、ビア孔VH内の保護詰物ppもアッシング等により除去する。なお、本実施例において保護詰物ppは、CMPにおいてビア孔VH内面を保護するものであるが、必須の構成要件ではない。
【0065】
図3(C)に示すように、層間絶縁膜d上面上に配線溝の開口を有するレジストパターンM2を作成する。
【0066】
レジストパターンM2をエッチングマスクとし、C4F8を主エッチングガスとし、層間絶縁膜dを深さ約800nmエッチングする。このエッチングにおいて、ビア孔VHの肩部のエッチングも進行し、ビア孔VHはワイングラス形状となる。
【0067】
図3(D)に示すように、エッチング終了後レジストパターンM2をアッシングにより除去する。この時、下地銅配線Lの表面は第1バリアメタル層b1に覆われており、酸化を防止される。
【0068】
図3(E)に示すように、イオン化スパッタリングにより、厚さ約25nmのTaN層で形成された第2バリアメタル層b2、厚さ約250nmのCu層で形成されたシード層を成膜する。続いて、厚さ約1300nmのCu層をメッキで成膜する。このようにして、主配線層wが形成される。
【0069】
図3(F)に示すように、層間絶縁膜d上面上に堆積した不要な主配線層w、バリアメタル層b2をCMPにより除去する。
【0070】
本実施例においても、図3(C)に示す配線溝エッチング工程において、ビア孔VH内部には保護詰物を装填しておらず、ビア孔VH周辺にエッチング異常を生じることがない。ビア孔底面は第1バリアメタル層で保護されているため、下地配線に悪影響を与えることも防止される。
【0071】
ビア孔上部がワイングラス状に広がるため、配線層の堆積と、配線層に接する部分のビア導電体の体積の比が小さくなり、ストレスマイグレーションが緩和される。
【0072】
以上説明した実施例においては、1つのデュアルダマシン配線を形成した。実際の半導体装置においては、多層の配線層を形成し、各配線層において複数のデュアルダマシン構造を形成する。
【0073】
図4は、半導体集積回路装置の構成例を示す断面図である。シリコン基板10の表面には、シャロートレンチアイソレーションにより素子分離領域STIが形成され、活性領域が画定されている。図に示す構造においては、1つの活性領域内にnチャネルMOSトランジスタn‐MOSが形成され、他の活性領域内にpチャネルMOSトランジスタp‐MOSが形成されている。
【0074】
各トランジスタは、基板表面上に絶縁ゲート電極構造を有し、ゲート電極の両側の基板内にn型又はp型のソース/ドレイン領域11が形成されている。これらのソース/ドレイン領域は、前述の実施例における導電性領域である。
【0075】
シリコン基板10表面上に第1エッチストッパ層12、第1層間絶縁膜15の積層が形成され、上述の実施例同様、バリアメタル層18、19、主配線層20のデュアルダマシン第1配線構造が形成されている。これらのデュアルダマシン配線も、その上方に形成される配線に対しては前述の実施例における導電性領域となる。
【0076】
図においては、両端の導電性領域11上にそれぞれ引き出し配線構造が形成され、中央の2つの導電領域11上に相互を接続する他の配線構造が形成されている。すなわち、図に示す2つのMOSトランジスタは、コンプリメンタリMOS(CMOS)トランジスタを構成している。
【0077】
以上説明した第1配線層の上に、第2エッチストッパ層22、第2層間絶縁膜25の積層が形成され、この積層内に、第1配線層同様、バリアメタル層28、29、主配線層30のデュアルダマシン第2配線構造が形成されている。
【0078】
さらに上層には、第3エッチストッパ層32、第3層間絶縁膜35が積層され、この積層内にバリアメタル層38、39、主配線層40のデュアルダマシン第3配線構造が形成されている。
【0079】
さらに上層には、第4エッチストッパ層42、第4層間絶縁膜45の積層が形成され、この積層内にバリアメタル層48、49、主配線層50のデュアルダマシン第4配線構造が形成されている。このデュアルダマシン配線構造の表面を覆って、保護膜52が形成されている。
【0080】
これらのデュアルダマシン配線も、前述の実施例のデュアルダマシン配線に相当する。このように、多層配線構造をデュアルダマシン配線構造を用いて形成することにより、高集積度で付随容量が小さく、配線抵抗の小さい配線構造を形成することができる。
【0081】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。銅配線を用いた高速動作可能な半導体集積回路装置を説明したが、デュアルダマシン配線はアルミニウム配線を高密度に形成するのにも有効である。高速動作の要求が緩和される場合、配線材料、層間絶縁膜材料等は、より広い範囲から選択できる。
【0082】
例えば層間絶縁膜は、シリコン酸化膜、弗素、燐、ボロン等を添加した添加物含有シリコン酸化膜、水素シルセスキオキサン(HSQ),テトラエトキシシリケート(TEOS)など原料の異なるシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、シロキサン結合を有する無機化合物膜、有機化合物膜等から選択する事ができる。エッチストップ層として、シリコン窒化膜の他、シリコン酸化窒化膜、シリコンカーバイド(SiC,SiC:H)等を用いてもよい。
【0083】
デュアルダマシン配線は、金属または金属化合物で形成できる。金属としては、金、銀、白金、銅、アルミニウム、タングステン、チタン、タンタル、モリブデン等、またはこれらの合金を用いることができる。金属化合物としては、チタンナイトライド、タンタルナイトライド、タングステンナイトライド、またはモリブデンナイトライド等を用いることができる。
【0084】
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【0085】
【発明の効果】
以上説明したように、本発明によれば、デュアルダマシン配線構造を有する半導体集積回路装置において、下地配線層の表面を酸化させず、良好なビア孔形状を有するデュアルダマシン配線構造を作成することができる。
【図面の簡単な説明】
【図1】 本発明の実施例による半導体集積回路装置の製造方法を概略的に示す断面図である。
【図2】 本発明の他の実施例による半導体集積回路装置の製造を説明する断面図である。
【図3】 本発明の他の実施例による半導体集積回路装置の製造を説明する断面図である。
【図4】 半導体集積回路装置の構成を示す断面図である。
【図5】 従来の技術によるデュアルダマシンプロセスの例を示す断面図である。
【符号の説明】
U 下地
L 導電性領域
s エッチングストッパ膜
d 層間絶縁膜
ar 反射防止膜
M マスク
VH ビア孔
WT 配線溝
b バリアメタル層
w 主配線層
Claims (4)
- (a)半導体基板を含み、表面に導電性領域を有する下地の上に、エッチングストッパ膜と層間絶縁膜とを堆積する工程と、
(b)前記層間絶縁膜、エッチングストッパ膜を貫通し、前記導電性領域に達するビア孔を形成する工程と、
(c)前記ビア孔底面上に第1バリアメタル層を形成する工程と、
(d)前記層間絶縁膜に、平面視上前記ビア孔と重複する配線溝を形成する工程と、
(e)前記配線溝、前記ビア孔を埋め込んで第2バリアメタル層および主配線層を順次形成してデュアルダマシン配線を形成する工程と
を含む半導体装置の製造方法。 - 前記工程(b)が、前記層間絶縁膜上に第1レジストパターンを形成し、該レジストパターンをエッチングマスクとして該層間絶縁膜をエッチングし、該レジストパターンを除去した後、前記エッチングストッパ膜をエッチングし、
前記工程(c)が前記ビア孔底面上と前記層間絶縁膜上面上に前記第1バリアメタル層を形成し、
前記工程(d)が、前記ビア孔内の第1バリアメタル層上に保護詰物を装填し、前記層間絶縁膜上面上の前記第1バリアメタル層上に第2レジストパターンを形成し、該第2レジストパターンをエッチングマスクとして前記層間絶縁膜上面上の該第1バリアメタル層をエッチングしてハードマスクを形成し、該第2レジストパターンを除去し、該ハードマスクをエッチングマスクとして該層間絶縁膜をエッチングする
請求項1記載の半導体装置の製造方法。 - 前記工程(b)が、前記層間絶縁膜上に第1レジストパターンを形成し、該レジストパターンをエッチングマスクとして該層間絶縁膜をエッチングし、該レジストパターンを除去した後、前記エッチングストッパ膜をエッチングし、
前記工程(c)が前記ビア孔底面上と前記層間絶縁膜上面上に前記第1バリアメタル層を形成し、前記層間絶縁膜上面上の第1バリアメタル層を除去し、
前記工程(d)が、露出した層間絶縁膜上面上に第2レジストパターンを形成し、該第2レジストパターンをエッチングマスクとして該層間絶縁膜をエッチングする
請求項1記載の半導体装置の製造方法。 - 前記工程(d)が、前記配線溝形成と同時に前記ビア孔上部を配線溝に向って広がる形状にエッチングする請求項1〜3のいずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076816A JP4211910B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076816A JP4211910B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280450A JP2002280450A (ja) | 2002-09-27 |
JP4211910B2 true JP4211910B2 (ja) | 2009-01-21 |
Family
ID=18933687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001076816A Expired - Fee Related JP4211910B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211910B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068848A (ja) * | 2001-08-29 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP5047504B2 (ja) * | 2005-02-05 | 2012-10-10 | 三星電子株式会社 | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 |
US7354856B2 (en) | 2005-03-04 | 2008-04-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming dual damascene structures with tapered via portions and improved performance |
US8907483B2 (en) | 2012-10-10 | 2014-12-09 | Globalfoundries Inc. | Semiconductor device having a self-forming barrier layer at via bottom |
-
2001
- 2001-03-16 JP JP2001076816A patent/JP4211910B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002280450A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
JP4858895B2 (ja) | 半導体装置の製造方法 | |
JP4956919B2 (ja) | 半導体装置およびその製造方法 | |
JP5396065B2 (ja) | 半導体装置の製造方法 | |
KR100671805B1 (ko) | 반도체 장치와 그 제조 방법 | |
US7514354B2 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
JP4173374B2 (ja) | 半導体装置の製造方法 | |
KR20070036528A (ko) | 이미지 센서 및 그 제조방법 | |
JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
US20050275107A1 (en) | Contact etching utilizing multi-layer hard mask | |
US6849536B2 (en) | Inter-metal dielectric patterns and method of forming the same | |
US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
JP4211910B2 (ja) | 半導体装置の製造方法 | |
US10453794B2 (en) | Interconnect structure for semiconductor devices | |
JP2009290240A (ja) | 半導体装置 | |
JP2012080133A (ja) | 半導体装置の製造方法 | |
JP5104924B2 (ja) | 半導体装置 | |
KR100791694B1 (ko) | 듀얼 다마신을 이용한 금속 배선의 제조 방법 | |
KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
KR20080060360A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20040056832A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080604 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |