JP4211910B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4211910B2 JP4211910B2 JP2001076816A JP2001076816A JP4211910B2 JP 4211910 B2 JP4211910 B2 JP 4211910B2 JP 2001076816 A JP2001076816 A JP 2001076816A JP 2001076816 A JP2001076816 A JP 2001076816A JP 4211910 B2 JP4211910 B2 JP 4211910B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- via hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特にダマシン配線を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置は、半導体チップ内に多数の素子を形成し、半導体チップ上に多層配線を形成することによって作成される。多層配線は、多層の配線層と、配線層間を絶縁する層間絶縁膜によって形成される。従来、異なる層間の電気的接続を形成するため、層間絶縁膜上に上層の配線層を形成する前に、層間絶縁膜を貫通するビア孔が形成される。上層配線を形成する際に、ビア孔内も配線層で埋められる。
【０００３】
配線パターンの形成は、層間絶縁膜上に配線層を形成し、その上にレジストマスクを形成し、レジストマスクをエッチングマスクとして配線層をエッチングすることによって行なわれる。配線パターン側壁上の堆積物等は、アルカリ薬液等によって除去される。その後、同層内の配線パターン間及び上層及び下層の配線パターン間を絶縁するために、酸化シリコン等で形成される層間絶縁膜をプラズマＣＶＤ等を用いて形成する。
【０００４】
従来、配線材料としては、エッチングの可能なアルミニウム（Ａｌ）やタングステン（Ｗ）等が用いられた。配線パターン形成後、レジストマスクを除去するためのアッシングにおいて、配線パターン表面が酸化されるのを防止するため、ＡｌやＷの主配線層の上に、ＴｉＮ等の酸化防止層を形成することも行なわれる。
【０００５】
半導体集積回路装置においては、常に集積度の向上が求められている。集積度を向上するため、半導体素子は微細化され、単位面積内により多くの半導体素子を形成する。半導体素子が微細化され、集積度が向上すると、その上に形成される配線の密度も増加する。配線密度が増加すると、各配線の幅及び同層内の隣接する配線間の間隔は減少する。
【０００６】
配線層の厚さを同一に保つと、配線幅の減少は抵抗の増加を伴う。また、隣接する配線間の間隔の減少は、配線間の容量の増加を伴う。配線抵抗の増加を低減するためには、配線層の厚さを厚くすることが必要である。配線の断面積を一定に保とうとすれば、配線幅の減少分を配線層厚さの増加により補償しなければならない。
【０００７】
しかしながら、配線層の厚さを増加すると、隣接する配線間の対向面積が増大し、配線間の容量をさらに増加させることになる。配線抵抗の増大および配線間容量の増大は、信号伝達スピードを減少させることになる。メモリー装置においては、高集積化と低消費電力化が主な課題であるため、従来通りＡｌ等の配線材料が用いられている。
【０００８】
ロジック回路においては演算速度が主な課題であり、信号伝達スピードの減少は極力防がなければならない。このため、配線の抵抗を低減し、付随容量を低減することが望まれる。配線の抵抗を低減するためには、配線材料としてＡｌよりも抵抗率の低いＣｕ等の高融点金属を用いることが提案されている。配線の付随容量を低減するためには、配線間を絶縁する絶縁膜の誘電率を低減することが提案されている。例えば、低誘電率の絶縁膜として、弗素を含むシリコン酸化膜（ＦＳＧ）等が用いられる。
【０００９】
Ｃｕ配線は、エッチングによってパターニングすることが困難である。このため、Ｃｕ層のパターンを形成するために、絶縁膜に溝（トレンチ）を形成し、溝を埋め戻すようにＣｕ層を形成し、絶縁膜上の不要のＣｕ層を化学機械研磨（ＣＭＰ）等によって除去するダマシンプロセスが用いられる。ダマシンプロセスとして、シングルダマシンプロセスとデュアルダマシンプロセスとが知られている。
【００１０】
シングルダマシンプロセスでは、下層絶縁膜上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、ホトレジストパターンを除去した後ビア孔を埋め込んでＣｕ層を形成し、下層絶縁膜上の不要のＣｕ層をＣＭＰで除去し、さらに上層絶縁膜を形成し、配線溝用ホトレジストパターンを形成し、上の絶縁膜に配線溝をエッチングし、ホトレジストパターンを除去した後配線溝を埋め込んでＣｕ層を形成し、上層絶縁膜上の不要のＣｕ層をＣＭＰで除去する。
【００１１】
デュアルダマシンプロセスでは、絶縁膜上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、同一絶縁膜上に配線溝用ホトレジストパターンを形成し、配線溝をエッチングし、その後同一プロセスでビア孔と配線溝とを埋め戻すＣｕ層を形成し、ＣＭＰにより絶縁膜上の不要Ｃｕ層を除去する。
【００１２】
なお、ビア孔を形成した後、ホトレジストパターンをアッシングで除去する時、下層Ｃｕ配線層が露出していると、露出しているＣｕ配線表面が酸化されてしまう。Ｃｕ配線表面の酸化を防止するために、Ｃｕ配線パターンを形成した後、Ｃｕ配線表面を覆ってエッチングストッパの機能を有する酸化防止膜を形成する。このエッチングストッパ兼用酸化防止膜は、例えばＳｉＮ層によって形成される。
【００１３】
エッチングストッパ兼用酸化防止膜を絶縁膜の下に配置した場合、絶縁膜を貫通し、エッチングストッパ兼用酸化防止膜を露出するビア孔をエッチングにより形成し、この段階でホトレジストパターンはアッシングにより除去する。その後ビア孔底に露出したエッチングストッパ兼用酸化防止膜を除去する。簡単のため、エッチングストッパ兼用酸化防止膜をエッチングストッパ膜（層）と呼ぶ。
【００１４】
なお、Ｃｕは酸化シリコン等の絶縁膜中に拡散し、絶縁膜の誘電特性を劣化させる性質を有する。Ｃｕの拡散を防止するために、Ｃｕ配線層形成前にＴｉＮ、ＴａＮ等のバリア層を形成し、その上にＣｕ配線層を形成する。Ｃｕ配線上のエッチングストッパ（ＳｉＮ）膜もＣｕの拡散を防止する機能を有する。
【００１５】
配線溝エッチング時の深さ制御のため、層間絶縁膜中間深さにエッチングストッパ層を介在させる方法が知られている。エッチングストッパ層としては、例えばプラズマＳｉＮ膜が用いられる。このエッチングストッパ膜上方の層間絶縁膜をエッチングした後、レレジストマスクをアッシングし、配線溝底面に露出したエッチングストッパ膜を除去する。しかしながら、配線溝側面には、エッチングストッパ膜が露出し、配線間容量を増加させる原因となる。そこで、エッチングストッパ膜なしで配線溝深さをコントロールする方法が提案されている。
【００１６】
デュアルダマシン法においては、ビア孔と配線溝の位置ずれによるビア孔の開口面積が変わらない方式が有利である。このため、先ずレジストパターンをエッチングマスクとしてビア孔をエッチング加工し、次にレジストパターンをエッチングマスクとして配線溝をエッチングする方式（先ビア方式デュアルダマシン法と呼ぶ）が提案されている。この先ビア方式の場合には、ビア孔加工後に配線溝のエッチングを行なうので、配線溝エッチング時にビア孔底面がエッチングされてしまう問題がある。ビア孔に有機材料を埋め込んで配線溝エッチング時のビア孔底面を保護する方法がとられる。
【００１７】
ビア孔に有機材料を埋め込んで配線溝エッチングを行なう場合、有機材料の詰物の高さを制御することが必要となる。有機材料の詰物の埋め込み高さが低いと、溝エッチング時に有機材料の詰物が消滅し、ビア孔底面の保護の役割が不充分となる。保護詰物の高さが高いと、有機材料の保護詰物がマスクとなり、シャドーイングと呼ばれる異常エッチングを生じる。すなわち、詰物周辺が深くエッチングされるが、この時詰物に接した部分の層間絶縁膜が残されてしまう。この残る層間絶縁膜は、詰物を除去した後上方に鋭く突出する形状を有する。このエッチング残りがビア孔周辺に残ると、Ｃｕ等の高融点金属層形成時に埋め込み不良が発生してしまう。
【００１８】
図５を参照して配線溝エッチング時にエッチングストッパ層を用いない先ビア方式デュアルダマシン法を説明する。
【００１９】
図５（Ａ）に示すように、表面にＣｕ配線等の導電性領域Ｌを有する下地表面上に、例えば厚さ約５０ｎｍのプラズマＳｉＮ膜ｓをエッチングストッパ膜として成膜し、その上に例えば厚さ１５００ｎｍの弗素含有シリケートガラス（ＦＳＧ）で形成された層間絶縁膜ｄを成膜する。層間絶縁膜ｄの表面上に、例えば厚さ５０ｎｍのＳｉＮ膜で形成された反射防止膜ａｒを成膜する。
【００２０】
反射防止膜ａｒ上にレジストパターンＭ１を作成する。レジストパターンＭ１をエッチングマスクとし、反射防止膜ａｒ、層間絶縁膜ｄをエッチングしてビア孔ＶＨを形成し、エッチングストッパ膜ｓを露出する。この段階でレジストパターンＭ１をアッシングにより除去する。
【００２１】
図５（Ｂ）に示すように、ビア孔ＶＨ内に有機材料の詰物ｐｐを装填し、反射防止膜ａｒ上に配線溝を形成するためのレジストパターンＭ２を作成する。
【００２２】
図５（Ｃ）に示すように、レジストパターンＭ２をエッチングマスクとし、反射防止膜ａｒ、層間絶縁膜ｄの厚さ８００ｎｍ分をエッチングし、配線溝ＷＴを形成する。この際、配線溝ＷＴ下面にはエッチングストッパ膜が存在しないため、ビア孔ＶＨ肩部のエッチングも進行し、有機材料の保護詰物ｐｐ上面よりも下までエッチングが進行する。この時、保護詰物ｐｐの周辺に上方に鋭く突出する層間絶縁膜のエッチング残りｘが形成される。
【００２３】
配線溝エッチングの後、レジストパターンＭ２、保護詰物ｐｐをアッシングで除去し、反射防止膜ａｒとビア孔内に露出したエッチングストッパｓをエッチングで除去する。
【００２４】
図５（Ｄ）がＳｉＮの反射防止膜及びエッチングストッパ膜を除去した状態を示す。ビア孔ＶＨの周辺に上方に鋭く突出するエッチング残りｘが形成されている。
【００２５】
図５（Ｅ）に示すように、例えば厚さ約２５ｎｍのＴａＮ膜をバリアメタル層ｂとしてスッパッタリングで成膜し、続いて厚さ約２００ｎｍのＣｕ層をシード層としてスッパッタリングで成膜する。
【００２６】
次に、シード層上に、Ｃｕメッキ層を厚さ約１３００ｎｍ成膜し、Ｃｕの主配線層を形成する。このメッキ工程において、エッチング残りｘの周辺にボイドｖｄが形成されることがある。ボイドｖｄが形成されると、下地の導電性領域Ｌから配線への接続抵抗が増加してしまう。
【００２７】
図５（Ｆ）に示すように、層間絶縁膜ｄ上面上に堆積した主配線層ｗ、バリアメタル層ｂを化学機械研磨（ＣＭＰ）で除去する。このようにして、デュアルダマシン配線が形成される。ボイドｖｄが形成されると、導電性領域Ｌから配線パターンへの抵抗が増大してしまう。
【００２８】
ボイド発生を防止するため、有機材料の保護詰物の高さを制御してビア孔肩部のエッチングよりも低くなるようにすると、配線溝エッチング時に有機材料の保護詰物が消滅し、ビア孔低部のエッチングストッパ膜がエッチングされ、下地の導電性領域Ｌ表面に悪影響を与えることがある。
【００２９】
多層配線では、上層配線ほど配線ルールは緩くなる。しかし、上層配線ほど配線幅、厚さ（高さ）は大きくなる。つまり深い配線溝形成が必要となる。深い配線溝をエッチングするほどビア孔肩部のエッチング量も多くなる。一方、長いエッチング時間に耐えるため、有機材料の保護詰物の高さも高くする必要がある。従って、有機材料の保護詰物の高さとビア孔内部のエッチング残りの発生はトレードオフの関係となり、上層配線程難しくなる。
【００３０】
【発明が解決しようとする課題】
エッチングストッパ膜を用いず、先ビア方式のデュアルダマシン配線を形成する場合、ビア孔下部を保護し、かつ異常エッチングを防止することが望まれる。
【００３１】
本発明の目的は、配線溝エッチングのためにエッチングストッパ膜を用いることなく、ビア孔周辺にエッチング残りを生じることなく、下地の導電性領域に悪影響を与えることの無い半導体装置の製造方法を提供することである。
【００３２】
本発明の他の目的は、上述の製造方法により製造するのに適した構造を有する半導体装置を提供することである。
【００３３】
【課題を解決するための手段】
本発明の一観点によれば、
（ａ）半導体基板を含み、表面に導電性領域を有する下地の上に、エッチングストッパ膜と層間絶縁膜とを堆積する工程と、
（ｂ）前記層間絶縁膜、エッチングストッパ膜を貫通し、前記導電性領域に達するビア孔を形成する工程と、
（ｃ）前記ビア孔底面上に第１バリアメタル層を形成する工程と、
（ｄ）前記層間絶縁膜に、平面視上前記ビア孔と重複する配線溝を形成する工程と、
（ｅ）前記配線溝、前記ビア孔を埋め込んで第２バリアメタル層および主配線層を順次形成してデュアルダマシン配線を形成する工程と
を含む半導体装置の製造方法
が提供される。
【００３５】
ビア孔底面上に第１バリアメタル層を形成した後、配線溝を形成するため、ビア孔に有機材料の保護詰物を装填する必要がなくなる。有機材料の保護詰物を用いず、第１バリアメタル層によってエッチングストッパ膜を保護するため、ビア孔周辺の層間絶縁膜中にエッチング残りは発生せず、エッチング異常を防止できる。
【００３６】
配線溝のエッチングを制御するためにエッチングストッパ膜を用いないため、配線溝エッチングと共に上部の肩が削られて間口が広くなる。すなわち、ビア孔の断面形状はワイングラス状になる。このため、ストレスマイグレーションに対して耐性の高い配線構造が得られる。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例による半導体装置及びその製造方法を説明する。
【００３８】
図１（Ａ）に示すように、表面に導電性領域Ｌを有する下地Ｕを準備する。下地Ｕは、半導体基板を含み、半導体基板中には複数のトラジスタＱが形成されている。なお、導電性領域ＬがトランジスタＱの電極領域であってもよい。
【００３９】
下地Ｕの導電性領域Ｌを覆って、エッチングストッパ膜ｓを形成し、その上に層間絶縁膜ｄを形成する。層間絶縁膜は、例えば酸化シリコン、弗素含有シリケートガラス（ＦＳＧ）、水素シルセスキオキサン（ＨＳＱ）から形成した酸化シリコン、テトラエトキシシリケート（ＴＥＯＳ）から形成した酸化シリコン等で形成できる。エッチングストッパ膜ｓは、層間絶縁膜ｄのエッチングに対し、エッチングストッパの機能を有する膜であり、例えば窒化シリコン、シリコンカーバイト等で形成される。
【００４０】
層間絶縁膜ｄの上に、ビア孔を形成するための開口を有するマスクＭ１を作成する。マスクＭ１は、例えばレジストパターンで形成される。マスクＭ１の開口は、下地Ｕの導電性領域Ｌと位置合わせされている。
【００４１】
マスクＭ１をエッチングマスクとし、層間絶縁膜ｄのエッチングを行なう。エッチングストッパｓを露出させてエッチングを停止し、マスクＭ１をアッシング等により除去する。その後、形成したビア孔ＶＨ底面に露出したエッチングストッパ膜ｓを除去する。
【００４２】
図１（Ｂ）に示すように、このようにして形成したビア孔ＶＨの底面上にＴｉＮ、ＴａＮ等の第１バリアメタルｂ１を形成する。第１バリアメタル層ｂ１は、層間絶縁膜ｄのエッチングに対し、著しく低いエッチングレート比を有する材料で形成される。
【００４３】
図１（Ｃ）に示すように、層間絶縁膜ｄの表面上に配線溝に対応する開口を有するマスクＭ２を作成する。マスクＭ２の開口は、ビア孔を完全に含むことが望ましく、少なくともビア孔と重複することが必要である。マスクＭ２は、第１バリアメタル層と同一材料で形成しても、レジスト等で形成しても良い。マスクＭ２をエッチングマスクとし、層間絶縁膜ｄのエッチングを行なう。層間絶縁膜ｄの所定厚さをエッチングし、配線溝ＷＴを形成する。この時、ビア孔ＶＨの肩部のエッチングも進行し、ビア孔上部では断面形状が上方に向うに従って次第に広がるワイングラス型ビア孔となる。
【００４４】
配線溝のエッチングにおいて、ビア孔底面は第１バリアメタル層ｂ１により覆われているため、下地Ｕの導電性領域Ｌがエッチングの影響を受けることが防止される。
【００４５】
図１（Ｄ）に示すように、第１バリアメタル層ｂ１を残したまま、ビア孔ＶＨ、配線溝ＷＴ内に第２バリアメタル層ｂ２、主配線層ｗの形成を行なう。例えば、ＴａＮ、ＴｉＮ等のバリアメタル層ｂ２をスパッタリングで形成し、続いてＣｕのシード層をスパッタリングで形成し、Ｃｕのメッキを行なって主配線層ｗを形成する。
【００４６】
その後、層間絶縁膜ｄ上に堆積した不要のバリアメタル層、主配線層をＣＭＰ、エッチバック等より除去する。なお、マスクＭ２は、配線溝のエッチング後アッシング、ＣＭＰ等により除去する。
【００４７】
以上説明した工程によれば、図１（Ｃ）に示す配線用エッチング時、ビア孔ＶＨ底面は第１バリアメタル層ｂ１により覆われているため、下地Ｕの導電性領域Ｌ表面を保護するために、エッチングストッパ膜、有機材料の保護詰物等を設ける必要がなくなる。有機材料の保護詰物を用いないため、エッチング異常（エッチング残り）を生じることも無い。
【００４８】
図２（Ａ）〜（Ｈ）は、より具体的な半導体装置の製造方法を示す断面図である。銅配線Ｌを表面に有する下地上に、厚さ約５０ｎｍの窒化シリコン膜で形成されたエッチングストッパ膜ｓが形成されている。エッチングストッパ膜ｓの上に、厚さ約１５００ｎｍのＦＳＧ膜で形成された層間絶縁膜ｄを成膜する。層間絶縁膜ｄ表面に厚さ約５０ｎｍの窒化シリコン膜で形成された反射防止膜ａｒを形成する。反射防止膜ａｒ上に、レジスト膜を塗布、露光、現像し、ビア孔に対応する開口を有するレジストパターンＭ１を作成する。
【００４９】
レジストパターンＭ１をエッチングマスクとし、ＣＨＦ3＋Ｏ2を主エッチングガスとするエッチングを行ない、窒化シリコンの反射防止膜ａｒをエッチングする。
【００５０】
次に、Ｃ4Ｆ8を主エッチングガスとして、層間絶縁膜ｄのエッチングを行なって、ビア孔ＶＨを形成する。エッチングストッパ膜ｓが露出した段階でエッチングを停止する。エッチングストッパ膜でエッチングを自動停止させるには［Ｃ］／［Ｆ］比の大きいＣxＦyガスを用いるのが好ましい。例えばＣ4Ｆ8、Ｃ5Ｆ8ガス等を用いる。レジストマスクＭ１をアッシングで除去する。このアッシングにおいて、銅配線Ｌ表面はエッチングストッパ膜ｓで覆われているため、酸化を防止される。
【００５１】
図２（Ｂ）に示すように、ＣＨＦ3＋Ｏ2をエッチングガスとし、窒化シリコン膜のエッチングを行なう。層間絶縁膜ｄ表面上の反射防止膜ａｒ及びビア孔ＶＨ底面に露出したエッチングストッパｓが除去される。
【００５２】
図２（Ｃ）に示すように、上方より指向性を高めたイオン化スパッタリング（イオン化物理気相堆積ｉＰＶＤ）により、ＴｉＮ層から形成された第１バリアメタル層ｂ１を層間絶縁膜ｄ表面上で厚さ約２００ｎｍ成膜する。なお、層間絶縁膜ｄ表面上に厚さ約２００ｎｍのＴｉＮ層が成膜された時、ビア孔底面には厚さ約６０ｎｍの第１バリアメタル層ｂ１が成膜される。なお、第１バリアメタル層をＴｉ／ＴｉＮの積層で形成しても良い。
【００５３】
第１バリアメタル層ｂ１を成膜したビア孔ＶＨ内に有機材料の保護詰物ｐｐを装填する。
【００５４】
図２（Ｄ）に示すように、層間絶縁膜ｄ上に形成した第１バリアメタル層ｂ１の表面上に、レジスト膜を塗布、露光、現像し、配線溝をエッチングするためのレジストパターンＭ２を作成する。
【００５５】
図２（Ｅ）に示すように、レジストパターンＭ２をエッチングマスクとし、Ｃｌ2＋ＢＣｌ3を主エッチングガスとしたエッチングを行ない、層間絶縁膜ｄ表面上の第１バリアメタル層ｂ１のエッチングを行なう。なお、有機材料の保護詰物ｐｐは、第１バリアメタル層よりもエッチングレートが速く、ビア孔ＶＨ上部の保護詰物はエッチングにより消失する。しかしながら、保護詰物ｐｐ下に配置された第１バリアメタル層ｂ１はエッチングされず残る。
【００５６】
このエッチングにおいては、保護詰物ｐｐのエッチングレートが速いため、エッチング異常は発生し難い。その後レジストパターンＭ１及び保護詰物ｐｐをアッシング等により除去する。層間絶縁膜ｄ上に第１バリアメタル層ｂ１で形成されたハードマスクが残る。
【００５７】
図２（Ｆ）に示すように、層間絶縁膜ｄ表面上に形成された第１バリアメタル層ｂ１のハードマスクをエッチングマスクとし、層間絶縁膜ｄを深さ約８００ｎｍエッチングする。このエッチングにおいて、ビア孔ＶＨの肩部のエッチングも進行し、ビア孔ＶＨ上部は断面がワイングラス形状となる。又、ビア孔ＶＨ底面には第１バリアメタル層ｂ１が形成されており、下地の銅配線Ｌがエッチングの悪影響を受けることが防止される。このようにして、ビア孔ＶＨの上部に配線溝ＷＴが形成される。
【００５８】
図２（Ｇ）に示すように、配線溝ＷＴ及びビア孔ＶＨ表面に指向性を弱めたイオン化スパッタリングにより、例えば厚さ約２５ｎｍのＴｉＮ層で形成された第２バリアメタル層ｂ２を堆積し、続いて厚さ約２５０ｎｍのＣｕ層で形成されたシード層を形成する。指向性を弱めたスパッタリングにより、ビア孔ＶＨおよび配線溝ＷＴの側壁上にも堆積が生じる。シード層上に厚さ約１３００ｎｍのＣｕ層をメッキにより成膜し、主配線層ｗを形成する。
【００５９】
図２（Ｈ）に示すように、層間絶縁膜ｄ上面上に堆積したＣｕ層ｗ、バリアメタル層ｂ２、ｂ１を化学機械研磨（ＣＭＰ）により除去する。
【００６０】
なお、バリアメタルとしてＴｉＮを用いる場合を説明したが、バリアメタルはチタン、チタン化合物、タンタル、タンタル化合物からなる群から選択することができる。主配線としてＣｕを用いる場合を説明したが、主配線の材料として金、銀、白金、銅、アルミニウム、アルミニウム合金、タングステン、タングステン化合物、モリブデン、モリブデン化合物、チタン、チタン化合物、タンタル、タンタル化合物からなる群から選択した材料を用いることができる。
【００６１】
層間絶縁膜は、プラズマＳｉＯ2、燐含有シリケートガラス（ＰＳＧ）、ボロンー燐含有シリケートガラス（ＢＰＳＧ）、弗素含有シリケートガラス（ＦＳＧ）、水素シルセキオキサン（ＨＳＱ）、テトラエトキシシリケート（ＴＥＯＳ）からなら群から選択することができる。又、バリアメタル層、シードメタル層の堆積は、イオン化物理気相堆積、ロングスロースパッタリング、コリメータースパッタリング等により行なうことができる。イオン化物理堆積とロングスロースパッタリングを組み合わせることも有効である。
【００６２】
図３（Ａ）〜（Ｆ）は、本発明の他の実施例による半導体装置の製造方法を示す断面図である。
【００６３】
図３（Ａ）は、図２（Ｃ）と同様の状態を示す。すなわち、層間絶縁膜ｄ、エッチングストッパ膜ｓにはビア孔ＶＨが形成され、ビアＶＨ底面及び層間絶縁膜ｄ上面上にＴｉＮに代え、ＴａＮの第１バリアメタル層ｂ１が成膜されている。又、ビア孔ＶＨ内には、有機材料の保護詰物ｐｐが装填されている。
【００６４】
図３（Ｂ）に示すように、層間絶縁膜ｄ表面上の第１バリアメタル層ｂ１をＣＭＰにより除去する。その後、ビア孔ＶＨ内の保護詰物ｐｐもアッシング等により除去する。なお、本実施例において保護詰物ｐｐは、ＣＭＰにおいてビア孔ＶＨ内面を保護するものであるが、必須の構成要件ではない。
【００６５】
図３（Ｃ）に示すように、層間絶縁膜ｄ上面上に配線溝の開口を有するレジストパターンＭ２を作成する。
【００６６】
レジストパターンＭ２をエッチングマスクとし、Ｃ4Ｆ8を主エッチングガスとし、層間絶縁膜ｄを深さ約８００ｎｍエッチングする。このエッチングにおいて、ビア孔ＶＨの肩部のエッチングも進行し、ビア孔ＶＨはワイングラス形状となる。
【００６７】
図３（Ｄ）に示すように、エッチング終了後レジストパターンＭ２をアッシングにより除去する。この時、下地銅配線Ｌの表面は第１バリアメタル層ｂ１に覆われており、酸化を防止される。
【００６８】
図３（Ｅ）に示すように、イオン化スパッタリングにより、厚さ約２５ｎｍのＴａＮ層で形成された第２バリアメタル層ｂ２、厚さ約２５０ｎｍのＣｕ層で形成されたシード層を成膜する。続いて、厚さ約１３００ｎｍのＣｕ層をメッキで成膜する。このようにして、主配線層ｗが形成される。
【００６９】
図３（Ｆ）に示すように、層間絶縁膜ｄ上面上に堆積した不要な主配線層ｗ、バリアメタル層ｂ２をＣＭＰにより除去する。
【００７０】
本実施例においても、図３（Ｃ）に示す配線溝エッチング工程において、ビア孔ＶＨ内部には保護詰物を装填しておらず、ビア孔ＶＨ周辺にエッチング異常を生じることがない。ビア孔底面は第１バリアメタル層で保護されているため、下地配線に悪影響を与えることも防止される。
【００７１】
ビア孔上部がワイングラス状に広がるため、配線層の堆積と、配線層に接する部分のビア導電体の体積の比が小さくなり、ストレスマイグレーションが緩和される。
【００７２】
以上説明した実施例においては、１つのデュアルダマシン配線を形成した。実際の半導体装置においては、多層の配線層を形成し、各配線層において複数のデュアルダマシン構造を形成する。
【００７３】
図４は、半導体集積回路装置の構成例を示す断面図である。シリコン基板１０の表面には、シャロートレンチアイソレーションにより素子分離領域ＳＴＩが形成され、活性領域が画定されている。図に示す構造においては、１つの活性領域内にｎチャネルＭＯＳトランジスタｎ‐ＭＯＳが形成され、他の活性領域内にｐチャネルＭＯＳトランジスタｐ‐ＭＯＳが形成されている。
【００７４】
各トランジスタは、基板表面上に絶縁ゲート電極構造を有し、ゲート電極の両側の基板内にｎ型又はｐ型のソース／ドレイン領域１１が形成されている。これらのソース／ドレイン領域は、前述の実施例における導電性領域である。
【００７５】
シリコン基板１０表面上に第１エッチストッパ層１２、第１層間絶縁膜１５の積層が形成され、上述の実施例同様、バリアメタル層１８、１９、主配線層２０のデュアルダマシン第１配線構造が形成されている。これらのデュアルダマシン配線も、その上方に形成される配線に対しては前述の実施例における導電性領域となる。
【００７６】
図においては、両端の導電性領域１１上にそれぞれ引き出し配線構造が形成され、中央の２つの導電領域１１上に相互を接続する他の配線構造が形成されている。すなわち、図に示す２つのＭＯＳトランジスタは、コンプリメンタリＭＯＳ（ＣＭＯＳ）トランジスタを構成している。
【００７７】
以上説明した第１配線層の上に、第２エッチストッパ層２２、第２層間絶縁膜２５の積層が形成され、この積層内に、第１配線層同様、バリアメタル層２８、２９、主配線層３０のデュアルダマシン第２配線構造が形成されている。
【００７８】
さらに上層には、第３エッチストッパ層３２、第３層間絶縁膜３５が積層され、この積層内にバリアメタル層３８、３９、主配線層４０のデュアルダマシン第３配線構造が形成されている。
【００７９】
さらに上層には、第４エッチストッパ層４２、第４層間絶縁膜４５の積層が形成され、この積層内にバリアメタル層４８、４９、主配線層５０のデュアルダマシン第４配線構造が形成されている。このデュアルダマシン配線構造の表面を覆って、保護膜５２が形成されている。
【００８０】
これらのデュアルダマシン配線も、前述の実施例のデュアルダマシン配線に相当する。このように、多層配線構造をデュアルダマシン配線構造を用いて形成することにより、高集積度で付随容量が小さく、配線抵抗の小さい配線構造を形成することができる。
【００８１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。銅配線を用いた高速動作可能な半導体集積回路装置を説明したが、デュアルダマシン配線はアルミニウム配線を高密度に形成するのにも有効である。高速動作の要求が緩和される場合、配線材料、層間絶縁膜材料等は、より広い範囲から選択できる。
【００８２】
例えば層間絶縁膜は、シリコン酸化膜、弗素、燐、ボロン等を添加した添加物含有シリコン酸化膜、水素シルセスキオキサン（ＨＳＱ），テトラエトキシシリケート（ＴＥＯＳ）など原料の異なるシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、シロキサン結合を有する無機化合物膜、有機化合物膜等から選択する事ができる。エッチストップ層として、シリコン窒化膜の他、シリコン酸化窒化膜、シリコンカーバイド（ＳｉＣ，ＳｉＣ：Ｈ）等を用いてもよい。
【００８３】
デュアルダマシン配線は、金属または金属化合物で形成できる。金属としては、金、銀、白金、銅、アルミニウム、タングステン、チタン、タンタル、モリブデン等、またはこれらの合金を用いることができる。金属化合物としては、チタンナイトライド、タンタルナイトライド、タングステンナイトライド、またはモリブデンナイトライド等を用いることができる。
【００８４】
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、デュアルダマシン配線構造を有する半導体集積回路装置において、下地配線層の表面を酸化させず、良好なビア孔形状を有するデュアルダマシン配線構造を作成することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による半導体集積回路装置の製造方法を概略的に示す断面図である。
【図２】 本発明の他の実施例による半導体集積回路装置の製造を説明する断面図である。
【図３】 本発明の他の実施例による半導体集積回路装置の製造を説明する断面図である。
【図４】 半導体集積回路装置の構成を示す断面図である。
【図５】 従来の技術によるデュアルダマシンプロセスの例を示す断面図である。
【符号の説明】
Ｕ 下地
Ｌ 導電性領域
ｓ エッチングストッパ膜
ｄ 層間絶縁膜
ａｒ 反射防止膜
Ｍ マスク
ＶＨ ビア孔
ＷＴ 配線溝
ｂ バリアメタル層
ｗ 主配線層
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特にダマシン配線を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置は、半導体チップ内に多数の素子を形成し、半導体チップ上に多層配線を形成することによって作成される。多層配線は、多層の配線層と、配線層間を絶縁する層間絶縁膜によって形成される。従来、異なる層間の電気的接続を形成するため、層間絶縁膜上に上層の配線層を形成する前に、層間絶縁膜を貫通するビア孔が形成される。上層配線を形成する際に、ビア孔内も配線層で埋められる。
【０００３】
配線パターンの形成は、層間絶縁膜上に配線層を形成し、その上にレジストマスクを形成し、レジストマスクをエッチングマスクとして配線層をエッチングすることによって行なわれる。配線パターン側壁上の堆積物等は、アルカリ薬液等によって除去される。その後、同層内の配線パターン間及び上層及び下層の配線パターン間を絶縁するために、酸化シリコン等で形成される層間絶縁膜をプラズマＣＶＤ等を用いて形成する。
【０００４】
従来、配線材料としては、エッチングの可能なアルミニウム（Ａｌ）やタングステン（Ｗ）等が用いられた。配線パターン形成後、レジストマスクを除去するためのアッシングにおいて、配線パターン表面が酸化されるのを防止するため、ＡｌやＷの主配線層の上に、ＴｉＮ等の酸化防止層を形成することも行なわれる。
【０００５】
半導体集積回路装置においては、常に集積度の向上が求められている。集積度を向上するため、半導体素子は微細化され、単位面積内により多くの半導体素子を形成する。半導体素子が微細化され、集積度が向上すると、その上に形成される配線の密度も増加する。配線密度が増加すると、各配線の幅及び同層内の隣接する配線間の間隔は減少する。
【０００６】
配線層の厚さを同一に保つと、配線幅の減少は抵抗の増加を伴う。また、隣接する配線間の間隔の減少は、配線間の容量の増加を伴う。配線抵抗の増加を低減するためには、配線層の厚さを厚くすることが必要である。配線の断面積を一定に保とうとすれば、配線幅の減少分を配線層厚さの増加により補償しなければならない。
【０００７】
しかしながら、配線層の厚さを増加すると、隣接する配線間の対向面積が増大し、配線間の容量をさらに増加させることになる。配線抵抗の増大および配線間容量の増大は、信号伝達スピードを減少させることになる。メモリー装置においては、高集積化と低消費電力化が主な課題であるため、従来通りＡｌ等の配線材料が用いられている。
【０００８】
ロジック回路においては演算速度が主な課題であり、信号伝達スピードの減少は極力防がなければならない。このため、配線の抵抗を低減し、付随容量を低減することが望まれる。配線の抵抗を低減するためには、配線材料としてＡｌよりも抵抗率の低いＣｕ等の高融点金属を用いることが提案されている。配線の付随容量を低減するためには、配線間を絶縁する絶縁膜の誘電率を低減することが提案されている。例えば、低誘電率の絶縁膜として、弗素を含むシリコン酸化膜（ＦＳＧ）等が用いられる。
【０００９】
Ｃｕ配線は、エッチングによってパターニングすることが困難である。このため、Ｃｕ層のパターンを形成するために、絶縁膜に溝（トレンチ）を形成し、溝を埋め戻すようにＣｕ層を形成し、絶縁膜上の不要のＣｕ層を化学機械研磨（ＣＭＰ）等によって除去するダマシンプロセスが用いられる。ダマシンプロセスとして、シングルダマシンプロセスとデュアルダマシンプロセスとが知られている。
【００１０】
シングルダマシンプロセスでは、下層絶縁膜上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、ホトレジストパターンを除去した後ビア孔を埋め込んでＣｕ層を形成し、下層絶縁膜上の不要のＣｕ層をＣＭＰで除去し、さらに上層絶縁膜を形成し、配線溝用ホトレジストパターンを形成し、上の絶縁膜に配線溝をエッチングし、ホトレジストパターンを除去した後配線溝を埋め込んでＣｕ層を形成し、上層絶縁膜上の不要のＣｕ層をＣＭＰで除去する。
【００１１】
デュアルダマシンプロセスでは、絶縁膜上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、同一絶縁膜上に配線溝用ホトレジストパターンを形成し、配線溝をエッチングし、その後同一プロセスでビア孔と配線溝とを埋め戻すＣｕ層を形成し、ＣＭＰにより絶縁膜上の不要Ｃｕ層を除去する。
【００１２】
なお、ビア孔を形成した後、ホトレジストパターンをアッシングで除去する時、下層Ｃｕ配線層が露出していると、露出しているＣｕ配線表面が酸化されてしまう。Ｃｕ配線表面の酸化を防止するために、Ｃｕ配線パターンを形成した後、Ｃｕ配線表面を覆ってエッチングストッパの機能を有する酸化防止膜を形成する。このエッチングストッパ兼用酸化防止膜は、例えばＳｉＮ層によって形成される。
【００１３】
エッチングストッパ兼用酸化防止膜を絶縁膜の下に配置した場合、絶縁膜を貫通し、エッチングストッパ兼用酸化防止膜を露出するビア孔をエッチングにより形成し、この段階でホトレジストパターンはアッシングにより除去する。その後ビア孔底に露出したエッチングストッパ兼用酸化防止膜を除去する。簡単のため、エッチングストッパ兼用酸化防止膜をエッチングストッパ膜（層）と呼ぶ。
【００１４】
なお、Ｃｕは酸化シリコン等の絶縁膜中に拡散し、絶縁膜の誘電特性を劣化させる性質を有する。Ｃｕの拡散を防止するために、Ｃｕ配線層形成前にＴｉＮ、ＴａＮ等のバリア層を形成し、その上にＣｕ配線層を形成する。Ｃｕ配線上のエッチングストッパ（ＳｉＮ）膜もＣｕの拡散を防止する機能を有する。
【００１５】
配線溝エッチング時の深さ制御のため、層間絶縁膜中間深さにエッチングストッパ層を介在させる方法が知られている。エッチングストッパ層としては、例えばプラズマＳｉＮ膜が用いられる。このエッチングストッパ膜上方の層間絶縁膜をエッチングした後、レレジストマスクをアッシングし、配線溝底面に露出したエッチングストッパ膜を除去する。しかしながら、配線溝側面には、エッチングストッパ膜が露出し、配線間容量を増加させる原因となる。そこで、エッチングストッパ膜なしで配線溝深さをコントロールする方法が提案されている。
【００１６】
デュアルダマシン法においては、ビア孔と配線溝の位置ずれによるビア孔の開口面積が変わらない方式が有利である。このため、先ずレジストパターンをエッチングマスクとしてビア孔をエッチング加工し、次にレジストパターンをエッチングマスクとして配線溝をエッチングする方式（先ビア方式デュアルダマシン法と呼ぶ）が提案されている。この先ビア方式の場合には、ビア孔加工後に配線溝のエッチングを行なうので、配線溝エッチング時にビア孔底面がエッチングされてしまう問題がある。ビア孔に有機材料を埋め込んで配線溝エッチング時のビア孔底面を保護する方法がとられる。
【００１７】
ビア孔に有機材料を埋め込んで配線溝エッチングを行なう場合、有機材料の詰物の高さを制御することが必要となる。有機材料の詰物の埋め込み高さが低いと、溝エッチング時に有機材料の詰物が消滅し、ビア孔底面の保護の役割が不充分となる。保護詰物の高さが高いと、有機材料の保護詰物がマスクとなり、シャドーイングと呼ばれる異常エッチングを生じる。すなわち、詰物周辺が深くエッチングされるが、この時詰物に接した部分の層間絶縁膜が残されてしまう。この残る層間絶縁膜は、詰物を除去した後上方に鋭く突出する形状を有する。このエッチング残りがビア孔周辺に残ると、Ｃｕ等の高融点金属層形成時に埋め込み不良が発生してしまう。
【００１８】
図５を参照して配線溝エッチング時にエッチングストッパ層を用いない先ビア方式デュアルダマシン法を説明する。
【００１９】
図５（Ａ）に示すように、表面にＣｕ配線等の導電性領域Ｌを有する下地表面上に、例えば厚さ約５０ｎｍのプラズマＳｉＮ膜ｓをエッチングストッパ膜として成膜し、その上に例えば厚さ１５００ｎｍの弗素含有シリケートガラス（ＦＳＧ）で形成された層間絶縁膜ｄを成膜する。層間絶縁膜ｄの表面上に、例えば厚さ５０ｎｍのＳｉＮ膜で形成された反射防止膜ａｒを成膜する。
【００２０】
反射防止膜ａｒ上にレジストパターンＭ１を作成する。レジストパターンＭ１をエッチングマスクとし、反射防止膜ａｒ、層間絶縁膜ｄをエッチングしてビア孔ＶＨを形成し、エッチングストッパ膜ｓを露出する。この段階でレジストパターンＭ１をアッシングにより除去する。
【００２１】
図５（Ｂ）に示すように、ビア孔ＶＨ内に有機材料の詰物ｐｐを装填し、反射防止膜ａｒ上に配線溝を形成するためのレジストパターンＭ２を作成する。
【００２２】
図５（Ｃ）に示すように、レジストパターンＭ２をエッチングマスクとし、反射防止膜ａｒ、層間絶縁膜ｄの厚さ８００ｎｍ分をエッチングし、配線溝ＷＴを形成する。この際、配線溝ＷＴ下面にはエッチングストッパ膜が存在しないため、ビア孔ＶＨ肩部のエッチングも進行し、有機材料の保護詰物ｐｐ上面よりも下までエッチングが進行する。この時、保護詰物ｐｐの周辺に上方に鋭く突出する層間絶縁膜のエッチング残りｘが形成される。
【００２３】
配線溝エッチングの後、レジストパターンＭ２、保護詰物ｐｐをアッシングで除去し、反射防止膜ａｒとビア孔内に露出したエッチングストッパｓをエッチングで除去する。
【００２４】
図５（Ｄ）がＳｉＮの反射防止膜及びエッチングストッパ膜を除去した状態を示す。ビア孔ＶＨの周辺に上方に鋭く突出するエッチング残りｘが形成されている。
【００２５】
図５（Ｅ）に示すように、例えば厚さ約２５ｎｍのＴａＮ膜をバリアメタル層ｂとしてスッパッタリングで成膜し、続いて厚さ約２００ｎｍのＣｕ層をシード層としてスッパッタリングで成膜する。
【００２６】
次に、シード層上に、Ｃｕメッキ層を厚さ約１３００ｎｍ成膜し、Ｃｕの主配線層を形成する。このメッキ工程において、エッチング残りｘの周辺にボイドｖｄが形成されることがある。ボイドｖｄが形成されると、下地の導電性領域Ｌから配線への接続抵抗が増加してしまう。
【００２７】
図５（Ｆ）に示すように、層間絶縁膜ｄ上面上に堆積した主配線層ｗ、バリアメタル層ｂを化学機械研磨（ＣＭＰ）で除去する。このようにして、デュアルダマシン配線が形成される。ボイドｖｄが形成されると、導電性領域Ｌから配線パターンへの抵抗が増大してしまう。
【００２８】
ボイド発生を防止するため、有機材料の保護詰物の高さを制御してビア孔肩部のエッチングよりも低くなるようにすると、配線溝エッチング時に有機材料の保護詰物が消滅し、ビア孔低部のエッチングストッパ膜がエッチングされ、下地の導電性領域Ｌ表面に悪影響を与えることがある。
【００２９】
多層配線では、上層配線ほど配線ルールは緩くなる。しかし、上層配線ほど配線幅、厚さ（高さ）は大きくなる。つまり深い配線溝形成が必要となる。深い配線溝をエッチングするほどビア孔肩部のエッチング量も多くなる。一方、長いエッチング時間に耐えるため、有機材料の保護詰物の高さも高くする必要がある。従って、有機材料の保護詰物の高さとビア孔内部のエッチング残りの発生はトレードオフの関係となり、上層配線程難しくなる。
【００３０】
【発明が解決しようとする課題】
エッチングストッパ膜を用いず、先ビア方式のデュアルダマシン配線を形成する場合、ビア孔下部を保護し、かつ異常エッチングを防止することが望まれる。
【００３１】
本発明の目的は、配線溝エッチングのためにエッチングストッパ膜を用いることなく、ビア孔周辺にエッチング残りを生じることなく、下地の導電性領域に悪影響を与えることの無い半導体装置の製造方法を提供することである。
【００３２】
本発明の他の目的は、上述の製造方法により製造するのに適した構造を有する半導体装置を提供することである。
【００３３】
【課題を解決するための手段】
本発明の一観点によれば、
（ａ）半導体基板を含み、表面に導電性領域を有する下地の上に、エッチングストッパ膜と層間絶縁膜とを堆積する工程と、
（ｂ）前記層間絶縁膜、エッチングストッパ膜を貫通し、前記導電性領域に達するビア孔を形成する工程と、
（ｃ）前記ビア孔底面上に第１バリアメタル層を形成する工程と、
（ｄ）前記層間絶縁膜に、平面視上前記ビア孔と重複する配線溝を形成する工程と、
（ｅ）前記配線溝、前記ビア孔を埋め込んで第２バリアメタル層および主配線層を順次形成してデュアルダマシン配線を形成する工程と
を含む半導体装置の製造方法
が提供される。
【００３５】
ビア孔底面上に第１バリアメタル層を形成した後、配線溝を形成するため、ビア孔に有機材料の保護詰物を装填する必要がなくなる。有機材料の保護詰物を用いず、第１バリアメタル層によってエッチングストッパ膜を保護するため、ビア孔周辺の層間絶縁膜中にエッチング残りは発生せず、エッチング異常を防止できる。
【００３６】
配線溝のエッチングを制御するためにエッチングストッパ膜を用いないため、配線溝エッチングと共に上部の肩が削られて間口が広くなる。すなわち、ビア孔の断面形状はワイングラス状になる。このため、ストレスマイグレーションに対して耐性の高い配線構造が得られる。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例による半導体装置及びその製造方法を説明する。
【００３８】
図１（Ａ）に示すように、表面に導電性領域Ｌを有する下地Ｕを準備する。下地Ｕは、半導体基板を含み、半導体基板中には複数のトラジスタＱが形成されている。なお、導電性領域ＬがトランジスタＱの電極領域であってもよい。
【００３９】
下地Ｕの導電性領域Ｌを覆って、エッチングストッパ膜ｓを形成し、その上に層間絶縁膜ｄを形成する。層間絶縁膜は、例えば酸化シリコン、弗素含有シリケートガラス（ＦＳＧ）、水素シルセスキオキサン（ＨＳＱ）から形成した酸化シリコン、テトラエトキシシリケート（ＴＥＯＳ）から形成した酸化シリコン等で形成できる。エッチングストッパ膜ｓは、層間絶縁膜ｄのエッチングに対し、エッチングストッパの機能を有する膜であり、例えば窒化シリコン、シリコンカーバイト等で形成される。
【００４０】
層間絶縁膜ｄの上に、ビア孔を形成するための開口を有するマスクＭ１を作成する。マスクＭ１は、例えばレジストパターンで形成される。マスクＭ１の開口は、下地Ｕの導電性領域Ｌと位置合わせされている。
【００４１】
マスクＭ１をエッチングマスクとし、層間絶縁膜ｄのエッチングを行なう。エッチングストッパｓを露出させてエッチングを停止し、マスクＭ１をアッシング等により除去する。その後、形成したビア孔ＶＨ底面に露出したエッチングストッパ膜ｓを除去する。
【００４２】
図１（Ｂ）に示すように、このようにして形成したビア孔ＶＨの底面上にＴｉＮ、ＴａＮ等の第１バリアメタルｂ１を形成する。第１バリアメタル層ｂ１は、層間絶縁膜ｄのエッチングに対し、著しく低いエッチングレート比を有する材料で形成される。
【００４３】
図１（Ｃ）に示すように、層間絶縁膜ｄの表面上に配線溝に対応する開口を有するマスクＭ２を作成する。マスクＭ２の開口は、ビア孔を完全に含むことが望ましく、少なくともビア孔と重複することが必要である。マスクＭ２は、第１バリアメタル層と同一材料で形成しても、レジスト等で形成しても良い。マスクＭ２をエッチングマスクとし、層間絶縁膜ｄのエッチングを行なう。層間絶縁膜ｄの所定厚さをエッチングし、配線溝ＷＴを形成する。この時、ビア孔ＶＨの肩部のエッチングも進行し、ビア孔上部では断面形状が上方に向うに従って次第に広がるワイングラス型ビア孔となる。
【００４４】
配線溝のエッチングにおいて、ビア孔底面は第１バリアメタル層ｂ１により覆われているため、下地Ｕの導電性領域Ｌがエッチングの影響を受けることが防止される。
【００４５】
図１（Ｄ）に示すように、第１バリアメタル層ｂ１を残したまま、ビア孔ＶＨ、配線溝ＷＴ内に第２バリアメタル層ｂ２、主配線層ｗの形成を行なう。例えば、ＴａＮ、ＴｉＮ等のバリアメタル層ｂ２をスパッタリングで形成し、続いてＣｕのシード層をスパッタリングで形成し、Ｃｕのメッキを行なって主配線層ｗを形成する。
【００４６】
その後、層間絶縁膜ｄ上に堆積した不要のバリアメタル層、主配線層をＣＭＰ、エッチバック等より除去する。なお、マスクＭ２は、配線溝のエッチング後アッシング、ＣＭＰ等により除去する。
【００４７】
以上説明した工程によれば、図１（Ｃ）に示す配線用エッチング時、ビア孔ＶＨ底面は第１バリアメタル層ｂ１により覆われているため、下地Ｕの導電性領域Ｌ表面を保護するために、エッチングストッパ膜、有機材料の保護詰物等を設ける必要がなくなる。有機材料の保護詰物を用いないため、エッチング異常（エッチング残り）を生じることも無い。
【００４８】
図２（Ａ）〜（Ｈ）は、より具体的な半導体装置の製造方法を示す断面図である。銅配線Ｌを表面に有する下地上に、厚さ約５０ｎｍの窒化シリコン膜で形成されたエッチングストッパ膜ｓが形成されている。エッチングストッパ膜ｓの上に、厚さ約１５００ｎｍのＦＳＧ膜で形成された層間絶縁膜ｄを成膜する。層間絶縁膜ｄ表面に厚さ約５０ｎｍの窒化シリコン膜で形成された反射防止膜ａｒを形成する。反射防止膜ａｒ上に、レジスト膜を塗布、露光、現像し、ビア孔に対応する開口を有するレジストパターンＭ１を作成する。
【００４９】
レジストパターンＭ１をエッチングマスクとし、ＣＨＦ3＋Ｏ2を主エッチングガスとするエッチングを行ない、窒化シリコンの反射防止膜ａｒをエッチングする。
【００５０】
次に、Ｃ4Ｆ8を主エッチングガスとして、層間絶縁膜ｄのエッチングを行なって、ビア孔ＶＨを形成する。エッチングストッパ膜ｓが露出した段階でエッチングを停止する。エッチングストッパ膜でエッチングを自動停止させるには［Ｃ］／［Ｆ］比の大きいＣxＦyガスを用いるのが好ましい。例えばＣ4Ｆ8、Ｃ5Ｆ8ガス等を用いる。レジストマスクＭ１をアッシングで除去する。このアッシングにおいて、銅配線Ｌ表面はエッチングストッパ膜ｓで覆われているため、酸化を防止される。
【００５１】
図２（Ｂ）に示すように、ＣＨＦ3＋Ｏ2をエッチングガスとし、窒化シリコン膜のエッチングを行なう。層間絶縁膜ｄ表面上の反射防止膜ａｒ及びビア孔ＶＨ底面に露出したエッチングストッパｓが除去される。
【００５２】
図２（Ｃ）に示すように、上方より指向性を高めたイオン化スパッタリング（イオン化物理気相堆積ｉＰＶＤ）により、ＴｉＮ層から形成された第１バリアメタル層ｂ１を層間絶縁膜ｄ表面上で厚さ約２００ｎｍ成膜する。なお、層間絶縁膜ｄ表面上に厚さ約２００ｎｍのＴｉＮ層が成膜された時、ビア孔底面には厚さ約６０ｎｍの第１バリアメタル層ｂ１が成膜される。なお、第１バリアメタル層をＴｉ／ＴｉＮの積層で形成しても良い。
【００５３】
第１バリアメタル層ｂ１を成膜したビア孔ＶＨ内に有機材料の保護詰物ｐｐを装填する。
【００５４】
図２（Ｄ）に示すように、層間絶縁膜ｄ上に形成した第１バリアメタル層ｂ１の表面上に、レジスト膜を塗布、露光、現像し、配線溝をエッチングするためのレジストパターンＭ２を作成する。
【００５５】
図２（Ｅ）に示すように、レジストパターンＭ２をエッチングマスクとし、Ｃｌ2＋ＢＣｌ3を主エッチングガスとしたエッチングを行ない、層間絶縁膜ｄ表面上の第１バリアメタル層ｂ１のエッチングを行なう。なお、有機材料の保護詰物ｐｐは、第１バリアメタル層よりもエッチングレートが速く、ビア孔ＶＨ上部の保護詰物はエッチングにより消失する。しかしながら、保護詰物ｐｐ下に配置された第１バリアメタル層ｂ１はエッチングされず残る。
【００５６】
このエッチングにおいては、保護詰物ｐｐのエッチングレートが速いため、エッチング異常は発生し難い。その後レジストパターンＭ１及び保護詰物ｐｐをアッシング等により除去する。層間絶縁膜ｄ上に第１バリアメタル層ｂ１で形成されたハードマスクが残る。
【００５７】
図２（Ｆ）に示すように、層間絶縁膜ｄ表面上に形成された第１バリアメタル層ｂ１のハードマスクをエッチングマスクとし、層間絶縁膜ｄを深さ約８００ｎｍエッチングする。このエッチングにおいて、ビア孔ＶＨの肩部のエッチングも進行し、ビア孔ＶＨ上部は断面がワイングラス形状となる。又、ビア孔ＶＨ底面には第１バリアメタル層ｂ１が形成されており、下地の銅配線Ｌがエッチングの悪影響を受けることが防止される。このようにして、ビア孔ＶＨの上部に配線溝ＷＴが形成される。
【００５８】
図２（Ｇ）に示すように、配線溝ＷＴ及びビア孔ＶＨ表面に指向性を弱めたイオン化スパッタリングにより、例えば厚さ約２５ｎｍのＴｉＮ層で形成された第２バリアメタル層ｂ２を堆積し、続いて厚さ約２５０ｎｍのＣｕ層で形成されたシード層を形成する。指向性を弱めたスパッタリングにより、ビア孔ＶＨおよび配線溝ＷＴの側壁上にも堆積が生じる。シード層上に厚さ約１３００ｎｍのＣｕ層をメッキにより成膜し、主配線層ｗを形成する。
【００５９】
図２（Ｈ）に示すように、層間絶縁膜ｄ上面上に堆積したＣｕ層ｗ、バリアメタル層ｂ２、ｂ１を化学機械研磨（ＣＭＰ）により除去する。
【００６０】
なお、バリアメタルとしてＴｉＮを用いる場合を説明したが、バリアメタルはチタン、チタン化合物、タンタル、タンタル化合物からなる群から選択することができる。主配線としてＣｕを用いる場合を説明したが、主配線の材料として金、銀、白金、銅、アルミニウム、アルミニウム合金、タングステン、タングステン化合物、モリブデン、モリブデン化合物、チタン、チタン化合物、タンタル、タンタル化合物からなる群から選択した材料を用いることができる。
【００６１】
層間絶縁膜は、プラズマＳｉＯ2、燐含有シリケートガラス（ＰＳＧ）、ボロンー燐含有シリケートガラス（ＢＰＳＧ）、弗素含有シリケートガラス（ＦＳＧ）、水素シルセキオキサン（ＨＳＱ）、テトラエトキシシリケート（ＴＥＯＳ）からなら群から選択することができる。又、バリアメタル層、シードメタル層の堆積は、イオン化物理気相堆積、ロングスロースパッタリング、コリメータースパッタリング等により行なうことができる。イオン化物理堆積とロングスロースパッタリングを組み合わせることも有効である。
【００６２】
図３（Ａ）〜（Ｆ）は、本発明の他の実施例による半導体装置の製造方法を示す断面図である。
【００６３】
図３（Ａ）は、図２（Ｃ）と同様の状態を示す。すなわち、層間絶縁膜ｄ、エッチングストッパ膜ｓにはビア孔ＶＨが形成され、ビアＶＨ底面及び層間絶縁膜ｄ上面上にＴｉＮに代え、ＴａＮの第１バリアメタル層ｂ１が成膜されている。又、ビア孔ＶＨ内には、有機材料の保護詰物ｐｐが装填されている。
【００６４】
図３（Ｂ）に示すように、層間絶縁膜ｄ表面上の第１バリアメタル層ｂ１をＣＭＰにより除去する。その後、ビア孔ＶＨ内の保護詰物ｐｐもアッシング等により除去する。なお、本実施例において保護詰物ｐｐは、ＣＭＰにおいてビア孔ＶＨ内面を保護するものであるが、必須の構成要件ではない。
【００６５】
図３（Ｃ）に示すように、層間絶縁膜ｄ上面上に配線溝の開口を有するレジストパターンＭ２を作成する。
【００６６】
レジストパターンＭ２をエッチングマスクとし、Ｃ4Ｆ8を主エッチングガスとし、層間絶縁膜ｄを深さ約８００ｎｍエッチングする。このエッチングにおいて、ビア孔ＶＨの肩部のエッチングも進行し、ビア孔ＶＨはワイングラス形状となる。
【００６７】
図３（Ｄ）に示すように、エッチング終了後レジストパターンＭ２をアッシングにより除去する。この時、下地銅配線Ｌの表面は第１バリアメタル層ｂ１に覆われており、酸化を防止される。
【００６８】
図３（Ｅ）に示すように、イオン化スパッタリングにより、厚さ約２５ｎｍのＴａＮ層で形成された第２バリアメタル層ｂ２、厚さ約２５０ｎｍのＣｕ層で形成されたシード層を成膜する。続いて、厚さ約１３００ｎｍのＣｕ層をメッキで成膜する。このようにして、主配線層ｗが形成される。
【００６９】
図３（Ｆ）に示すように、層間絶縁膜ｄ上面上に堆積した不要な主配線層ｗ、バリアメタル層ｂ２をＣＭＰにより除去する。
【００７０】
本実施例においても、図３（Ｃ）に示す配線溝エッチング工程において、ビア孔ＶＨ内部には保護詰物を装填しておらず、ビア孔ＶＨ周辺にエッチング異常を生じることがない。ビア孔底面は第１バリアメタル層で保護されているため、下地配線に悪影響を与えることも防止される。
【００７１】
ビア孔上部がワイングラス状に広がるため、配線層の堆積と、配線層に接する部分のビア導電体の体積の比が小さくなり、ストレスマイグレーションが緩和される。
【００７２】
以上説明した実施例においては、１つのデュアルダマシン配線を形成した。実際の半導体装置においては、多層の配線層を形成し、各配線層において複数のデュアルダマシン構造を形成する。
【００７３】
図４は、半導体集積回路装置の構成例を示す断面図である。シリコン基板１０の表面には、シャロートレンチアイソレーションにより素子分離領域ＳＴＩが形成され、活性領域が画定されている。図に示す構造においては、１つの活性領域内にｎチャネルＭＯＳトランジスタｎ‐ＭＯＳが形成され、他の活性領域内にｐチャネルＭＯＳトランジスタｐ‐ＭＯＳが形成されている。
【００７４】
各トランジスタは、基板表面上に絶縁ゲート電極構造を有し、ゲート電極の両側の基板内にｎ型又はｐ型のソース／ドレイン領域１１が形成されている。これらのソース／ドレイン領域は、前述の実施例における導電性領域である。
【００７５】
シリコン基板１０表面上に第１エッチストッパ層１２、第１層間絶縁膜１５の積層が形成され、上述の実施例同様、バリアメタル層１８、１９、主配線層２０のデュアルダマシン第１配線構造が形成されている。これらのデュアルダマシン配線も、その上方に形成される配線に対しては前述の実施例における導電性領域となる。
【００７６】
図においては、両端の導電性領域１１上にそれぞれ引き出し配線構造が形成され、中央の２つの導電領域１１上に相互を接続する他の配線構造が形成されている。すなわち、図に示す２つのＭＯＳトランジスタは、コンプリメンタリＭＯＳ（ＣＭＯＳ）トランジスタを構成している。
【００７７】
以上説明した第１配線層の上に、第２エッチストッパ層２２、第２層間絶縁膜２５の積層が形成され、この積層内に、第１配線層同様、バリアメタル層２８、２９、主配線層３０のデュアルダマシン第２配線構造が形成されている。
【００７８】
さらに上層には、第３エッチストッパ層３２、第３層間絶縁膜３５が積層され、この積層内にバリアメタル層３８、３９、主配線層４０のデュアルダマシン第３配線構造が形成されている。
【００７９】
さらに上層には、第４エッチストッパ層４２、第４層間絶縁膜４５の積層が形成され、この積層内にバリアメタル層４８、４９、主配線層５０のデュアルダマシン第４配線構造が形成されている。このデュアルダマシン配線構造の表面を覆って、保護膜５２が形成されている。
【００８０】
これらのデュアルダマシン配線も、前述の実施例のデュアルダマシン配線に相当する。このように、多層配線構造をデュアルダマシン配線構造を用いて形成することにより、高集積度で付随容量が小さく、配線抵抗の小さい配線構造を形成することができる。
【００８１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。銅配線を用いた高速動作可能な半導体集積回路装置を説明したが、デュアルダマシン配線はアルミニウム配線を高密度に形成するのにも有効である。高速動作の要求が緩和される場合、配線材料、層間絶縁膜材料等は、より広い範囲から選択できる。
【００８２】
例えば層間絶縁膜は、シリコン酸化膜、弗素、燐、ボロン等を添加した添加物含有シリコン酸化膜、水素シルセスキオキサン（ＨＳＱ），テトラエトキシシリケート（ＴＥＯＳ）など原料の異なるシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、シロキサン結合を有する無機化合物膜、有機化合物膜等から選択する事ができる。エッチストップ層として、シリコン窒化膜の他、シリコン酸化窒化膜、シリコンカーバイド（ＳｉＣ，ＳｉＣ：Ｈ）等を用いてもよい。
【００８３】
デュアルダマシン配線は、金属または金属化合物で形成できる。金属としては、金、銀、白金、銅、アルミニウム、タングステン、チタン、タンタル、モリブデン等、またはこれらの合金を用いることができる。金属化合物としては、チタンナイトライド、タンタルナイトライド、タングステンナイトライド、またはモリブデンナイトライド等を用いることができる。
【００８４】
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、デュアルダマシン配線構造を有する半導体集積回路装置において、下地配線層の表面を酸化させず、良好なビア孔形状を有するデュアルダマシン配線構造を作成することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による半導体集積回路装置の製造方法を概略的に示す断面図である。
【図２】 本発明の他の実施例による半導体集積回路装置の製造を説明する断面図である。
【図３】 本発明の他の実施例による半導体集積回路装置の製造を説明する断面図である。
【図４】 半導体集積回路装置の構成を示す断面図である。
【図５】 従来の技術によるデュアルダマシンプロセスの例を示す断面図である。
【符号の説明】
Ｕ 下地
Ｌ 導電性領域
ｓ エッチングストッパ膜
ｄ 層間絶縁膜
ａｒ 反射防止膜
Ｍ マスク
ＶＨ ビア孔
ＷＴ 配線溝
ｂ バリアメタル層
ｗ 主配線層
Claims (4)
- （ａ）半導体基板を含み、表面に導電性領域を有する下地の上に、エッチングストッパ膜と層間絶縁膜とを堆積する工程と、
（ｂ）前記層間絶縁膜、エッチングストッパ膜を貫通し、前記導電性領域に達するビア孔を形成する工程と、
（ｃ）前記ビア孔底面上に第１バリアメタル層を形成する工程と、
（ｄ）前記層間絶縁膜に、平面視上前記ビア孔と重複する配線溝を形成する工程と、
（ｅ）前記配線溝、前記ビア孔を埋め込んで第２バリアメタル層および主配線層を順次形成してデュアルダマシン配線を形成する工程と
を含む半導体装置の製造方法。 - 前記工程（ｂ）が、前記層間絶縁膜上に第１レジストパターンを形成し、該レジストパターンをエッチングマスクとして該層間絶縁膜をエッチングし、該レジストパターンを除去した後、前記エッチングストッパ膜をエッチングし、
前記工程（ｃ）が前記ビア孔底面上と前記層間絶縁膜上面上に前記第１バリアメタル層を形成し、
前記工程（ｄ）が、前記ビア孔内の第１バリアメタル層上に保護詰物を装填し、前記層間絶縁膜上面上の前記第１バリアメタル層上に第２レジストパターンを形成し、該第２レジストパターンをエッチングマスクとして前記層間絶縁膜上面上の該第１バリアメタル層をエッチングしてハードマスクを形成し、該第２レジストパターンを除去し、該ハードマスクをエッチングマスクとして該層間絶縁膜をエッチングする
請求項１記載の半導体装置の製造方法。 - 前記工程（ｂ）が、前記層間絶縁膜上に第１レジストパターンを形成し、該レジストパターンをエッチングマスクとして該層間絶縁膜をエッチングし、該レジストパターンを除去した後、前記エッチングストッパ膜をエッチングし、
前記工程（ｃ）が前記ビア孔底面上と前記層間絶縁膜上面上に前記第１バリアメタル層を形成し、前記層間絶縁膜上面上の第１バリアメタル層を除去し、
前記工程（ｄ）が、露出した層間絶縁膜上面上に第２レジストパターンを形成し、該第２レジストパターンをエッチングマスクとして該層間絶縁膜をエッチングする
請求項１記載の半導体装置の製造方法。 - 前記工程（ｄ）が、前記配線溝形成と同時に前記ビア孔上部を配線溝に向って広がる形状にエッチングする請求項１〜３のいずれか１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076816A JP4211910B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076816A JP4211910B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280450A JP2002280450A (ja) | 2002-09-27 |
| JP4211910B2 true JP4211910B2 (ja) | 2009-01-21 |
Family
ID=18933687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001076816A Expired - Fee Related JP4211910B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4211910B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068848A (ja) * | 2001-08-29 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP5047504B2 (ja) * | 2005-02-05 | 2012-10-10 | 三星電子株式会社 | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 |
| US7354856B2 (en) | 2005-03-04 | 2008-04-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming dual damascene structures with tapered via portions and improved performance |
| US8907483B2 (en) | 2012-10-10 | 2014-12-09 | Globalfoundries Inc. | Semiconductor device having a self-forming barrier layer at via bottom |
-
2001
- 2001-03-16 JP JP2001076816A patent/JP4211910B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002280450A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP4858895B2 (ja) | 半導体装置の製造方法 | |
| JP4956919B2 (ja) | 半導体装置およびその製造方法 | |
| JP5396065B2 (ja) | 半導体装置の製造方法 | |
| KR100671805B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US7514354B2 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| JP4173374B2 (ja) | 半導体装置の製造方法 | |
| KR20070036528A (ko) | 이미지 센서 및 그 제조방법 | |
| JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
| US20050275107A1 (en) | Contact etching utilizing multi-layer hard mask | |
| US6849536B2 (en) | Inter-metal dielectric patterns and method of forming the same | |
| US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4211910B2 (ja) | 半導体装置の製造方法 | |
| US10453794B2 (en) | Interconnect structure for semiconductor devices | |
| JP2009290240A (ja) | 半導体装置 | |
| JP2012080133A (ja) | 半導体装置の製造方法 | |
| JP5104924B2 (ja) | 半導体装置 | |
| KR100791694B1 (ko) | 듀얼 다마신을 이용한 금속 배선의 제조 방법 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| KR20080060360A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20040056832A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080604 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |