JP4050876B2 - 半導体集積回路装置とその製造方法 - Google Patents
半導体集積回路装置とその製造方法 Download PDFInfo
- Publication number
- JP4050876B2 JP4050876B2 JP2001093671A JP2001093671A JP4050876B2 JP 4050876 B2 JP4050876 B2 JP 4050876B2 JP 2001093671 A JP2001093671 A JP 2001093671A JP 2001093671 A JP2001093671 A JP 2001093671A JP 4050876 B2 JP4050876 B2 JP 4050876B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- moisture
- pad
- resistant ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05006—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に多層配線を有する半導体集積回路装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置は、半導体チップ内に多数の素子を形成し、半導体チップ上に多層配線を形成することによって作成される。ボンディング用パッドも多層配線層を積層して形成される。以下、特に断らない限り、配線層はパッドも含むものとする。多層配線は、多層の配線層と、配線層間を絶縁する層間絶縁層によって形成される。従来、異なる層間の電気的接続を形成するため、層間絶縁層上に上層の配線層を形成する前に、層間絶縁層を貫通するビア孔が形成される。上層配線を形成する際に、ビア孔内も配線層で埋められる。
【０００３】
配線パターンの形成は、層間絶縁層上に配線層を形成し、その上にレジストマスクを形成し、レジストマスクをエッチングマスクとして配線層をエッチングすることによって行なわれる。配線パターン側壁上の堆積物等は、アルカリ薬液等によって除去される。その後、同層内の配線パターン間及び上層及び下層の配線パターン間を絶縁するために、酸化シリコン等で形成される層間絶縁層をプラズマＣＶＤ等を用いて形成する。
【０００４】
従来、配線材料としては、エッチングの可能なアルミニウム（Ａｌ）やタングステン（Ｗ）等が用いられた。配線パターン形成後、レジストマスクを除去するためのアッシングにおいて、配線パターン表面が酸化されるのを防止するため、ＡｌやＷの主配線層の上に、ＴｉＮ等の酸化防止層を形成することも行なわれる。
【０００５】
酸化シリコン等の層間絶縁層は、大気中の水分を透過する性質を有する。大気中の水分が半導体素子に到達すると、半導体素子の特性を損なわせてしまう。大気中からの水分の侵入を防止するため、最上の絶縁層の上に、水分遮蔽能を有するＳｉＮ等のパッシベーション膜を形成すると共に、チップ周縁部に水分の侵入を遮蔽する導電体の耐湿リングが形成される。
【０００６】
耐湿リングは、層間絶縁層のビア孔を形成するエッチングと同時に回路領域をループ状に囲むリング溝をエッチングで形成し、配線形成工程によってリング溝内を配線層で埋め、パターニングすることによって形成される。
【０００７】
半導体集積回路装置においては、常に集積度の向上が求められている。集積度を向上するため、半導体素子は微細化され、単位面積内により多くの半導体素子を形成する。半導体素子が微細化されると、その上に形成される配線の密度も増加する。配線密度が増加すると、各配線の幅及び同層内の隣接する配線間の間隔は減少する。
【０００８】
配線層の厚さを同一に保つと、配線幅の減少は抵抗の増加を伴う。また、隣接する配線間の間隔の減少は、配線間の容量の増加を伴う。配線抵抗の増加を低減するためには、配線層の厚さを厚くすることが望まれる。配線の断面積を一定に保とうとすれば、配線幅の減少分を配線厚さの増加により補償しなければならない。
【０００９】
しかしながら、配線層の厚さを増加すると、隣接する配線間の対向面積が増大し、配線間の容量をさらに増加させることになる。配線抵抗の増大および配線間容量の増大は、信号伝達スピードを減少させることになる。メモリー装置においては、高集積化と低消費電力化が主な課題であるため、従来通りＡｌ等の配線材料が用いられている。
【００１０】
ロジック回路においては演算速度が主な課題であり、信号伝達スピードの減少は極力防がなければならない。このため、配線の抵抗を低減し、付随容量を低減することが望まれる。配線の抵抗を低減するためには、配線材料としてＡｌよりも抵抗率の低いＣｕ等の高融点金属を用いることが提案されている。配線の付随容量を低減するためには、配線間を絶縁する絶縁層の誘電率を低減することが提案されている。例えば、低誘電率の絶縁層として、弗素を含むシリコン酸化物（ＦＳＧ）膜等が用いられる。
【００１１】
Ｃｕ配線は、エッチングによってパターニングすることが困難である。このため、Ｃｕ層のパターンを形成するために、絶縁層に溝（トレンチ）を形成し、溝を埋め戻すようにＣｕ層を形成し、絶縁層上の不要のＣｕ層を化学機械研磨（ＣＭＰ）等によって除去するダマシンプロセスが用いられる。ダマシンプロセスとして、シングルダマシンプロセスとデュアルダマシンプロセスとが知られている。
【００１２】
シングルダマシンプロセスでは、下層絶縁層上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、ホトレジストパターンを除去した後Ｃｕ層を形成し、不要のＣｕ層をＣＭＰで除去し、さらに上層絶縁層を形成し、その上に配線パターン溝用ホトレジストパターンを形成し、上層絶縁層に配線パターン溝をエッチングし、ホトレジストパターンを除去した後Ｃｕ層を形成し、不要のＣｕ層をＣＭＰで除去する。
【００１３】
デュアルダマシンプロセスでは、絶縁層上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、同一絶縁層上に配線パターン溝用ホトレジストパターンを形成し、配線パターン溝をエッチングし、その後同一プロセスでビア孔と配線パターン溝とを埋め戻すＣｕ層を形成し、ＣＭＰにより不要Ｃｕ層を除去する。
【００１４】
なお、ビア孔を形成した後、ホトレジストパターンをアッシングで除去する時、下層Ｃｕ配線層が露出していると、露出しているＣｕ配線表面が酸化されてしまう。Ｃｕ配線表面の酸化を防止するために、Ｃｕ配線パターンを形成した後、Ｃｕ配線表面を覆ってエッチングストッパの機能を有する酸化防止膜を形成する。このエッチングストッパ兼用酸化防止膜は、例えばＳｉＮ層によって形成される。
【００１５】
エッチングストッパ兼用酸化防止膜を絶縁層の下に配置した場合、絶縁層を貫通し、エッチングストッパ兼用酸化防止膜を露出するビア孔をエッチングにより形成し、この段階でホトレジストパターンはアッシングにより除去する。その後ビア孔底に露出したエッチングストッパ兼用酸化防止膜を除去する。簡単のため、エッチングストッパ兼用酸化防止膜をエッチングストッパ層と呼ぶ。
【００１６】
なお、Ｃｕは酸化シリコン等の絶縁層中に拡散し、絶縁層の誘電特性及び絶縁性能を劣化させる性質を有する。Ｃｕの拡散を防止するために、Ｃｕ配線層形成前にＴｉＮ、ＴａＮ等のバリア層を形成し、その上にＣｕ配線層を形成する。Ｃｕ配線上側に配置されるエッチングストッパ層も拡散防止の機能を有する。
【００１７】
パッドは、配線層と同様に形成される。配線パターンと同時にパッドパターンを形成し、ビア孔と同時にパッド接続用孔を形成し、ビア導電体と同時にパッド用の導電性プラグを形成する。パッドは面積が広いので、１パッド当り多数のビア孔を形成し、上下パッドパターン間を多数の導電性プラグで接続する。
【００１８】
Ｃｕ配線を採用した場合の耐湿リングは、ビア孔のエッチング及び配線パターン溝用のエッチングと同時に、チップ周縁部において絶縁層をループ溝状にエッチングし、その後のバリア層堆積、Ｃｕ配線層形成と同時に耐湿リング用溝内にもバリア層、Ｃｕ配線層を形成することによって作成される。
【００１９】
微細化されたパターンのエッチングにおいては、狭い面積のエッチングレートが、広い面積のエッチングレートよりも遅くなるマイクロローディング効果が生じることが知られている。配線用ビア孔の径は、回路設計により例えば最小寸法（ルール）に決定される。
【００２０】
パッド部においては、ビア孔と同径の接続用孔が多数形成される。耐湿リングは、ループ状に連続する必要があり、リング溝を形成する必要がある。耐湿リング溝の幅をビア孔径より大きくするとマイクロローディング効果により耐湿リング溝がオーバーエッチングされる。そこで、耐湿リング溝の幅も、ビア孔径と同一寸法に設計する。
【００２１】
図１０（Ａ）〜（Ｃ）を参照し、ビア孔のエッチングと耐湿リング溝のエッチングの状況を説明する。必要に応じ、回路領域の構成要素には、参照記号にｃを付して表わし、耐湿リング領域の構成要素には、参照記号にｒを付して表わす。
【００２２】
図１０（Ａ）に示すように、下層配線パターンにより、回路領域に下層配線１２１ｃ、耐湿リング領域に導電リング１２１ｒが形成されている。これらの下層導電体パターンを覆うように、ＳｉＮ等のエッチングストッパ層１２２が形成され、その上に層間絶縁層１２３が形成されている。
【００２３】
層間絶縁層１２３の上に、ビア孔用開口ＶＯ及び耐湿リング溝用開口ＲＯを有するレジストパターンＰＲが形成される。ビア孔用開口ＶＯの径と、耐湿リング溝用開口ＲＯの幅は、同一寸法である。このようなホトレジストパターンＰＲをエッチングマスクとし、層間絶縁層１２３をエッチングする。
【００２４】
図１０（Ａ）に示すように、ビア孔用開口ＶＯの径と耐湿リング溝用開口ＲＯの幅は同一寸法であるが、図１０（Ｂ）に示すように、エッチングはビア孔ＶＨよりも耐湿リング溝ＲＴでより速く進む。このため、ビア孔ＶＨの底面と、耐湿リング溝ＲＴの底面との間に高さの差ｄが生じる。
【００２５】
図１０（Ｃ）に示すように、層間絶縁層１２３のエッチングは耐湿リング溝ＲＴにおいて先に終了する。その後もエッチングを続けることによって、ビア孔ＶＨのエッチングも終了する。この間、耐湿リング溝ＲＴでは、オーバーエッチングが行なわれる。
【００２６】
耐湿リング溝ＲＴのエッチングが終了してから、ビア孔ＶＨのエッチングが終了するまでの間、耐湿リング溝ＲＴ底面に露出したエッチングストッパ層１２２はオーバーエッチングされる。
【００２７】
例えば、シリコン酸化膜に対するシリコン窒化膜のエッチレート比は、１／１０ないし１／１５と比較的小さな値を有するが、エッチングストッパ層１２２が確実に残るようにするためには、エッチングストッパ層１２２を厚く形成することが必要となる。エッチングストッパ層のＳｉＮ膜は、高い誘電率を有する。エッチングストッパ層１２２を厚くすると、同層内配線間の付随容量を増加させてしまう。
【００２８】
図１１（Ａ）、（Ｂ）は、パッド部の剥がれの問題を説明するための概略断面図である。
【００２９】
図１１（Ａ）は、回路部Ｃとパッド部Ｐの構造を概略的に示す。１層面の層間絶縁層ｄ１に、１層目の配線層ｗ１が埋め込まれて形成されている。１層目の配線層を覆うように、２層面のエッチングストッパ層ｓ２が層間絶縁層ｄ１の上に形成され、その上にさらに２層面の層間絶縁層ｄ２が形成されている。２層目の層間絶縁層ｄ２に埋め込んで２層目の配線層ｗ２が形成されている。配線層ｗ１、ｗ２は、パッド部Ｐにおいては、広いパッドパターンと上下のパッドパターンを接続するための導電性プラグを含む。なお、２層目の配線層ｗ２を覆って、２層目の層間絶縁層ｄ２の上に、３層目のエッチングストッパ層ｓ３が形成されている。
【００３０】
接続用導電性プラグの断面積が狭いのと比較し、パッドパターンの面積が広いため、パッドパターンの体積は導電性プラグの体積と較べ大きく、引っ張り応力が強くなる。さらに、導電層を分離するための化学機械研磨（ＣＭＰ）において、広い面積を有するパッドパターンは、ディッシング・エロ−ジョンを受ける。このため、パットパターン中央部は周縁部および配線部と比べ中央部が凹んでいる。このような構成において、パッドパターンに働く圧縮応力は、中央部で上方に向い、接続用導電性プラグ底面での密着力に打ち勝ってしまう。
【００３１】
図１１（Ｂ）に示すように、パッドパターンに働く応力が接続用導電性プラグの密着力に打ち勝つと、上下パッド層が剥がれ、中間に空隙Ｖが生じてしまう。このようなパッドの剥がれは、パッド部分にのみ生じ、配線パターンや耐湿リングには生じない。
【００３２】
また、多層配線を形成した時、どの層のどのパッドに剥がれが生じるかはランダムな現象となる。また、配線層を分離するためのＣＭＰの後には剥がれは生じ難く、その後アニール処理を行なうと発生しやすくなる。１層の配線層を形成しただけでは剥がれは生じ難いが、２層、３層と配線を積み重ねると発生頻度は高くなる。
【００３３】
このような問題に対して、ＣＭＰで配線層を研磨する際、配線層表面が周囲の絶縁層よりもオーバーに研磨を行ない、その上にＴｉ等の金属層を積層し、さらにＣＭＰで研磨することによって配線層を形成する方法が提案されている。この方法によれば、各配線パターンの上面には、Ｔｉ層等が形成されることになる。
【００３４】
このような埋め込みＴｉ層により、応力による変形を十分抑えようとすると、配線層の表面を十分凹ませることが必要となろう。全配線層の表面部にＴｉ等の埋め込み層を形成すると、低抵抗のＣｕ層の体積が減少し、配線の抵抗を高くしてしまうことになる。
【００３５】
【発明が解決しようとする課題】
本発明の目的は、多層配線を有する半導体集積回路装置の新規な構成と、その製造方法を提供することである。
【００３６】
本発明の他の目的は、ダマシンプロセスのエッチングにおいて、ビア孔と耐湿リング溝とのエッチレートの差による影響を最小にできる半導体集積回路装置の構造及び半導体集積回路装置の製造方法を提供することである。
【００３７】
本発明のさらに他の目的は、多層配線を有し、パッド部の剥がれを防止することのできる半導体集積回路装置の新規な構成と、その製造方法を提供することである。
【００３８】
【課題を解決するための手段】
本発明の一観点によれば、複数の半導体素子を形成した半導体基板と、前記半導体基板上に形成された第１絶縁層と、前記第１絶縁層に埋め込まれた第１導電層であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲むように配置された第１耐湿リング層とを含む第１導電層と、前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層と、前記第１上側導電性バリア層を覆って、前記第１絶縁層上に形成された第２絶縁層と、前記第２絶縁層に埋め込んで形成された第２導電層であって、前記第１配線層に達する第２配線層、および前記第１上側導電性バリア層に達する第２パッド層と第２耐湿リング層とを含む第２導電層と、前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層とを有する半導体集積回路装置が提供される。
【００３９】
本発明の他の観点によれば、（ａ）複数の半導体素子を形成した半導体基板上に、第１絶縁層と該第１絶縁層に埋め込まれた第１導電層であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲む第１耐湿リング層とを含む第１導電層とを形成する工程と、（ｂ）前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層を形成する工程と、（ｃ）前記第１上側導電性バリア層を覆い、前記第１絶縁層上に第２絶縁層を形成する工程と、（ｄ）前記第２絶縁層中に、前記第１配線層に達するビア孔をエッチングすると共に、前記第１上側導電性バリア層に達するパッド用接続孔、耐湿リング溝をエッチングする工程と、（ｅ）前記第２絶縁層中に、前記ビア孔、パッド用接続孔、耐湿リング溝に連続するパターン溝をエッチングする工程と、（ｆ）前記ビア孔、パッド用接続孔、耐湿リング溝、パターン溝を埋め込んで、第２配線層、第２パッド層、第２耐湿リング層を含む第２導電層を前記第２絶縁層に埋め込んで形成する工程と、（ｇ）前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層を形成する工程とを含む半導体装置の製造方法が提供される。
【００４０】
耐湿リング溝は、幅方向においては高いアスペクト比を有するが、延在方向においてはアスペクト比が格段に低くなる。これに対し、ビア孔においては、面内の全方向において高いアスペクト比を有する。
【００４１】
このため、マイクロローディング効果により、ビア孔のエッチレートは、同一寸法では、耐湿リング溝のエッチレートよりも小さくなる。耐湿リング溝の下に上側導電性バリア層を配置することにより、エッチングのマージンを広くすることが可能となり、下層配線へのダメージを少なくすることができる。
【００４２】
パッドのパターンは、配線層のパターンと比べ著しく大きい。このため、ＣＭＰにおいてもディッシング、エロ−ジョンを受け、中央部が凹む。パッドパターン部は大きな応力を受ける。パッドパターン部が応力により上側に押し上げられようとした時、パターン部の上から絶縁層上に延在する上側導電性バリア層が、変形を阻止する。このため、パッド部の剥がれが防止される。
【００４３】
【発明の実施の形態】
本発明の実施例の説明の前に、ビア孔と耐湿リング溝のエッチングを解析する。図６（Ａ）は、ビア孔の径と耐湿リング溝の幅を同一の値とした場合のエッチングレートを示すグラフである。横軸がビア孔の径及び耐湿リング溝の幅を単位μｍで示し、縦軸がエッチングレートを単位Å／ｍｉｎで示す。
【００４４】
曲線ｔｖは、ビア孔のエッチングレートを示し、曲線ｔｒは耐湿リング溝のエッチングレートを示す。ビア孔のエッチングレーｔｖは、常に耐湿リング溝のエッチングレートｔｒよりも低い値を示す。さらに、このエッチングレートの差のエッチングレートに対する比の絶対値は、ビア孔径及び耐湿リング溝幅が小さくなるほど大きくなる。このため、耐湿リング溝のエッチングが終了しても、ビア孔のエッチングは終了せず、オーバーエッチングが必要となる。
【００４５】
以下図面を参照して本発明の実施例を説明する。
【００４６】
以下、制限的意味無く、中央演算装置（ＣＰＵ）を例にとって説明する。
【００４７】
図１（Ａ）は、ＣＰＵを作成するウエハの上面図を示す。ウエハ１０の表面上には、多数のチップ領域１１が画定されている。各チップ領域を囲む線１２は、スクライブラインである。
【００４８】
図１（Ｂ）は、単一のチップ１１内の平面構成を示す。チップ１１中央部には、デコーダ、演算回路、ＳＲＡＭ、入出力回路（Ｉ／Ｏ）等が配置された回路領域Ｃ、回路領域からの配線を外部に取り出すためのパッド部Ｐが画定され、回路領域Ｃ、パッド部Ｐを取り囲むように耐湿リング１７が画定されている。
【００４９】
図１（Ｃ）は、ある配線層が形成された状態の１チップの上面構成を概略的に拡大して示す。絶縁層１４中に、パッドパターン１３、配線パターン１６、耐湿リング１７が埋め込まれて形成されている。
【００５０】
図１（Ｄ）は、図１（Ｃ）の平面の上に形成される上側導電性バリア層の配置を概略的に示す。上側導電性バリア層１８は、パッドおよび耐湿リングの上面から絶縁層１４上に延在するように、好ましくはパッドおよび耐湿リングの上面を内包するパターンに、形成されている。但し、配線１６の上には上側導電性バリア層１８は形成されない。上側導電性バリア層１８は、パッドの変形を抑圧する機能と、耐湿リング溝のエッチングにおいてエッチングマージンを増加させる機能とを有する。
【００５１】
パッドや耐湿リングは、チップ周辺部に配置され、その周囲には他の構造は通常存在しない。このため、パッド及び耐湿リングを覆う上側導電性バリア層１８に要求される位置精度は低い。配線層のパターニングには、エキシマレーザ光を用いたリソグラフィ技術が必要な場合にも、パッドおよび耐湿リングを覆う上側導電性バリア層１８のパターニングにはｉ線リソグラフィ等で十分である。このため、マスク工程が１枚増加するが必要な手間とコストは抑えることができる。
【００５２】
図２（Ａ）、（Ｂ）、（Ｃ）は、パッド層の構成を説明するための平面図である。
【００５３】
図２（Ａ）に示すように、絶縁層１４にパッド層を埋め込むためのパッドパターン溝ＰＴおよびパッドパターン溝底面から下方に延び下層のパッドパターンに達する接続用孔ＰＶが形成される。
【００５４】
図２（Ｂ）に示すように、配線層を堆積し、ＣＭＰにより絶縁層１４上の不要な配線層を除去することにより、図２（Ａ）に示す溝部及び孔部に埋め込まれたパッド層１３を得る。
【００５５】
図２（Ｃ）に示すように、さらにパッド層１３上面から、周囲の絶縁層１４上に延在する上側導電性バリア層１８を形成する。好ましくは、図示のように上側導電性バリア層１８は、パッド層１３の全面を覆い、さらにその周辺に延在する部分を有する。但し、このようにパッド層１３全面を覆うことは必ずしも必要ではなく、パッド層１３上面から周囲の絶縁層１４上に延在する部分を有すればパッド層１３の変形を抑制するのに有効である。
【００５６】
図２（Ｅ）、（Ｆ）、（Ｇ）は、耐湿リング部の構成を説明するための上面図である。
【００５７】
図２（Ｅ）に示すように、先ず耐湿リング用の溝ＲＴが絶縁層１４中に形成される。
【００５８】
図２（Ｆ）に示すように、配線層を堆積し、絶縁層１４上の不要部分をＣＭＰなどにより除去することにより、リング用溝ＲＴに埋め込まれた耐湿リング１７を得る。
【００５９】
図２（Ｇ）に示すように、さらに耐湿リング１７上面から、周辺の絶縁層１４上に延在する上側導電性バリア層１８を形成する。この上側導電性バリア層１８は、上層の耐湿リング用溝エッチング時にエッチングストッパ層として機能するものであり、耐湿リング１７の上面全面を覆うことが好ましい。
【００６０】
パッド層の上に、パッド層上面から周囲の絶縁層上に延在する上側導電性バリア層を設けることにより、パッド層の変形を抑制し、パッド層の剥がれを防止することができる。上下パッド層間は上側導電性バリア層を介して電気的に接続される。
【００６１】
配線層として銅、タングステンなどの酸化され易い導電体を用い、レジストパターンの除去をアッシングで行う時は、絶縁層をエッチングストッパ層と層間絶縁層の積層で形成することが好ましい。エッチングストッパ層としては、シリコン窒化物、シリコンカーバイド（ＳｉＣ，ＳｉＣＨ）、シリコンオキシナイトライド、などのシリコン系絶縁層を用いるのが好ましい。
【００６２】
図３（Ａ）〜（Ｆ）は、上側導電性バリア層を用いた多層配線構造の作成工程を概略的に示す断面図である。図３（Ａ）において、左側に回路部Ｃの構成例を示し、中央部にパッド部Ｐの構成例を示し、右側に耐湿リングＲの構成例を示す。
【００６３】
第１層間絶縁層ｄ１に、第１配線構造ｗ１が埋め込んで形成されている。回路部Ｃにおける第１配線構造ｗ１は回路の配線であり、パッド部Ｐにおける第１配線構造Ｗ１はパッド層である。耐湿リングＲにおける第１配線構造ｗ１は耐湿リングの一部である。各配線構造は、たとえば、ＴａＮ等の下側導電性バリア層とＣｕ等の主配線層で形成する。
【００６４】
第１配線構造ｗ１のパッドパターン及び耐湿リングパターンを覆って、第１層間絶縁層ｄ１の上に第１上側導電性バリア層ｂ１が形成されている。第１上側導電性バリアｂ１を覆って、第１層間絶縁層ｄ１の上に第２エッチングストッパ層ｓ２が形成されている。第２エッチングストッパ層ｓ２上に第２層間絶縁層ｄ２が形成されている。
【００６５】
第２層間絶縁層ｄ２の上に、レジストパターンＰＲ２Ａを形成し、第２層間絶縁層ｄ２のエッチングを行なう。ここで、耐湿リングはループ状の連続した形状である。パッド部Ｐ及び回路部Ｃにおけるビア孔ＶＨ２は円柱状の構造である。ビア孔ＶＨの径とリング溝ＲＴ２の幅を同一寸法としても、アスペクト比の差からリング溝ＲＴ２のエッチングレートはビア孔ＶＨ２のエッチングレートよりも速くなる。
【００６６】
図３（Ｂ）は、ビア孔ＶＨ２およびリング溝ＲＴのエッチングが終了した状態を示す。ビア孔ＶＨ２は同一寸法のためほぼ同時にエッチングが終了している。これに対し、リング溝ＲＴにおいてはエッチングが速く進行するため、第２エッチングストッパ層ｓ２はオーバーエッチングによりかなりの膜減りを生じている。
【００６７】
第２エッチングストッパ層ｓ２の下に、第１上側導電性バリア層ｂ１が設けられているため、第１エッチングストッパ層ｓ２がかなりエッチングされても、第１配線層Ｗ１の表面は第１上側導電性バリア層ｂ１により十分保護されている。
【００６８】
図３（Ｃ）に示すように、ビア孔およびリング溝形成のためのレジストパターンＰＲ２Ａを除去した後、新たなレジストパターンＰＲ２Ｂを形成し、配線溝ＷＴ２、パットパターン溝ＰＴ２、リング溝ＲＴ２のエッチングを行なう。なお、先に形成したビア孔およびリング溝ＲＴの底部を保護するためには、有機物の詰物を詰めた後にエッチングを行なうことが好ましい。
【００６９】
なお、溝部を先にエッチングし、その後ビア孔をエッチングすることもできる。いずれの場合にも、耐湿リング部においてリング溝のエッチングはビア孔のエッチングよりも早く終了するが、エッチングストッパ層ｓ２の下の第１導電性バリア層ｂ２が下層第１配線層ｗ１に対する保護層として働き、ダメージおよび酸化を防止する。その後レジストパターンＰＲ２Ｂをアッシングで除去する。レジストパターンを除去した後、開口部底に露出したエッチングストッパ層ｓ２を除去する。
【００７０】
図４（Ｄ）に示すように、配線溝、ビア孔などを形成した第２層間絶縁層ｄ２の上に、第２配線用金属層Ｍ２を堆積する。第２金属層Ｍ２は、典型的にはＴａＮ等のバリア層をスパッタリングで形成し、その上にＣｕ等のシード層をスパッタリングで形成し、さらにＣｕ等の厚い主配線層をメッキで形成する。
【００７１】
第２配線層Ｍ２を堆積した後、ＣＭＰにより第２層間絶縁層ｄ２上面上に堆積した不要な金属層を除去する。
【００７２】
図４（Ｅ）に示すように、ＣＭＰにより分離した第２配線層ｗ２を覆って、第２層間絶縁層ｄ２の上に第２上側導電性バリア層ｂ２を堆積する。第２上側導電性バリア層ｄ２の上に、レジストパターンＰＲ２Ｃを形成する。レジストパターンＰＲ２Ｃは、パッド部Ｃのパッドパターン及び耐湿リング部Ｒの耐湿リングパターンを覆う形状にパターニングされている。レジストパターンＰＲ２Ｃをマスクとし、第２上側導電性バリア層ｂ２をエッチングする。その後レジストパターンＰＲ２Ｃは除去する。
【００７３】
図４（Ｆ）に示すように、パターン化された第２上側導電性バリア層ｂ２を覆うように、第２層間絶縁層ｄ２の上に第３エッチングストッパ層ｓ３を堆積する。
【００７４】
続いて、第３層間絶縁層を堆積し、ビア孔及びリング溝を形成する工程に進む。すなわち、図３（Ａ）〜図４（Ｆ）の工程を繰り返すことにより、多層配線構造を形成することができる。
【００７５】
耐湿リング溝のエッチングにおいて、エッチングストッパ層の下に上側導電性バリア層が配置されているため、エッチングストッパ層がオーバーエッチングされても、下側の配線層は安全に保護される。また、パッド部のパットパターンは、上側導電性バリア層ｂ２により、その変形を抑えられるため、パット部の剥がれが防止される。
【００７６】
なお、図３（Ａ）のビア孔およびリング溝のエッチング工程において、パッドの上面にも上側導電性バリア層ｂ１が配置されている。従って、パッド部においてもオーバーエッチングを吸収することができる。
【００７７】
図２（Ｄ）は、パッド部の他の構成例を示す。この構成においては、パッドパターンの下に形成される接続用孔Ｖは、ビア孔同様の円柱状パターンではなく、細長く延びた形状である。すなわち、パッド部の接続用孔を耐湿リングのリング溝と類似の形状である。下層パッドパターンとエッチングストッパ層との間には、上側導電性バリア層が形成されているため、パッド部のエッチングストッパ層においてオーバーエッチングが生じても、耐湿リング部と同様上側導電性バリア層が下層パッドパターンを保護する。
【００７８】
以上説明した構成において、層間絶縁層ｄは種々の材料で形成することができる。例えば、酸化シリコン層、燐を含む酸化シリコン（ＰＳＧ）層、ボロン及び燐を含む酸化シリコン（ＢＰＳＧ）層、有機絶縁層等を用いることができる。誘電率の低い層間絶縁層を形成するためには、フッ素を含む酸化シリコン（弗化シリケートガラス、ＦＳＧ）層、水素シルセキオキサン（ＨＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発泡性（多孔質）酸化シリコン等を用いることができる。
【００７９】
配線層としては、金、銀、白金、銅、アルミニウム、タングステン、タングステン合金、チタニウム、チタニウム化合物、タンタル、タンタル化合物など用いることができる。下側バリア層と主配線層との積層を用いる場合、バリア層としてはチタニウム、チタニウム化合物、タンタル、タンタル化合物等を用いることができる。上側バリア層は、特に制限されないが下側バリア層と同一材料で形成するのがプロセス管理上望ましい。
【００８０】
以下、図５（Ａ）〜（Ｆ）を参照し、より具体的実施例を説明する。
【００８１】
図５（Ａ）において、Ｃｕ層を主配線層とする第１配線層ｗ１が形成され、その上に第１上側バリア層ｂ１がＴａＮで形成されている。第１バリア層ｂ１は、第１配線層ｗ１の全面を覆い、周囲の絶縁層上に延在する形状を有する。
【００８２】
第１バリア層ｂ１の上には、同一形状のハードマスク層ｈ１が形成されている。ハードマスク層ｈ１は、例えばプラズマＣＶＤで形成したプラズマ酸化シリコン膜である。
【００８３】
ハードマスク層ｈ１、第１バリア層ｂ１を覆って、第２エッチングストッパ層ｓ２が例えば厚さ５０ｎｍのＳｉＮ層で形成されている。第２エッチングストッパ層ｓ２の上には、厚さ約１２００ｎｍのプラズマ酸化シリコン層、反射防止膜を兼ねた厚さ約５０ｎｍのＳｉＮ層の積層で形成された第２層間絶縁層ｄ２が形成されている。層間絶縁層ｄ２の表面から、パッドパターン溝が形成され、パッドパターン溝底面から下側に延びる接続孔が形成されている。接続孔は、第１バリア層ｂ１の表面に達している。
【００８４】
この溝及び孔を埋め込んで第２配線層ｗ２が形成されている。第２配線層ｗ２は、例えば厚さ約２５ｎｍのＴａＮ下側バリアメタル層、厚さ約１００ｎｍのＣｕシード層をスパッタリングで形成し、さらに厚さ約３００ｎｍのＣｕ層をメッキで形成し、ＣＭＰにより平坦化したものである。
【００８５】
図５（Ｂ）に示すように、第２配線層ｗ２を埋め込んだ第２層間絶縁層ｄ２表面上に、厚さ約５０ｎｍのＴａＮ層で第２バリアメタル層ｂ２および厚さ約５０ｎｍのプラズマ酸化シリコン層でハードマスク層ｈ２を形成する。ハードマスク層ｈ２の上に、パッドパターンｗ２を内包するレジストパターンＰＲ２を形成する。
【００８６】
図５（Ｃ）に示すように、レジストパターンＰＲ２をエッチングマスクとし、ハードマスク層ｈ２のエッチングを行なう。その後レジストパターンはアッシングで除去する。このアッシングにおいて、第２配線層ｗ２の表面は第２バリアメタル層ｂ２で覆われているため、酸化を防止される。
【００８７】
図５（Ｄ）に示すように、アッシングでレジストパターンＰＲ２が除去され、第２バリアメタル層ｂ２の上にハードマスクｈ２が残る。
【００８８】
図５（Ｅ）に示すように、ハードマスク層ｈ２をマスクとし、第２バリアメタル層ｂ２のエッチングを行なう。このようにして、パッドパターンを覆う第２バリアメタル層ｂ２、ハードマスク層ｈ２の積層パターンが形成される。なお、パッドパターンが例えば１０μｍ×１０μｍの場合、第２バリアメタル層ｂ２、ハードマスク層ｈ２のパターンを１１μｍ×１１μｍとし、パッドパターン全面を覆い、さらに周辺の層間絶縁層上に延在するようにパターニングすることが好ましい。
【００８９】
図５（Ｆ）に示すように、上述の工程を繰り返すことにより、第３エッチストッパ層ｓ３、第３層間絶縁層ｄ３、第３配線ｗ３を形成することができる。
【００９０】
なお、パッドパターンの上にバリアメタル層を形成することにより、配線層形成後のアニールを行なってもパット部において剥がれが生じることは防止できた。
【００９１】
図６（Ａ）は、前述のように、ビア孔径及び耐湿リング溝幅に対するエッチングレートを示す。ビア孔のエッチングレートは、リング溝のエッチングレートよりも小さい。
【００９２】
図６（Ｂ）、（Ｃ）は、図５の構成における耐湿リング部のエッチングの様子を示す斜視図である。第１配線層ｗ１の耐湿リングの上には、第１バリアメタル層ｂ１、第１ハードマスク層ｈ１が形成されている。図中左側に示した第１配線層ｗ１のパターンは回路領域の配線パターンである。配線パターンの上には第１バリアメタル層ｂ１、第１ハードマスク層ｈ１は形成されていない。リング溝ＲＴのエッチングレートに比べビア孔ＶＨのエッチングレートは遅く、エッチング深さに差ｘが生じる。
【００９３】
図６（Ｃ）は、ビア孔ＶＨのエッチングが終了した状態を示す。ビア孔ＶＨのエッチングが終了する前に、リング溝ＲＴのエッチングは終了している。従って、オーバーエッチングによりエッチングストッパ層ｓ２が徐々にエッチングされ、例えば厚さ約５０ｎｍの内４０ｎｍがエッチングされてしまう。しかしながら、エッチングストッパ層ｓ２の下には、ハードマスク層ｈ１およびバリアメタル層ｂ１が配置され、下層配線層ｗ１のリングパターン表面を覆っている。従って、リングパターンｗ１の表面がダメージを受けたり、酸化されることが防止される。
【００９４】
図７は、図５、６に示すような半導体集積回路装置の回路領域および耐湿リング領域の部分的断面図を示す。シリコン基板４０の表面には、素子分離用のトレンチが形成され、トレンチを埋め込む酸化シリコン等の絶縁領域によってシャロートレンチアイソレーション（ＳＴＩ）４１ｃが形成され、活性領域が画定されている。耐湿リング部分においては、ＳＴＩと同時に回路領域をループ状に取り囲むリング状絶縁領域４１ｒが形成されている。
【００９５】
回路領域においては、各活性領域内にｐウエルＷｐ及びｎウエルＷｎが形成され、活性領域上に熱酸化シリコン等のゲート絶縁層４３ｃが形成される。ゲート絶縁層４３ｃ上に多結晶シリコン、ポリサイド等のゲート電極４４ｃが形成され、絶縁ゲート電極が形成される。絶縁ゲート電極の側壁には、サイドウオールスペーサ４５ｃが酸化シリコン等により形成される。
【００９６】
絶縁ゲート電極を形成した後、ｐウエルＷｐ、ｎウエルＷｎにそれぞれ別個のイオン注入を行ない、ｐウエルＷｐ内にｎ型ソース／ドレイン領域４２ｎを形成し、ｎウエルＷｎ内にｐ型ソース／ドレイン領域４２ｐを形成する。
【００９７】
耐湿リング部分においても、イオン注入以外同様の工程が行なわれ、絶縁領域４１ｒの上にリング状の導電体領域４４ｒ及びサイドウオールスペーサ４５ｒが形成される。
【００９８】
絶縁ゲート電極４４ｃ、導電体領域４４ｒを覆って、シリコン基板上に窒化シリコン等のエッチングストッパ層４６が形成される。
【００９９】
エッチングストッパ層４６の上に、第１の層間絶縁層４７が弗素含有酸化シリコン（ＦＳＧ）等の低誘電率絶縁体により形成される。回路領域においては、第一の層間絶縁層４７の表面から、例えば径約０．２５μｍのコンタクト用ビア孔が形成される。耐湿リング用領域においては、ビア孔と同一値の幅を有するループ状耐湿リング溝が導電体領域４４ｒ上に形成される。
【０１００】
コンタクト用ビア孔、耐湿リング溝のエッチングは、一旦エッチングストッパ層４６表面で停止し、レジストマスクを除去した後、コンタクト用ビア孔、耐湿リング溝の底面に露出したエッチングストッパ層４６を除去することにより行なわれる。
【０１０１】
コンタクト用ビア孔、耐湿リング溝形成後、例えばＴｉＮ等のグルー・バリア層５０、例えばタングステン等の導電体プラグおよび導電体フェンス用の導電層５１が堆積され、第一の層間絶縁層４７表面上のグルー・バリア層及び導電層はＣＭＰにより除去される。グルー・バリア層は、ＴｉＮ、ＴａＮ等の単一の層で形成しても、グルー用Ｔｉ層、バリア用ＴｉＮ層等の積層で形成しても良い。このようにして、半導体表面にコンタクトする導電体プラグ、絶縁領域４１ｒ上の導電性領域４４ｒにコンタクトする導電体フェンスが形成される。
【０１０２】
このようにして、回路部分においてはグルー・バリア層５０ｃと導電領域５１ｃで形成された導電体プラグが形成され、耐湿リング領域においては、グルー・バリア層５０ｒと導電領域５１ｒで形成された導電体フェンスが形成される。
【０１０３】
なお、回路領域において、ｎチャネルＭＯＳトランジスタの一方のソース／ドレイン領域と、ｐチャネルＭＯＳトランジスタの一方のソース／ドレイン領域とは、第１層配線により相互に接続され、ＣＭＯＳインバータを構成している。
【０１０４】
その後、導電体プラグ、導電体フェンスを覆って第一層間絶縁層４７表面上に、第２のエッチングストッパ層５２、第２の層間絶縁層５３が堆積される。エッチングストッパ層は、例えばＳｉＮで形成され、層間絶縁層は例えばＦＳＧで形成される。第２の層間絶縁層５３表面上にレジストパターンが形成され、第１配線層の配線パターン用および耐湿リング用の開口が画定される。両開口の幅はたとえば同一である。
【０１０５】
このレジストパターンをエッチングマスクとし、第２の層間絶縁層５３のエッチングが行なわれる。第２のエッチングストッパ層５２表面が露出した後、一旦エッチングを停止し、レジストパターンをアッシングで除去する。その後露出した第２のエッチングストッパ層５２をエッチングにより除去し、下側バリア層５４、配線層５５の堆積を行なう。その後、第２層間絶縁層５３表面上の不要な下側バリア層及び配線層をＣＭＰで除去する。
【０１０６】
このようにして、回路領域において、下側バリア層５４ｃ、配線層５５ｃで構成された配線パターンが形成され、耐湿リング領域においてはバリア層５４ｒ、配線層５５ｒで形成された導電体フェンスが形成される。このようにして、シングルダマシン構造の第１配線層の構造が形成される。シングルダマシン構造ではビア導電体、配線パターン共に側面と底面がバリア層で覆われる。
【０１０７】
耐湿リング部Ｒにおいては、耐湿リング上面を覆うように、例えばＴａＮ層の第１上側バリアメタル層ｂ１、プラズマ酸化シリコン膜等の第１ハードマスク層ｈ１が形成される。上述のように、これらの上側バリアメタル層、ハードマスク層は耐湿リングパターンの上面を内包するように形成することが好ましい。
【０１０８】
第１ハードマスク層ｈ１、第１上側バリアメタル層ｂ１を覆って、第２層間絶縁層５３上に、第３のエッチングストッパ層５７、第３の層間絶縁層５８、第４のエッチングストッパ層５９、第４の層間絶縁層６０を堆積する。第４の層間絶縁層膜６０表面から第３の層間絶縁層５８表面に達する配線パターン溝および耐湿リング溝が形成され、さらに配線パターン溝底面から第２の層間絶縁層５３内に形成された第１層配線パターン、耐湿リング部の第１バリアメタル層に達するビア孔及び耐湿リング溝が形成される。ビア孔径および耐湿リング溝幅は、たとえば０．３μｍである。
【０１０９】
これらのビア孔、配線パターン溝、耐湿リング溝を埋め込むように、下側バリア層６２及びＣｕ等の導電層６３の堆積が行なわれる。第４の層間絶縁層６０上に堆積した下側バリア層、導電層はＣＭＰ等によって除去する。耐湿リングにおいては、耐湿リングの上面を覆う第２上側バリアメタル層ｂ２、第２ハードマスク層ｈ２が形成される。
このようにして、デュアルダマシン構造の第２層配線構造および第２層耐湿リング用フェンスが形成される。デュアルダマシン構造では、１層の配線構造は、最上面を除く表面が下側バリア層で覆われる。最上面は上側バリアメタル層で覆われる。
【０１１０】
第２層配線構造を形成した後、第４の層間絶縁層表面上に第５のエッチングストッパ層６５が形成される。第５のエッチングストッパ層６５の上に、第５の層間絶縁層６６、第６のエッチングストッパ層６７、第６の層間絶縁層６８が堆積され、上述と同様のプロセスにより、下側バリア層７０、配線層７１で構成されたデュアルダマシン導電構造が形成される。耐湿リングにおいては、耐湿リングの表面が第３上側バリアメタル層ｂ３、第３ハードマスク層ｈ３で覆われる。このようにして第３層配線構造、第３層耐湿リングが形成される。第３配線層のビア孔径およびリング溝幅は、たとえば０．４５μｍである。
【０１１１】
第３層配線構造、第３層耐湿リング上のハードマスク層ｈ３を覆って、第６層間絶縁層の上に、第７のエッチングストッパ層７３、第７の層間絶縁層７４、第８のエッチングストッパ層７５、第８の層間絶縁層７６が堆積され、配線パターン溝、ビア孔および耐湿リング溝が形成され、下側バリア層７８、配線層７９で構成されるデュアルダマシン構造の第４層配線構造、第４層耐湿リング構造が形成される。耐湿リング部においては、耐湿リングの表面が第４上側バリアメタル層ｂ４、第４ハードマスク層ｈ４で覆われる。
【０１１２】
第４配線層のビア孔径および耐湿リング溝幅は、例えば０．９μｍである。
【０１１３】
第４配線層、第４層耐湿リングの第４ハードマスク層を覆って、第８の層間絶縁層７６表面上にＳｉＮ等の水分遮蔽能を有するパッシベーション膜８１が形成される。耐湿リング領域においては、基板上にル‐プ状の導電フェンスが積層され、その上にパッシベーション膜が形成されることにより、回路領域を封止する水分遮断構造が形成される。
【０１１４】
図示の構成においては、第１配線構造をシングルダマシン構造、第２〜第４配線構造をデュアルダマシン構造で形成した。シングルダマシン、デュアルダマシンは任意に選択することができる。配線溝エッチング用のエッチングストッパ層を用いる場合を説明したが、配線溝用のエッチングストッパ層は省略してもよい。その場合はコントロールエッチングで溝の深さを制御する。配線溝用のエッチングストッパ層の有無は任意に選択できる。
【０１１５】
図８（Ａ）〜（Ｇ）は、シングルダマシン配線を形成するプロセスを概略的に示す断面図である。配線部の構造で説明するので、上側バリアメタル層は形成されない。図８（Ａ）に示すように、下側バリア層ｂ１、配線層ｗ１で下層配線が形成されている。下層配線表面を覆ってエッチングストッパ層ｓ２、層間絶縁層ｄ２、反射防止膜ａｒ２が形成されている。エッチングストッパ層ｓ２、反射防止膜ａｒ２は、それぞれ厚さ約５０ｎｍのＳｉＮ膜で形成される。層間絶縁層ｄ２は、例えば厚さ約６００ｎｍのＦＳＧにより形成される。
【０１１６】
反射防止膜ａｒ２の上に、ビア孔及び耐湿リング溝をエッチングするためのレジストパターンＰＲ２を形成する。レジストパターンＰＲ２をエッチングマスクとし、反射防止膜ａｒ２、層間絶縁層ｄ２のエッチングを行なう。その後、レジストパターンＰＲ２は除去する。なお、ビア孔と耐湿リング溝とは同様の断面構成であるため、図には1つの開口のみを示す。以下同様である。
【０１１７】
図８（Ｂ）に示すように、露出した反射防止膜ａｒ２及びエッチングストッパ層ｓ２を除去し、下層配線ｗ１の表面を露出するビア孔ＶＨ２及び耐湿リング溝ＲＴ２を形成する。
【０１１８】
図８（Ｃ）に示すように、ビア孔ＶＨ２及び耐湿リング溝ＲＴ２を埋めるように、例えば厚さ約２５ｎｍのＴａＮ層で形成されたバリア層ｂ２ｐ、厚さ約１５００ｎｍのＣｕ層で形成された配線層ｗ2ｐを成膜する。なお、バリア層ｂ2ｐをスパッタリングで形成した後、厚さ約２００ｎｍのＣｕシード層をスパッタリングで形成し、その上にメッキ等によりＣｕ層を約１３００ｎｍ成膜して配線層ｗ2ｐを形成する。
【０１１９】
図８（Ｄ）に示すように、層間絶縁層ｄ２上のバリア層ｂ2ｐ、配線層ｗ2ｐをＣＭＰにより除去し、銅プラグ（銅フェンス）を形成する。
【０１２０】
図８（Ｅ）に示すように、銅プラグ（銅フェンス）を覆って層間絶縁層ｄ２上に厚さ約５０ｎｍのＳｉＮ層で形成されたエッチングストッパ層ｓ３、厚さ約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ３、厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜ａｒ３を成膜する。反射防止膜ａｒ３の上に、配線パターン溝及び耐湿リング溝を形成するための開口を有するレジストパターンＰＲ３を形成する。配線パターン溝の幅と耐湿リング溝の幅は、たとえば同一である。
【０１２１】
レジストパターンＰＲ３をエッチングマスクとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行なう。その後、レジストパターンＰＲ３を除去し、露出した反射防止膜ａｒ３、エッチングストッパ層ｓ３をエッチングで除去する。
【０１２２】
図８（Ｆ）に示すように、図８（Ｃ）の工程と同様の工程を行なうことにより、厚さ約２０ｎｍのＴａＮ層で形成されたバリア層ｂ3ｐ、厚さ約１２００ｎｍのＣｕで形成された配線層ｗ3ｐを形成する。なお、配線層ｗ3ｐは、先ず厚さ約２００ｎｍのＣｕ層をスパッタリングで成膜し、次にメッキ等により厚さ約１０００ｎｍのＣｕ層を成膜することによって形成する。
【０１２３】
図８（Ｇ）に示すように、層間絶縁層ｄ3上の不要なバリア層及び配線層をＣＭＰで除去し、バリア層ｂ3、配線層ｗ3で形成された配線パターンを作成する。その後、上側バリアメタル層、ハードマスク層が形成されるが、回路領域においては全て除去される。以上の工程により、１層分の配線構造を作成することができる。同様の工程を繰り返すことにより、多層の配線層をシングルダマシン構造で形成することもできる。次に、デュアルダマシン構造の作成について説明する。
【０１２４】
図９（Ａ）〜（Ｆ）は、デュアルダマシン配線構造を作成する他の方法を示す断面図である。図９（Ａ）に示すように、バリア層ｂ１、配線層ｗ１で構成される下層配線の上に、厚さ約５０ｎｍのＳｉＮ層で形成されたエッチングストッパ層ｓ２、厚さ約６００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ２、厚さ約５０ｎｍのＳｉＮ層で形成されたエッチングストッパ層ｓ３、厚さ約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ３、厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜ａｒ３を積層する。
【０１２５】
反射防止膜ａｒ３の上に、ビア孔及び耐湿リング溝に対応する開口を有するレジストパターンＰＲ２を形成する。レジストパターンＰＲ２をマスクとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行ない、エッチングストッパ層ｓ３の表面でエッチングを停止させる。
【０１２６】
図９（Ｂ）に示すように、レジストパターンＰＲ２を除去する。
【０１２７】
図９（Ｃ）に示すように、反射防止膜ａｒ３の上に、配線パターン及び耐湿リング溝に対応する開口を有するレジストパターンＰＲ３を形成する。耐湿リング溝の幅は例えば配線パターン溝の幅と同一である。レジストパターンＰＲ３をエッチングマスクとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行なう。この際、先に形成されたビア孔（耐湿リング溝）の底面に露出しているエッチングストッパ層ｓ３、層間絶縁層ｄ２も共にエッチングされ、ビア孔が下側に延びる。これらのエッチングは、それぞれエッチングストッパ層ｓ３、エッチングストッパ層ｓ２の表面で停止するように条件が設定される。
【０１２８】
図９（Ｄ）に示すように、レジストパターンＰＲ３をアッシングで除去する。次に、表面に露出した反射防止膜ａｒ３、配線パターン溝底面に露出したエッチングストッパ層ｓ３、ビア孔（耐湿リング溝）底面に露出したエッチングストッパ層ｓ２をエッチングで除去する。配線パターン溝ＷＴ、ビア孔ＶＨ（耐湿リング溝ＲＴ）が形成される。
【０１２９】
図９（Ｅ）に示すように、バリア層ｂ３ｐ、配線層ｗ３ｐの堆積を行なう。まず、厚さ約２０ｎｍのＴａＮ層をスパッタリングで堆積し、続いて厚さ約２００ｎｍのＣｕ層をスパッタリングで堆積する。次に、厚さ約１３００ｎｍのＣｕ層をメッキで堆積する。
【０１３０】
図９（Ｆ）に示すように、層間絶縁層ｄ３上の不要なバリア層ｂ３ｐ、配線層ｗ３ｐをＣＭＰにより除去し、バリア層ｂ３、配線層ｗ３で構成されたデュアルダマシン配線構造を作成する。その後、上側バリアメタル層、ハードマスク層が形成されるが、回路領域においては全て除去される。
【０１３１】
上述のようなダマシンプロセスを利用することにより、図７に示すような多層配線構造を作成すると同時に、耐湿リング領域においては配線と同一材料で形成された導電体（金属）リングを上側バリアメタル層で覆った耐湿リング構造を形成することができる。
【０１３２】
上述の実施例において、上側バリアメタル層がパッド部で果す機能と耐湿リング部で果す機能は別個のものである。パッド部、耐湿リング部のいずれか一方にのみ上側バリアメタル層を設けてもよい。
【０１３３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えばレジストパターンを酸素を用いない方法で除去すれば、エッチングストッパ層、ハードマスク層を省略することもできる。この場合、ビア孔やリング溝は、下層配線構造をエッチングストッパとしてエッチングする。上側バリアメタル層はレジストマスクでエッチングし、その後レジストマスクを除去する。
【０１３４】
上側導電性バリア層は、特に限定されないが、チタン、チタン化合物、タンタル、タンタル化合物、これらの混合物のいずれかで形成することができる。ハードマスク層は、プラズマＳｉＯ2層，ＰＳＧ層，ＦＳＧ層，ＨＳＱ層，ＴＥＯＳ層，窒化シリコン層、シリコンカーバイド層、シリコンオキシナイトライド層、これらの積層のいずれかで形成することができる。
【０１３５】
配線材料としてＴａＮ、Ｃｕを用いる場合を説明したが、導電層は、金、銀、白金、銅、アルミニウム、アルミニウム合金、タングステン、タングステン化合物、モリブデン、モリブデン化合物、チタニウム、チタニウム化合物、タンタル、タンタル化合物、これらの組み合わせのいずれかで形成することができる。形成方法は、スパッタリング、ＣＶＤ，メッキ、これらの組み合わせのいずれかを用いることができる。
【０１３６】
主配線層は、金、銀、白金、銅、アルミニウム、アルミニウム合金、タングステン、タングステン化合物、これらの組み合わせのいずれかで形成できる。下側バリア層は、モリブデン、モリブデン化合物、チタニウム、チタニウム化合物、タンタル、タンタル化合物、これらの組み合わせのいずれかで形成することができる。
【０１３７】
絶縁層は、種々の材料で形成できる。誘電率の低い絶縁層として、ＦＳＧ、水素シルセスキオキサン（ＨＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発泡性（多孔質）酸化シリコン等を用いることができる。誘電率を低くしなくてもよい場合には、酸化シリコン、ホスホシリケートガラス（ＰＳＧ）、ボロホスホシリケートガラス（ＢＰＳＧ）等を用いることもできる。
【０１３８】
エッチングストッパ層は、窒化シリコン層、シリコンカーバイド層、シリコンオキシナイトライド層、これらの積層のいずれかで形成することができる。層間絶縁層は、プラズマＳｉＯ2層，ＰＳＧ層，ＦＳＧ層，ＨＳＱ層，ＴＥＯＳ層、これらの積層のいずれかで形成することができる。
【０１３９】
その他種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【０１４０】
以下、本発明の特徴を付記する。
【０１４１】
（付記１） 複数の半導体素子を形成した半導体基板と、
前記半導体基板上に形成された第１絶縁層と、
前記第１絶縁層に埋め込まれた第１導電層であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲むように配置された第１耐湿リング層とを含む第１導電層と、
前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層と、
前記第１上側導電性バリア層を覆って、前記第１絶縁層上に形成された第２絶縁層と、
前記第２絶縁層を貫通して形成された第２導電層であって、前記第１配線層に達する第２配線層、および前記第１上側導電性バリア層に達する第２パッド層と第２耐湿リング層とを含む第２導電層と
を有する半導体集積回路装置。
【０１４２】
（付記２） さらに、前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層を有する付記１記載の半導体集積回路装置。
【０１４３】
（付記３） さらに、前記第１及び前記第２上側導電性バリア層の上に形成され、前記第１及び前記第２上側導電性バリア層と同じ形状にパターニングされたハードマスク層を有する付記２記載の半導体集積回路装置。
【０１４４】
（付記４） 前記第１及び第２絶縁層が、エッチングストッパ層とその上に形成された層間絶縁層との積層を含む付記２〜３のいずれか１項記載の半導体集積回路装置。
【０１４５】
（付記５） 前記第１及び第２上側導電性バリア層が、それぞれその下の前記パッド層と耐湿リング層の上面を内包する平面形状を有する付記２〜４のいずれか１項記載の半導体集積回路装置。
【０１４６】
（付記６） 前記第１及び第２導電層がそれぞれ、下側導電性バリア層と主配線層との積層構造を有し、前記上側導電性バリア層と前記下側導電性バリア層とが同一材料で形成されている付記２〜５のいずれか１項記載の半導体集積回路装置。
【０１４７】
（付記７） 前記第１導電層および第２導電層が、それぞれ、下側導電性バリア層と主配線層との積層構造を有し、前記第１上側導電性バリア層および下側導電性バリア層のそれぞれが、チタン、チタン化合物、タンタル、タンタル化合物、これらの混合物のいずれかで形成された層を含み、前記第１上側導電性バリア層は、前記第１パッド層と前記耐湿リング層それぞれの上面を内包する平面形状を有し、前記第２絶縁層が下側のエッチングストッパ層とその上の層間絶縁層とを含む付記１記載の半導体集積回路装置。
【０１４８】
（付記８） 前記パッド層、耐湿リング層の各々は上面を上側バリア層、他の面を下側バリア層により囲まれている付記７記載の半導体集積回路装置。
【０１４９】
（付記９） （ａ）複数の半導体素子を形成した半導体基板上に、第１絶縁層を形成する工程と、
（ｂ）該第１絶縁層に第１導電層を埋め込む工程であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲む第１耐湿リング層とを含む第１導電層を該第１絶縁層に埋め込んで形成する工程と、
（ｃ）前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層を形成する工程と、
（ｄ）前記第１上側導電性バリア層を覆い、前記第１絶縁層上に第２絶縁層を形成する工程と、
（ｅ）前記第２絶縁層を貫通して、前記第１配線層に達するビア孔をエッチングすると共に、前記第１上側導電性バリア層に達するパッド用接続孔、耐湿リング溝をエッチングする工程と、
（ｆ）前記ビア孔、パッド用接続孔、耐湿リング溝を用いて、第２配線層と、第２パッド層と、該第２配線層、第２パッド層の外側を囲む第２耐湿リング層とを含む第２導電層を前記第２絶縁層に埋め込んで形成する工程と
を含む半導体装置の製造方法。
【０１５０】
（付記１０） さらに、（ｇ）前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層を形成する工程を含む付記９記載の半導体装置の製造方法。
【０１５１】
（付記１１） 前記工程（ｃ）、（ｇ）が、前記第１または第２絶縁層上に上側導電性バリア層とハードマスク層とを積層する工程と、前記ハードマスク層上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記ハードマスク層をエッチングしてパターン化する工程と、前記レジストパターンを除去する工程と、前記ハードマスク層のパターンをマスクとして前記上側導電性バリア層をエッチングしてパターン化する工程とを含む付記１０記載の半導体装置の製造方法。
【０１５２】
（付記１２） 前記工程（ｃ）、（ｇ）が、それぞれ前記パッド層と前記耐湿リング層それぞれの上面を内包するように前記上側導電性バリア層をパターン化する付記１０または１１記載の半導体装置の製造方法。
【０１５３】
（付記１３） 前記工程（ｄ）が、エッチングストッパ層と層間絶縁層の積層を堆積し、前記工程（ｅ）が、耐湿リング溝およびパッド用接続孔においては、前記エッチングストッパ層、前記ハードマスク層、前記導電性バリア層をエッチングマージン層として前記層間絶縁層をエッチングする付記１０〜１２記載の半導体装置の製造方法。
【０１５４】
【発明の効果】
以上説明したように、本発明によれば、耐湿リングを有する半導体集積回路装置において、耐湿リングを構成する配線材料層の表面を酸化させず、所望の性能を有する半導体集積回路装置を作成することができる。
【０１５５】
多層配線を有する半導体集積回路装置において、パッドの剥がれを防止することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による半導体集積回路装置の製造方法を概略的に示す平面図である。
【図２】 図１の構成における、パッド部と耐湿リング部の構成を説明するための平面図である。
【図３】 本発明の実施例による半導体集積回路装置の製造を説明する断面図である。
【図４】 本発明の実施例による半導体集積回路装置の製造を説明する断面図である。
【図５】 本発明の実施例によるパッド部の製造工程を概略的に示す断面図である。
【図６】 本発明の実施例による耐湿リングの製造工程を概略的に示すグラフ及び斜視図である。
【図７】 本発明の実施例による多層配線構造を有する半導体集積回路装置の構成を概略的に示す断面図である。
【図８】 シングルダマシンプロセスの例を説明する断面図である。
【図９】 デュアルダマシンプロセスの例を説明する断面図である。
【図１０】 従来技術による耐湿リング部のエッチング工程を概略的に示す斜視図である。
【図１１】 従来技術によるパッド部の剥がれを説明するための概略断面図である。
【符号の説明】
１０ ウエハ
１１ チップ
１２ スクライブライン
１７ 耐湿リング
Ｃ 回路部
Ｐ パッド部
１３ （配線層による）パッドパターン
１４ 絶縁層
１６ 配線
１８ 上側導電性バリア層
２１ 下層配線パターン
２２ エッチングストッパ層
２３ 層間絶縁層
２５ ビア孔（耐湿リング溝）
４０ 半導体基板
４１ ＳＴＩ
４２ ソース／ドレイン領域
４３ ゲート絶縁層
４４ ゲート電極
４５ サイドスペーサ
４６、５２、５７、５９、６５、６７、７３、７５ エッチングストッパ層
４７、５３、５８、６０、６６、６８、７４、７６ 層間絶縁層
５０、５４、６２、７０、７８ バリア層
５１、５５、６３、７１、７９、 配線層
ＰＰ パッドパターン溝
ＰＶ パッド接続孔
ＰＲ ホトレジストパターン
ＶＯ ビア孔用開口
ＲＯ 耐湿リング溝用開口
ＲＴ 耐湿リング溝
ＷＴ 配線パターン溝
ＶＨ ビア孔
ｂ１、ｂ２、ｂ３ バリア層
ｗ１、ｗ２、ｗ３ 配線層
ｓ１、ｓ２、ｓ３ エッチングストッパ層
ｄ１、ｄ２、ｄ３ 層間絶縁層
ｈ１、ｈ２、ｈ３ ハードマスク層
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に多層配線を有する半導体集積回路装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置は、半導体チップ内に多数の素子を形成し、半導体チップ上に多層配線を形成することによって作成される。ボンディング用パッドも多層配線層を積層して形成される。以下、特に断らない限り、配線層はパッドも含むものとする。多層配線は、多層の配線層と、配線層間を絶縁する層間絶縁層によって形成される。従来、異なる層間の電気的接続を形成するため、層間絶縁層上に上層の配線層を形成する前に、層間絶縁層を貫通するビア孔が形成される。上層配線を形成する際に、ビア孔内も配線層で埋められる。
【０００３】
配線パターンの形成は、層間絶縁層上に配線層を形成し、その上にレジストマスクを形成し、レジストマスクをエッチングマスクとして配線層をエッチングすることによって行なわれる。配線パターン側壁上の堆積物等は、アルカリ薬液等によって除去される。その後、同層内の配線パターン間及び上層及び下層の配線パターン間を絶縁するために、酸化シリコン等で形成される層間絶縁層をプラズマＣＶＤ等を用いて形成する。
【０００４】
従来、配線材料としては、エッチングの可能なアルミニウム（Ａｌ）やタングステン（Ｗ）等が用いられた。配線パターン形成後、レジストマスクを除去するためのアッシングにおいて、配線パターン表面が酸化されるのを防止するため、ＡｌやＷの主配線層の上に、ＴｉＮ等の酸化防止層を形成することも行なわれる。
【０００５】
酸化シリコン等の層間絶縁層は、大気中の水分を透過する性質を有する。大気中の水分が半導体素子に到達すると、半導体素子の特性を損なわせてしまう。大気中からの水分の侵入を防止するため、最上の絶縁層の上に、水分遮蔽能を有するＳｉＮ等のパッシベーション膜を形成すると共に、チップ周縁部に水分の侵入を遮蔽する導電体の耐湿リングが形成される。
【０００６】
耐湿リングは、層間絶縁層のビア孔を形成するエッチングと同時に回路領域をループ状に囲むリング溝をエッチングで形成し、配線形成工程によってリング溝内を配線層で埋め、パターニングすることによって形成される。
【０００７】
半導体集積回路装置においては、常に集積度の向上が求められている。集積度を向上するため、半導体素子は微細化され、単位面積内により多くの半導体素子を形成する。半導体素子が微細化されると、その上に形成される配線の密度も増加する。配線密度が増加すると、各配線の幅及び同層内の隣接する配線間の間隔は減少する。
【０００８】
配線層の厚さを同一に保つと、配線幅の減少は抵抗の増加を伴う。また、隣接する配線間の間隔の減少は、配線間の容量の増加を伴う。配線抵抗の増加を低減するためには、配線層の厚さを厚くすることが望まれる。配線の断面積を一定に保とうとすれば、配線幅の減少分を配線厚さの増加により補償しなければならない。
【０００９】
しかしながら、配線層の厚さを増加すると、隣接する配線間の対向面積が増大し、配線間の容量をさらに増加させることになる。配線抵抗の増大および配線間容量の増大は、信号伝達スピードを減少させることになる。メモリー装置においては、高集積化と低消費電力化が主な課題であるため、従来通りＡｌ等の配線材料が用いられている。
【００１０】
ロジック回路においては演算速度が主な課題であり、信号伝達スピードの減少は極力防がなければならない。このため、配線の抵抗を低減し、付随容量を低減することが望まれる。配線の抵抗を低減するためには、配線材料としてＡｌよりも抵抗率の低いＣｕ等の高融点金属を用いることが提案されている。配線の付随容量を低減するためには、配線間を絶縁する絶縁層の誘電率を低減することが提案されている。例えば、低誘電率の絶縁層として、弗素を含むシリコン酸化物（ＦＳＧ）膜等が用いられる。
【００１１】
Ｃｕ配線は、エッチングによってパターニングすることが困難である。このため、Ｃｕ層のパターンを形成するために、絶縁層に溝（トレンチ）を形成し、溝を埋め戻すようにＣｕ層を形成し、絶縁層上の不要のＣｕ層を化学機械研磨（ＣＭＰ）等によって除去するダマシンプロセスが用いられる。ダマシンプロセスとして、シングルダマシンプロセスとデュアルダマシンプロセスとが知られている。
【００１２】
シングルダマシンプロセスでは、下層絶縁層上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、ホトレジストパターンを除去した後Ｃｕ層を形成し、不要のＣｕ層をＣＭＰで除去し、さらに上層絶縁層を形成し、その上に配線パターン溝用ホトレジストパターンを形成し、上層絶縁層に配線パターン溝をエッチングし、ホトレジストパターンを除去した後Ｃｕ層を形成し、不要のＣｕ層をＣＭＰで除去する。
【００１３】
デュアルダマシンプロセスでは、絶縁層上にビア孔用ホトレジストパターンを形成し、ビア孔をエッチングし、同一絶縁層上に配線パターン溝用ホトレジストパターンを形成し、配線パターン溝をエッチングし、その後同一プロセスでビア孔と配線パターン溝とを埋め戻すＣｕ層を形成し、ＣＭＰにより不要Ｃｕ層を除去する。
【００１４】
なお、ビア孔を形成した後、ホトレジストパターンをアッシングで除去する時、下層Ｃｕ配線層が露出していると、露出しているＣｕ配線表面が酸化されてしまう。Ｃｕ配線表面の酸化を防止するために、Ｃｕ配線パターンを形成した後、Ｃｕ配線表面を覆ってエッチングストッパの機能を有する酸化防止膜を形成する。このエッチングストッパ兼用酸化防止膜は、例えばＳｉＮ層によって形成される。
【００１５】
エッチングストッパ兼用酸化防止膜を絶縁層の下に配置した場合、絶縁層を貫通し、エッチングストッパ兼用酸化防止膜を露出するビア孔をエッチングにより形成し、この段階でホトレジストパターンはアッシングにより除去する。その後ビア孔底に露出したエッチングストッパ兼用酸化防止膜を除去する。簡単のため、エッチングストッパ兼用酸化防止膜をエッチングストッパ層と呼ぶ。
【００１６】
なお、Ｃｕは酸化シリコン等の絶縁層中に拡散し、絶縁層の誘電特性及び絶縁性能を劣化させる性質を有する。Ｃｕの拡散を防止するために、Ｃｕ配線層形成前にＴｉＮ、ＴａＮ等のバリア層を形成し、その上にＣｕ配線層を形成する。Ｃｕ配線上側に配置されるエッチングストッパ層も拡散防止の機能を有する。
【００１７】
パッドは、配線層と同様に形成される。配線パターンと同時にパッドパターンを形成し、ビア孔と同時にパッド接続用孔を形成し、ビア導電体と同時にパッド用の導電性プラグを形成する。パッドは面積が広いので、１パッド当り多数のビア孔を形成し、上下パッドパターン間を多数の導電性プラグで接続する。
【００１８】
Ｃｕ配線を採用した場合の耐湿リングは、ビア孔のエッチング及び配線パターン溝用のエッチングと同時に、チップ周縁部において絶縁層をループ溝状にエッチングし、その後のバリア層堆積、Ｃｕ配線層形成と同時に耐湿リング用溝内にもバリア層、Ｃｕ配線層を形成することによって作成される。
【００１９】
微細化されたパターンのエッチングにおいては、狭い面積のエッチングレートが、広い面積のエッチングレートよりも遅くなるマイクロローディング効果が生じることが知られている。配線用ビア孔の径は、回路設計により例えば最小寸法（ルール）に決定される。
【００２０】
パッド部においては、ビア孔と同径の接続用孔が多数形成される。耐湿リングは、ループ状に連続する必要があり、リング溝を形成する必要がある。耐湿リング溝の幅をビア孔径より大きくするとマイクロローディング効果により耐湿リング溝がオーバーエッチングされる。そこで、耐湿リング溝の幅も、ビア孔径と同一寸法に設計する。
【００２１】
図１０（Ａ）〜（Ｃ）を参照し、ビア孔のエッチングと耐湿リング溝のエッチングの状況を説明する。必要に応じ、回路領域の構成要素には、参照記号にｃを付して表わし、耐湿リング領域の構成要素には、参照記号にｒを付して表わす。
【００２２】
図１０（Ａ）に示すように、下層配線パターンにより、回路領域に下層配線１２１ｃ、耐湿リング領域に導電リング１２１ｒが形成されている。これらの下層導電体パターンを覆うように、ＳｉＮ等のエッチングストッパ層１２２が形成され、その上に層間絶縁層１２３が形成されている。
【００２３】
層間絶縁層１２３の上に、ビア孔用開口ＶＯ及び耐湿リング溝用開口ＲＯを有するレジストパターンＰＲが形成される。ビア孔用開口ＶＯの径と、耐湿リング溝用開口ＲＯの幅は、同一寸法である。このようなホトレジストパターンＰＲをエッチングマスクとし、層間絶縁層１２３をエッチングする。
【００２４】
図１０（Ａ）に示すように、ビア孔用開口ＶＯの径と耐湿リング溝用開口ＲＯの幅は同一寸法であるが、図１０（Ｂ）に示すように、エッチングはビア孔ＶＨよりも耐湿リング溝ＲＴでより速く進む。このため、ビア孔ＶＨの底面と、耐湿リング溝ＲＴの底面との間に高さの差ｄが生じる。
【００２５】
図１０（Ｃ）に示すように、層間絶縁層１２３のエッチングは耐湿リング溝ＲＴにおいて先に終了する。その後もエッチングを続けることによって、ビア孔ＶＨのエッチングも終了する。この間、耐湿リング溝ＲＴでは、オーバーエッチングが行なわれる。
【００２６】
耐湿リング溝ＲＴのエッチングが終了してから、ビア孔ＶＨのエッチングが終了するまでの間、耐湿リング溝ＲＴ底面に露出したエッチングストッパ層１２２はオーバーエッチングされる。
【００２７】
例えば、シリコン酸化膜に対するシリコン窒化膜のエッチレート比は、１／１０ないし１／１５と比較的小さな値を有するが、エッチングストッパ層１２２が確実に残るようにするためには、エッチングストッパ層１２２を厚く形成することが必要となる。エッチングストッパ層のＳｉＮ膜は、高い誘電率を有する。エッチングストッパ層１２２を厚くすると、同層内配線間の付随容量を増加させてしまう。
【００２８】
図１１（Ａ）、（Ｂ）は、パッド部の剥がれの問題を説明するための概略断面図である。
【００２９】
図１１（Ａ）は、回路部Ｃとパッド部Ｐの構造を概略的に示す。１層面の層間絶縁層ｄ１に、１層目の配線層ｗ１が埋め込まれて形成されている。１層目の配線層を覆うように、２層面のエッチングストッパ層ｓ２が層間絶縁層ｄ１の上に形成され、その上にさらに２層面の層間絶縁層ｄ２が形成されている。２層目の層間絶縁層ｄ２に埋め込んで２層目の配線層ｗ２が形成されている。配線層ｗ１、ｗ２は、パッド部Ｐにおいては、広いパッドパターンと上下のパッドパターンを接続するための導電性プラグを含む。なお、２層目の配線層ｗ２を覆って、２層目の層間絶縁層ｄ２の上に、３層目のエッチングストッパ層ｓ３が形成されている。
【００３０】
接続用導電性プラグの断面積が狭いのと比較し、パッドパターンの面積が広いため、パッドパターンの体積は導電性プラグの体積と較べ大きく、引っ張り応力が強くなる。さらに、導電層を分離するための化学機械研磨（ＣＭＰ）において、広い面積を有するパッドパターンは、ディッシング・エロ−ジョンを受ける。このため、パットパターン中央部は周縁部および配線部と比べ中央部が凹んでいる。このような構成において、パッドパターンに働く圧縮応力は、中央部で上方に向い、接続用導電性プラグ底面での密着力に打ち勝ってしまう。
【００３１】
図１１（Ｂ）に示すように、パッドパターンに働く応力が接続用導電性プラグの密着力に打ち勝つと、上下パッド層が剥がれ、中間に空隙Ｖが生じてしまう。このようなパッドの剥がれは、パッド部分にのみ生じ、配線パターンや耐湿リングには生じない。
【００３２】
また、多層配線を形成した時、どの層のどのパッドに剥がれが生じるかはランダムな現象となる。また、配線層を分離するためのＣＭＰの後には剥がれは生じ難く、その後アニール処理を行なうと発生しやすくなる。１層の配線層を形成しただけでは剥がれは生じ難いが、２層、３層と配線を積み重ねると発生頻度は高くなる。
【００３３】
このような問題に対して、ＣＭＰで配線層を研磨する際、配線層表面が周囲の絶縁層よりもオーバーに研磨を行ない、その上にＴｉ等の金属層を積層し、さらにＣＭＰで研磨することによって配線層を形成する方法が提案されている。この方法によれば、各配線パターンの上面には、Ｔｉ層等が形成されることになる。
【００３４】
このような埋め込みＴｉ層により、応力による変形を十分抑えようとすると、配線層の表面を十分凹ませることが必要となろう。全配線層の表面部にＴｉ等の埋め込み層を形成すると、低抵抗のＣｕ層の体積が減少し、配線の抵抗を高くしてしまうことになる。
【００３５】
【発明が解決しようとする課題】
本発明の目的は、多層配線を有する半導体集積回路装置の新規な構成と、その製造方法を提供することである。
【００３６】
本発明の他の目的は、ダマシンプロセスのエッチングにおいて、ビア孔と耐湿リング溝とのエッチレートの差による影響を最小にできる半導体集積回路装置の構造及び半導体集積回路装置の製造方法を提供することである。
【００３７】
本発明のさらに他の目的は、多層配線を有し、パッド部の剥がれを防止することのできる半導体集積回路装置の新規な構成と、その製造方法を提供することである。
【００３８】
【課題を解決するための手段】
本発明の一観点によれば、複数の半導体素子を形成した半導体基板と、前記半導体基板上に形成された第１絶縁層と、前記第１絶縁層に埋め込まれた第１導電層であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲むように配置された第１耐湿リング層とを含む第１導電層と、前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層と、前記第１上側導電性バリア層を覆って、前記第１絶縁層上に形成された第２絶縁層と、前記第２絶縁層に埋め込んで形成された第２導電層であって、前記第１配線層に達する第２配線層、および前記第１上側導電性バリア層に達する第２パッド層と第２耐湿リング層とを含む第２導電層と、前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層とを有する半導体集積回路装置が提供される。
【００３９】
本発明の他の観点によれば、（ａ）複数の半導体素子を形成した半導体基板上に、第１絶縁層と該第１絶縁層に埋め込まれた第１導電層であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲む第１耐湿リング層とを含む第１導電層とを形成する工程と、（ｂ）前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層を形成する工程と、（ｃ）前記第１上側導電性バリア層を覆い、前記第１絶縁層上に第２絶縁層を形成する工程と、（ｄ）前記第２絶縁層中に、前記第１配線層に達するビア孔をエッチングすると共に、前記第１上側導電性バリア層に達するパッド用接続孔、耐湿リング溝をエッチングする工程と、（ｅ）前記第２絶縁層中に、前記ビア孔、パッド用接続孔、耐湿リング溝に連続するパターン溝をエッチングする工程と、（ｆ）前記ビア孔、パッド用接続孔、耐湿リング溝、パターン溝を埋め込んで、第２配線層、第２パッド層、第２耐湿リング層を含む第２導電層を前記第２絶縁層に埋め込んで形成する工程と、（ｇ）前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層を形成する工程とを含む半導体装置の製造方法が提供される。
【００４０】
耐湿リング溝は、幅方向においては高いアスペクト比を有するが、延在方向においてはアスペクト比が格段に低くなる。これに対し、ビア孔においては、面内の全方向において高いアスペクト比を有する。
【００４１】
このため、マイクロローディング効果により、ビア孔のエッチレートは、同一寸法では、耐湿リング溝のエッチレートよりも小さくなる。耐湿リング溝の下に上側導電性バリア層を配置することにより、エッチングのマージンを広くすることが可能となり、下層配線へのダメージを少なくすることができる。
【００４２】
パッドのパターンは、配線層のパターンと比べ著しく大きい。このため、ＣＭＰにおいてもディッシング、エロ−ジョンを受け、中央部が凹む。パッドパターン部は大きな応力を受ける。パッドパターン部が応力により上側に押し上げられようとした時、パターン部の上から絶縁層上に延在する上側導電性バリア層が、変形を阻止する。このため、パッド部の剥がれが防止される。
【００４３】
【発明の実施の形態】
本発明の実施例の説明の前に、ビア孔と耐湿リング溝のエッチングを解析する。図６（Ａ）は、ビア孔の径と耐湿リング溝の幅を同一の値とした場合のエッチングレートを示すグラフである。横軸がビア孔の径及び耐湿リング溝の幅を単位μｍで示し、縦軸がエッチングレートを単位Å／ｍｉｎで示す。
【００４４】
曲線ｔｖは、ビア孔のエッチングレートを示し、曲線ｔｒは耐湿リング溝のエッチングレートを示す。ビア孔のエッチングレーｔｖは、常に耐湿リング溝のエッチングレートｔｒよりも低い値を示す。さらに、このエッチングレートの差のエッチングレートに対する比の絶対値は、ビア孔径及び耐湿リング溝幅が小さくなるほど大きくなる。このため、耐湿リング溝のエッチングが終了しても、ビア孔のエッチングは終了せず、オーバーエッチングが必要となる。
【００４５】
以下図面を参照して本発明の実施例を説明する。
【００４６】
以下、制限的意味無く、中央演算装置（ＣＰＵ）を例にとって説明する。
【００４７】
図１（Ａ）は、ＣＰＵを作成するウエハの上面図を示す。ウエハ１０の表面上には、多数のチップ領域１１が画定されている。各チップ領域を囲む線１２は、スクライブラインである。
【００４８】
図１（Ｂ）は、単一のチップ１１内の平面構成を示す。チップ１１中央部には、デコーダ、演算回路、ＳＲＡＭ、入出力回路（Ｉ／Ｏ）等が配置された回路領域Ｃ、回路領域からの配線を外部に取り出すためのパッド部Ｐが画定され、回路領域Ｃ、パッド部Ｐを取り囲むように耐湿リング１７が画定されている。
【００４９】
図１（Ｃ）は、ある配線層が形成された状態の１チップの上面構成を概略的に拡大して示す。絶縁層１４中に、パッドパターン１３、配線パターン１６、耐湿リング１７が埋め込まれて形成されている。
【００５０】
図１（Ｄ）は、図１（Ｃ）の平面の上に形成される上側導電性バリア層の配置を概略的に示す。上側導電性バリア層１８は、パッドおよび耐湿リングの上面から絶縁層１４上に延在するように、好ましくはパッドおよび耐湿リングの上面を内包するパターンに、形成されている。但し、配線１６の上には上側導電性バリア層１８は形成されない。上側導電性バリア層１８は、パッドの変形を抑圧する機能と、耐湿リング溝のエッチングにおいてエッチングマージンを増加させる機能とを有する。
【００５１】
パッドや耐湿リングは、チップ周辺部に配置され、その周囲には他の構造は通常存在しない。このため、パッド及び耐湿リングを覆う上側導電性バリア層１８に要求される位置精度は低い。配線層のパターニングには、エキシマレーザ光を用いたリソグラフィ技術が必要な場合にも、パッドおよび耐湿リングを覆う上側導電性バリア層１８のパターニングにはｉ線リソグラフィ等で十分である。このため、マスク工程が１枚増加するが必要な手間とコストは抑えることができる。
【００５２】
図２（Ａ）、（Ｂ）、（Ｃ）は、パッド層の構成を説明するための平面図である。
【００５３】
図２（Ａ）に示すように、絶縁層１４にパッド層を埋め込むためのパッドパターン溝ＰＴおよびパッドパターン溝底面から下方に延び下層のパッドパターンに達する接続用孔ＰＶが形成される。
【００５４】
図２（Ｂ）に示すように、配線層を堆積し、ＣＭＰにより絶縁層１４上の不要な配線層を除去することにより、図２（Ａ）に示す溝部及び孔部に埋め込まれたパッド層１３を得る。
【００５５】
図２（Ｃ）に示すように、さらにパッド層１３上面から、周囲の絶縁層１４上に延在する上側導電性バリア層１８を形成する。好ましくは、図示のように上側導電性バリア層１８は、パッド層１３の全面を覆い、さらにその周辺に延在する部分を有する。但し、このようにパッド層１３全面を覆うことは必ずしも必要ではなく、パッド層１３上面から周囲の絶縁層１４上に延在する部分を有すればパッド層１３の変形を抑制するのに有効である。
【００５６】
図２（Ｅ）、（Ｆ）、（Ｇ）は、耐湿リング部の構成を説明するための上面図である。
【００５７】
図２（Ｅ）に示すように、先ず耐湿リング用の溝ＲＴが絶縁層１４中に形成される。
【００５８】
図２（Ｆ）に示すように、配線層を堆積し、絶縁層１４上の不要部分をＣＭＰなどにより除去することにより、リング用溝ＲＴに埋め込まれた耐湿リング１７を得る。
【００５９】
図２（Ｇ）に示すように、さらに耐湿リング１７上面から、周辺の絶縁層１４上に延在する上側導電性バリア層１８を形成する。この上側導電性バリア層１８は、上層の耐湿リング用溝エッチング時にエッチングストッパ層として機能するものであり、耐湿リング１７の上面全面を覆うことが好ましい。
【００６０】
パッド層の上に、パッド層上面から周囲の絶縁層上に延在する上側導電性バリア層を設けることにより、パッド層の変形を抑制し、パッド層の剥がれを防止することができる。上下パッド層間は上側導電性バリア層を介して電気的に接続される。
【００６１】
配線層として銅、タングステンなどの酸化され易い導電体を用い、レジストパターンの除去をアッシングで行う時は、絶縁層をエッチングストッパ層と層間絶縁層の積層で形成することが好ましい。エッチングストッパ層としては、シリコン窒化物、シリコンカーバイド（ＳｉＣ，ＳｉＣＨ）、シリコンオキシナイトライド、などのシリコン系絶縁層を用いるのが好ましい。
【００６２】
図３（Ａ）〜（Ｆ）は、上側導電性バリア層を用いた多層配線構造の作成工程を概略的に示す断面図である。図３（Ａ）において、左側に回路部Ｃの構成例を示し、中央部にパッド部Ｐの構成例を示し、右側に耐湿リングＲの構成例を示す。
【００６３】
第１層間絶縁層ｄ１に、第１配線構造ｗ１が埋め込んで形成されている。回路部Ｃにおける第１配線構造ｗ１は回路の配線であり、パッド部Ｐにおける第１配線構造Ｗ１はパッド層である。耐湿リングＲにおける第１配線構造ｗ１は耐湿リングの一部である。各配線構造は、たとえば、ＴａＮ等の下側導電性バリア層とＣｕ等の主配線層で形成する。
【００６４】
第１配線構造ｗ１のパッドパターン及び耐湿リングパターンを覆って、第１層間絶縁層ｄ１の上に第１上側導電性バリア層ｂ１が形成されている。第１上側導電性バリアｂ１を覆って、第１層間絶縁層ｄ１の上に第２エッチングストッパ層ｓ２が形成されている。第２エッチングストッパ層ｓ２上に第２層間絶縁層ｄ２が形成されている。
【００６５】
第２層間絶縁層ｄ２の上に、レジストパターンＰＲ２Ａを形成し、第２層間絶縁層ｄ２のエッチングを行なう。ここで、耐湿リングはループ状の連続した形状である。パッド部Ｐ及び回路部Ｃにおけるビア孔ＶＨ２は円柱状の構造である。ビア孔ＶＨの径とリング溝ＲＴ２の幅を同一寸法としても、アスペクト比の差からリング溝ＲＴ２のエッチングレートはビア孔ＶＨ２のエッチングレートよりも速くなる。
【００６６】
図３（Ｂ）は、ビア孔ＶＨ２およびリング溝ＲＴのエッチングが終了した状態を示す。ビア孔ＶＨ２は同一寸法のためほぼ同時にエッチングが終了している。これに対し、リング溝ＲＴにおいてはエッチングが速く進行するため、第２エッチングストッパ層ｓ２はオーバーエッチングによりかなりの膜減りを生じている。
【００６７】
第２エッチングストッパ層ｓ２の下に、第１上側導電性バリア層ｂ１が設けられているため、第１エッチングストッパ層ｓ２がかなりエッチングされても、第１配線層Ｗ１の表面は第１上側導電性バリア層ｂ１により十分保護されている。
【００６８】
図３（Ｃ）に示すように、ビア孔およびリング溝形成のためのレジストパターンＰＲ２Ａを除去した後、新たなレジストパターンＰＲ２Ｂを形成し、配線溝ＷＴ２、パットパターン溝ＰＴ２、リング溝ＲＴ２のエッチングを行なう。なお、先に形成したビア孔およびリング溝ＲＴの底部を保護するためには、有機物の詰物を詰めた後にエッチングを行なうことが好ましい。
【００６９】
なお、溝部を先にエッチングし、その後ビア孔をエッチングすることもできる。いずれの場合にも、耐湿リング部においてリング溝のエッチングはビア孔のエッチングよりも早く終了するが、エッチングストッパ層ｓ２の下の第１導電性バリア層ｂ２が下層第１配線層ｗ１に対する保護層として働き、ダメージおよび酸化を防止する。その後レジストパターンＰＲ２Ｂをアッシングで除去する。レジストパターンを除去した後、開口部底に露出したエッチングストッパ層ｓ２を除去する。
【００７０】
図４（Ｄ）に示すように、配線溝、ビア孔などを形成した第２層間絶縁層ｄ２の上に、第２配線用金属層Ｍ２を堆積する。第２金属層Ｍ２は、典型的にはＴａＮ等のバリア層をスパッタリングで形成し、その上にＣｕ等のシード層をスパッタリングで形成し、さらにＣｕ等の厚い主配線層をメッキで形成する。
【００７１】
第２配線層Ｍ２を堆積した後、ＣＭＰにより第２層間絶縁層ｄ２上面上に堆積した不要な金属層を除去する。
【００７２】
図４（Ｅ）に示すように、ＣＭＰにより分離した第２配線層ｗ２を覆って、第２層間絶縁層ｄ２の上に第２上側導電性バリア層ｂ２を堆積する。第２上側導電性バリア層ｄ２の上に、レジストパターンＰＲ２Ｃを形成する。レジストパターンＰＲ２Ｃは、パッド部Ｃのパッドパターン及び耐湿リング部Ｒの耐湿リングパターンを覆う形状にパターニングされている。レジストパターンＰＲ２Ｃをマスクとし、第２上側導電性バリア層ｂ２をエッチングする。その後レジストパターンＰＲ２Ｃは除去する。
【００７３】
図４（Ｆ）に示すように、パターン化された第２上側導電性バリア層ｂ２を覆うように、第２層間絶縁層ｄ２の上に第３エッチングストッパ層ｓ３を堆積する。
【００７４】
続いて、第３層間絶縁層を堆積し、ビア孔及びリング溝を形成する工程に進む。すなわち、図３（Ａ）〜図４（Ｆ）の工程を繰り返すことにより、多層配線構造を形成することができる。
【００７５】
耐湿リング溝のエッチングにおいて、エッチングストッパ層の下に上側導電性バリア層が配置されているため、エッチングストッパ層がオーバーエッチングされても、下側の配線層は安全に保護される。また、パッド部のパットパターンは、上側導電性バリア層ｂ２により、その変形を抑えられるため、パット部の剥がれが防止される。
【００７６】
なお、図３（Ａ）のビア孔およびリング溝のエッチング工程において、パッドの上面にも上側導電性バリア層ｂ１が配置されている。従って、パッド部においてもオーバーエッチングを吸収することができる。
【００７７】
図２（Ｄ）は、パッド部の他の構成例を示す。この構成においては、パッドパターンの下に形成される接続用孔Ｖは、ビア孔同様の円柱状パターンではなく、細長く延びた形状である。すなわち、パッド部の接続用孔を耐湿リングのリング溝と類似の形状である。下層パッドパターンとエッチングストッパ層との間には、上側導電性バリア層が形成されているため、パッド部のエッチングストッパ層においてオーバーエッチングが生じても、耐湿リング部と同様上側導電性バリア層が下層パッドパターンを保護する。
【００７８】
以上説明した構成において、層間絶縁層ｄは種々の材料で形成することができる。例えば、酸化シリコン層、燐を含む酸化シリコン（ＰＳＧ）層、ボロン及び燐を含む酸化シリコン（ＢＰＳＧ）層、有機絶縁層等を用いることができる。誘電率の低い層間絶縁層を形成するためには、フッ素を含む酸化シリコン（弗化シリケートガラス、ＦＳＧ）層、水素シルセキオキサン（ＨＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発泡性（多孔質）酸化シリコン等を用いることができる。
【００７９】
配線層としては、金、銀、白金、銅、アルミニウム、タングステン、タングステン合金、チタニウム、チタニウム化合物、タンタル、タンタル化合物など用いることができる。下側バリア層と主配線層との積層を用いる場合、バリア層としてはチタニウム、チタニウム化合物、タンタル、タンタル化合物等を用いることができる。上側バリア層は、特に制限されないが下側バリア層と同一材料で形成するのがプロセス管理上望ましい。
【００８０】
以下、図５（Ａ）〜（Ｆ）を参照し、より具体的実施例を説明する。
【００８１】
図５（Ａ）において、Ｃｕ層を主配線層とする第１配線層ｗ１が形成され、その上に第１上側バリア層ｂ１がＴａＮで形成されている。第１バリア層ｂ１は、第１配線層ｗ１の全面を覆い、周囲の絶縁層上に延在する形状を有する。
【００８２】
第１バリア層ｂ１の上には、同一形状のハードマスク層ｈ１が形成されている。ハードマスク層ｈ１は、例えばプラズマＣＶＤで形成したプラズマ酸化シリコン膜である。
【００８３】
ハードマスク層ｈ１、第１バリア層ｂ１を覆って、第２エッチングストッパ層ｓ２が例えば厚さ５０ｎｍのＳｉＮ層で形成されている。第２エッチングストッパ層ｓ２の上には、厚さ約１２００ｎｍのプラズマ酸化シリコン層、反射防止膜を兼ねた厚さ約５０ｎｍのＳｉＮ層の積層で形成された第２層間絶縁層ｄ２が形成されている。層間絶縁層ｄ２の表面から、パッドパターン溝が形成され、パッドパターン溝底面から下側に延びる接続孔が形成されている。接続孔は、第１バリア層ｂ１の表面に達している。
【００８４】
この溝及び孔を埋め込んで第２配線層ｗ２が形成されている。第２配線層ｗ２は、例えば厚さ約２５ｎｍのＴａＮ下側バリアメタル層、厚さ約１００ｎｍのＣｕシード層をスパッタリングで形成し、さらに厚さ約３００ｎｍのＣｕ層をメッキで形成し、ＣＭＰにより平坦化したものである。
【００８５】
図５（Ｂ）に示すように、第２配線層ｗ２を埋め込んだ第２層間絶縁層ｄ２表面上に、厚さ約５０ｎｍのＴａＮ層で第２バリアメタル層ｂ２および厚さ約５０ｎｍのプラズマ酸化シリコン層でハードマスク層ｈ２を形成する。ハードマスク層ｈ２の上に、パッドパターンｗ２を内包するレジストパターンＰＲ２を形成する。
【００８６】
図５（Ｃ）に示すように、レジストパターンＰＲ２をエッチングマスクとし、ハードマスク層ｈ２のエッチングを行なう。その後レジストパターンはアッシングで除去する。このアッシングにおいて、第２配線層ｗ２の表面は第２バリアメタル層ｂ２で覆われているため、酸化を防止される。
【００８７】
図５（Ｄ）に示すように、アッシングでレジストパターンＰＲ２が除去され、第２バリアメタル層ｂ２の上にハードマスクｈ２が残る。
【００８８】
図５（Ｅ）に示すように、ハードマスク層ｈ２をマスクとし、第２バリアメタル層ｂ２のエッチングを行なう。このようにして、パッドパターンを覆う第２バリアメタル層ｂ２、ハードマスク層ｈ２の積層パターンが形成される。なお、パッドパターンが例えば１０μｍ×１０μｍの場合、第２バリアメタル層ｂ２、ハードマスク層ｈ２のパターンを１１μｍ×１１μｍとし、パッドパターン全面を覆い、さらに周辺の層間絶縁層上に延在するようにパターニングすることが好ましい。
【００８９】
図５（Ｆ）に示すように、上述の工程を繰り返すことにより、第３エッチストッパ層ｓ３、第３層間絶縁層ｄ３、第３配線ｗ３を形成することができる。
【００９０】
なお、パッドパターンの上にバリアメタル層を形成することにより、配線層形成後のアニールを行なってもパット部において剥がれが生じることは防止できた。
【００９１】
図６（Ａ）は、前述のように、ビア孔径及び耐湿リング溝幅に対するエッチングレートを示す。ビア孔のエッチングレートは、リング溝のエッチングレートよりも小さい。
【００９２】
図６（Ｂ）、（Ｃ）は、図５の構成における耐湿リング部のエッチングの様子を示す斜視図である。第１配線層ｗ１の耐湿リングの上には、第１バリアメタル層ｂ１、第１ハードマスク層ｈ１が形成されている。図中左側に示した第１配線層ｗ１のパターンは回路領域の配線パターンである。配線パターンの上には第１バリアメタル層ｂ１、第１ハードマスク層ｈ１は形成されていない。リング溝ＲＴのエッチングレートに比べビア孔ＶＨのエッチングレートは遅く、エッチング深さに差ｘが生じる。
【００９３】
図６（Ｃ）は、ビア孔ＶＨのエッチングが終了した状態を示す。ビア孔ＶＨのエッチングが終了する前に、リング溝ＲＴのエッチングは終了している。従って、オーバーエッチングによりエッチングストッパ層ｓ２が徐々にエッチングされ、例えば厚さ約５０ｎｍの内４０ｎｍがエッチングされてしまう。しかしながら、エッチングストッパ層ｓ２の下には、ハードマスク層ｈ１およびバリアメタル層ｂ１が配置され、下層配線層ｗ１のリングパターン表面を覆っている。従って、リングパターンｗ１の表面がダメージを受けたり、酸化されることが防止される。
【００９４】
図７は、図５、６に示すような半導体集積回路装置の回路領域および耐湿リング領域の部分的断面図を示す。シリコン基板４０の表面には、素子分離用のトレンチが形成され、トレンチを埋め込む酸化シリコン等の絶縁領域によってシャロートレンチアイソレーション（ＳＴＩ）４１ｃが形成され、活性領域が画定されている。耐湿リング部分においては、ＳＴＩと同時に回路領域をループ状に取り囲むリング状絶縁領域４１ｒが形成されている。
【００９５】
回路領域においては、各活性領域内にｐウエルＷｐ及びｎウエルＷｎが形成され、活性領域上に熱酸化シリコン等のゲート絶縁層４３ｃが形成される。ゲート絶縁層４３ｃ上に多結晶シリコン、ポリサイド等のゲート電極４４ｃが形成され、絶縁ゲート電極が形成される。絶縁ゲート電極の側壁には、サイドウオールスペーサ４５ｃが酸化シリコン等により形成される。
【００９６】
絶縁ゲート電極を形成した後、ｐウエルＷｐ、ｎウエルＷｎにそれぞれ別個のイオン注入を行ない、ｐウエルＷｐ内にｎ型ソース／ドレイン領域４２ｎを形成し、ｎウエルＷｎ内にｐ型ソース／ドレイン領域４２ｐを形成する。
【００９７】
耐湿リング部分においても、イオン注入以外同様の工程が行なわれ、絶縁領域４１ｒの上にリング状の導電体領域４４ｒ及びサイドウオールスペーサ４５ｒが形成される。
【００９８】
絶縁ゲート電極４４ｃ、導電体領域４４ｒを覆って、シリコン基板上に窒化シリコン等のエッチングストッパ層４６が形成される。
【００９９】
エッチングストッパ層４６の上に、第１の層間絶縁層４７が弗素含有酸化シリコン（ＦＳＧ）等の低誘電率絶縁体により形成される。回路領域においては、第一の層間絶縁層４７の表面から、例えば径約０．２５μｍのコンタクト用ビア孔が形成される。耐湿リング用領域においては、ビア孔と同一値の幅を有するループ状耐湿リング溝が導電体領域４４ｒ上に形成される。
【０１００】
コンタクト用ビア孔、耐湿リング溝のエッチングは、一旦エッチングストッパ層４６表面で停止し、レジストマスクを除去した後、コンタクト用ビア孔、耐湿リング溝の底面に露出したエッチングストッパ層４６を除去することにより行なわれる。
【０１０１】
コンタクト用ビア孔、耐湿リング溝形成後、例えばＴｉＮ等のグルー・バリア層５０、例えばタングステン等の導電体プラグおよび導電体フェンス用の導電層５１が堆積され、第一の層間絶縁層４７表面上のグルー・バリア層及び導電層はＣＭＰにより除去される。グルー・バリア層は、ＴｉＮ、ＴａＮ等の単一の層で形成しても、グルー用Ｔｉ層、バリア用ＴｉＮ層等の積層で形成しても良い。このようにして、半導体表面にコンタクトする導電体プラグ、絶縁領域４１ｒ上の導電性領域４４ｒにコンタクトする導電体フェンスが形成される。
【０１０２】
このようにして、回路部分においてはグルー・バリア層５０ｃと導電領域５１ｃで形成された導電体プラグが形成され、耐湿リング領域においては、グルー・バリア層５０ｒと導電領域５１ｒで形成された導電体フェンスが形成される。
【０１０３】
なお、回路領域において、ｎチャネルＭＯＳトランジスタの一方のソース／ドレイン領域と、ｐチャネルＭＯＳトランジスタの一方のソース／ドレイン領域とは、第１層配線により相互に接続され、ＣＭＯＳインバータを構成している。
【０１０４】
その後、導電体プラグ、導電体フェンスを覆って第一層間絶縁層４７表面上に、第２のエッチングストッパ層５２、第２の層間絶縁層５３が堆積される。エッチングストッパ層は、例えばＳｉＮで形成され、層間絶縁層は例えばＦＳＧで形成される。第２の層間絶縁層５３表面上にレジストパターンが形成され、第１配線層の配線パターン用および耐湿リング用の開口が画定される。両開口の幅はたとえば同一である。
【０１０５】
このレジストパターンをエッチングマスクとし、第２の層間絶縁層５３のエッチングが行なわれる。第２のエッチングストッパ層５２表面が露出した後、一旦エッチングを停止し、レジストパターンをアッシングで除去する。その後露出した第２のエッチングストッパ層５２をエッチングにより除去し、下側バリア層５４、配線層５５の堆積を行なう。その後、第２層間絶縁層５３表面上の不要な下側バリア層及び配線層をＣＭＰで除去する。
【０１０６】
このようにして、回路領域において、下側バリア層５４ｃ、配線層５５ｃで構成された配線パターンが形成され、耐湿リング領域においてはバリア層５４ｒ、配線層５５ｒで形成された導電体フェンスが形成される。このようにして、シングルダマシン構造の第１配線層の構造が形成される。シングルダマシン構造ではビア導電体、配線パターン共に側面と底面がバリア層で覆われる。
【０１０７】
耐湿リング部Ｒにおいては、耐湿リング上面を覆うように、例えばＴａＮ層の第１上側バリアメタル層ｂ１、プラズマ酸化シリコン膜等の第１ハードマスク層ｈ１が形成される。上述のように、これらの上側バリアメタル層、ハードマスク層は耐湿リングパターンの上面を内包するように形成することが好ましい。
【０１０８】
第１ハードマスク層ｈ１、第１上側バリアメタル層ｂ１を覆って、第２層間絶縁層５３上に、第３のエッチングストッパ層５７、第３の層間絶縁層５８、第４のエッチングストッパ層５９、第４の層間絶縁層６０を堆積する。第４の層間絶縁層膜６０表面から第３の層間絶縁層５８表面に達する配線パターン溝および耐湿リング溝が形成され、さらに配線パターン溝底面から第２の層間絶縁層５３内に形成された第１層配線パターン、耐湿リング部の第１バリアメタル層に達するビア孔及び耐湿リング溝が形成される。ビア孔径および耐湿リング溝幅は、たとえば０．３μｍである。
【０１０９】
これらのビア孔、配線パターン溝、耐湿リング溝を埋め込むように、下側バリア層６２及びＣｕ等の導電層６３の堆積が行なわれる。第４の層間絶縁層６０上に堆積した下側バリア層、導電層はＣＭＰ等によって除去する。耐湿リングにおいては、耐湿リングの上面を覆う第２上側バリアメタル層ｂ２、第２ハードマスク層ｈ２が形成される。
このようにして、デュアルダマシン構造の第２層配線構造および第２層耐湿リング用フェンスが形成される。デュアルダマシン構造では、１層の配線構造は、最上面を除く表面が下側バリア層で覆われる。最上面は上側バリアメタル層で覆われる。
【０１１０】
第２層配線構造を形成した後、第４の層間絶縁層表面上に第５のエッチングストッパ層６５が形成される。第５のエッチングストッパ層６５の上に、第５の層間絶縁層６６、第６のエッチングストッパ層６７、第６の層間絶縁層６８が堆積され、上述と同様のプロセスにより、下側バリア層７０、配線層７１で構成されたデュアルダマシン導電構造が形成される。耐湿リングにおいては、耐湿リングの表面が第３上側バリアメタル層ｂ３、第３ハードマスク層ｈ３で覆われる。このようにして第３層配線構造、第３層耐湿リングが形成される。第３配線層のビア孔径およびリング溝幅は、たとえば０．４５μｍである。
【０１１１】
第３層配線構造、第３層耐湿リング上のハードマスク層ｈ３を覆って、第６層間絶縁層の上に、第７のエッチングストッパ層７３、第７の層間絶縁層７４、第８のエッチングストッパ層７５、第８の層間絶縁層７６が堆積され、配線パターン溝、ビア孔および耐湿リング溝が形成され、下側バリア層７８、配線層７９で構成されるデュアルダマシン構造の第４層配線構造、第４層耐湿リング構造が形成される。耐湿リング部においては、耐湿リングの表面が第４上側バリアメタル層ｂ４、第４ハードマスク層ｈ４で覆われる。
【０１１２】
第４配線層のビア孔径および耐湿リング溝幅は、例えば０．９μｍである。
【０１１３】
第４配線層、第４層耐湿リングの第４ハードマスク層を覆って、第８の層間絶縁層７６表面上にＳｉＮ等の水分遮蔽能を有するパッシベーション膜８１が形成される。耐湿リング領域においては、基板上にル‐プ状の導電フェンスが積層され、その上にパッシベーション膜が形成されることにより、回路領域を封止する水分遮断構造が形成される。
【０１１４】
図示の構成においては、第１配線構造をシングルダマシン構造、第２〜第４配線構造をデュアルダマシン構造で形成した。シングルダマシン、デュアルダマシンは任意に選択することができる。配線溝エッチング用のエッチングストッパ層を用いる場合を説明したが、配線溝用のエッチングストッパ層は省略してもよい。その場合はコントロールエッチングで溝の深さを制御する。配線溝用のエッチングストッパ層の有無は任意に選択できる。
【０１１５】
図８（Ａ）〜（Ｇ）は、シングルダマシン配線を形成するプロセスを概略的に示す断面図である。配線部の構造で説明するので、上側バリアメタル層は形成されない。図８（Ａ）に示すように、下側バリア層ｂ１、配線層ｗ１で下層配線が形成されている。下層配線表面を覆ってエッチングストッパ層ｓ２、層間絶縁層ｄ２、反射防止膜ａｒ２が形成されている。エッチングストッパ層ｓ２、反射防止膜ａｒ２は、それぞれ厚さ約５０ｎｍのＳｉＮ膜で形成される。層間絶縁層ｄ２は、例えば厚さ約６００ｎｍのＦＳＧにより形成される。
【０１１６】
反射防止膜ａｒ２の上に、ビア孔及び耐湿リング溝をエッチングするためのレジストパターンＰＲ２を形成する。レジストパターンＰＲ２をエッチングマスクとし、反射防止膜ａｒ２、層間絶縁層ｄ２のエッチングを行なう。その後、レジストパターンＰＲ２は除去する。なお、ビア孔と耐湿リング溝とは同様の断面構成であるため、図には1つの開口のみを示す。以下同様である。
【０１１７】
図８（Ｂ）に示すように、露出した反射防止膜ａｒ２及びエッチングストッパ層ｓ２を除去し、下層配線ｗ１の表面を露出するビア孔ＶＨ２及び耐湿リング溝ＲＴ２を形成する。
【０１１８】
図８（Ｃ）に示すように、ビア孔ＶＨ２及び耐湿リング溝ＲＴ２を埋めるように、例えば厚さ約２５ｎｍのＴａＮ層で形成されたバリア層ｂ２ｐ、厚さ約１５００ｎｍのＣｕ層で形成された配線層ｗ2ｐを成膜する。なお、バリア層ｂ2ｐをスパッタリングで形成した後、厚さ約２００ｎｍのＣｕシード層をスパッタリングで形成し、その上にメッキ等によりＣｕ層を約１３００ｎｍ成膜して配線層ｗ2ｐを形成する。
【０１１９】
図８（Ｄ）に示すように、層間絶縁層ｄ２上のバリア層ｂ2ｐ、配線層ｗ2ｐをＣＭＰにより除去し、銅プラグ（銅フェンス）を形成する。
【０１２０】
図８（Ｅ）に示すように、銅プラグ（銅フェンス）を覆って層間絶縁層ｄ２上に厚さ約５０ｎｍのＳｉＮ層で形成されたエッチングストッパ層ｓ３、厚さ約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ３、厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜ａｒ３を成膜する。反射防止膜ａｒ３の上に、配線パターン溝及び耐湿リング溝を形成するための開口を有するレジストパターンＰＲ３を形成する。配線パターン溝の幅と耐湿リング溝の幅は、たとえば同一である。
【０１２１】
レジストパターンＰＲ３をエッチングマスクとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行なう。その後、レジストパターンＰＲ３を除去し、露出した反射防止膜ａｒ３、エッチングストッパ層ｓ３をエッチングで除去する。
【０１２２】
図８（Ｆ）に示すように、図８（Ｃ）の工程と同様の工程を行なうことにより、厚さ約２０ｎｍのＴａＮ層で形成されたバリア層ｂ3ｐ、厚さ約１２００ｎｍのＣｕで形成された配線層ｗ3ｐを形成する。なお、配線層ｗ3ｐは、先ず厚さ約２００ｎｍのＣｕ層をスパッタリングで成膜し、次にメッキ等により厚さ約１０００ｎｍのＣｕ層を成膜することによって形成する。
【０１２３】
図８（Ｇ）に示すように、層間絶縁層ｄ3上の不要なバリア層及び配線層をＣＭＰで除去し、バリア層ｂ3、配線層ｗ3で形成された配線パターンを作成する。その後、上側バリアメタル層、ハードマスク層が形成されるが、回路領域においては全て除去される。以上の工程により、１層分の配線構造を作成することができる。同様の工程を繰り返すことにより、多層の配線層をシングルダマシン構造で形成することもできる。次に、デュアルダマシン構造の作成について説明する。
【０１２４】
図９（Ａ）〜（Ｆ）は、デュアルダマシン配線構造を作成する他の方法を示す断面図である。図９（Ａ）に示すように、バリア層ｂ１、配線層ｗ１で構成される下層配線の上に、厚さ約５０ｎｍのＳｉＮ層で形成されたエッチングストッパ層ｓ２、厚さ約６００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ２、厚さ約５０ｎｍのＳｉＮ層で形成されたエッチングストッパ層ｓ３、厚さ約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ３、厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜ａｒ３を積層する。
【０１２５】
反射防止膜ａｒ３の上に、ビア孔及び耐湿リング溝に対応する開口を有するレジストパターンＰＲ２を形成する。レジストパターンＰＲ２をマスクとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行ない、エッチングストッパ層ｓ３の表面でエッチングを停止させる。
【０１２６】
図９（Ｂ）に示すように、レジストパターンＰＲ２を除去する。
【０１２７】
図９（Ｃ）に示すように、反射防止膜ａｒ３の上に、配線パターン及び耐湿リング溝に対応する開口を有するレジストパターンＰＲ３を形成する。耐湿リング溝の幅は例えば配線パターン溝の幅と同一である。レジストパターンＰＲ３をエッチングマスクとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行なう。この際、先に形成されたビア孔（耐湿リング溝）の底面に露出しているエッチングストッパ層ｓ３、層間絶縁層ｄ２も共にエッチングされ、ビア孔が下側に延びる。これらのエッチングは、それぞれエッチングストッパ層ｓ３、エッチングストッパ層ｓ２の表面で停止するように条件が設定される。
【０１２８】
図９（Ｄ）に示すように、レジストパターンＰＲ３をアッシングで除去する。次に、表面に露出した反射防止膜ａｒ３、配線パターン溝底面に露出したエッチングストッパ層ｓ３、ビア孔（耐湿リング溝）底面に露出したエッチングストッパ層ｓ２をエッチングで除去する。配線パターン溝ＷＴ、ビア孔ＶＨ（耐湿リング溝ＲＴ）が形成される。
【０１２９】
図９（Ｅ）に示すように、バリア層ｂ３ｐ、配線層ｗ３ｐの堆積を行なう。まず、厚さ約２０ｎｍのＴａＮ層をスパッタリングで堆積し、続いて厚さ約２００ｎｍのＣｕ層をスパッタリングで堆積する。次に、厚さ約１３００ｎｍのＣｕ層をメッキで堆積する。
【０１３０】
図９（Ｆ）に示すように、層間絶縁層ｄ３上の不要なバリア層ｂ３ｐ、配線層ｗ３ｐをＣＭＰにより除去し、バリア層ｂ３、配線層ｗ３で構成されたデュアルダマシン配線構造を作成する。その後、上側バリアメタル層、ハードマスク層が形成されるが、回路領域においては全て除去される。
【０１３１】
上述のようなダマシンプロセスを利用することにより、図７に示すような多層配線構造を作成すると同時に、耐湿リング領域においては配線と同一材料で形成された導電体（金属）リングを上側バリアメタル層で覆った耐湿リング構造を形成することができる。
【０１３２】
上述の実施例において、上側バリアメタル層がパッド部で果す機能と耐湿リング部で果す機能は別個のものである。パッド部、耐湿リング部のいずれか一方にのみ上側バリアメタル層を設けてもよい。
【０１３３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えばレジストパターンを酸素を用いない方法で除去すれば、エッチングストッパ層、ハードマスク層を省略することもできる。この場合、ビア孔やリング溝は、下層配線構造をエッチングストッパとしてエッチングする。上側バリアメタル層はレジストマスクでエッチングし、その後レジストマスクを除去する。
【０１３４】
上側導電性バリア層は、特に限定されないが、チタン、チタン化合物、タンタル、タンタル化合物、これらの混合物のいずれかで形成することができる。ハードマスク層は、プラズマＳｉＯ2層，ＰＳＧ層，ＦＳＧ層，ＨＳＱ層，ＴＥＯＳ層，窒化シリコン層、シリコンカーバイド層、シリコンオキシナイトライド層、これらの積層のいずれかで形成することができる。
【０１３５】
配線材料としてＴａＮ、Ｃｕを用いる場合を説明したが、導電層は、金、銀、白金、銅、アルミニウム、アルミニウム合金、タングステン、タングステン化合物、モリブデン、モリブデン化合物、チタニウム、チタニウム化合物、タンタル、タンタル化合物、これらの組み合わせのいずれかで形成することができる。形成方法は、スパッタリング、ＣＶＤ，メッキ、これらの組み合わせのいずれかを用いることができる。
【０１３６】
主配線層は、金、銀、白金、銅、アルミニウム、アルミニウム合金、タングステン、タングステン化合物、これらの組み合わせのいずれかで形成できる。下側バリア層は、モリブデン、モリブデン化合物、チタニウム、チタニウム化合物、タンタル、タンタル化合物、これらの組み合わせのいずれかで形成することができる。
【０１３７】
絶縁層は、種々の材料で形成できる。誘電率の低い絶縁層として、ＦＳＧ、水素シルセスキオキサン（ＨＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発泡性（多孔質）酸化シリコン等を用いることができる。誘電率を低くしなくてもよい場合には、酸化シリコン、ホスホシリケートガラス（ＰＳＧ）、ボロホスホシリケートガラス（ＢＰＳＧ）等を用いることもできる。
【０１３８】
エッチングストッパ層は、窒化シリコン層、シリコンカーバイド層、シリコンオキシナイトライド層、これらの積層のいずれかで形成することができる。層間絶縁層は、プラズマＳｉＯ2層，ＰＳＧ層，ＦＳＧ層，ＨＳＱ層，ＴＥＯＳ層、これらの積層のいずれかで形成することができる。
【０１３９】
その他種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【０１４０】
以下、本発明の特徴を付記する。
【０１４１】
（付記１） 複数の半導体素子を形成した半導体基板と、
前記半導体基板上に形成された第１絶縁層と、
前記第１絶縁層に埋め込まれた第１導電層であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲むように配置された第１耐湿リング層とを含む第１導電層と、
前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層と、
前記第１上側導電性バリア層を覆って、前記第１絶縁層上に形成された第２絶縁層と、
前記第２絶縁層を貫通して形成された第２導電層であって、前記第１配線層に達する第２配線層、および前記第１上側導電性バリア層に達する第２パッド層と第２耐湿リング層とを含む第２導電層と
を有する半導体集積回路装置。
【０１４２】
（付記２） さらに、前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層を有する付記１記載の半導体集積回路装置。
【０１４３】
（付記３） さらに、前記第１及び前記第２上側導電性バリア層の上に形成され、前記第１及び前記第２上側導電性バリア層と同じ形状にパターニングされたハードマスク層を有する付記２記載の半導体集積回路装置。
【０１４４】
（付記４） 前記第１及び第２絶縁層が、エッチングストッパ層とその上に形成された層間絶縁層との積層を含む付記２〜３のいずれか１項記載の半導体集積回路装置。
【０１４５】
（付記５） 前記第１及び第２上側導電性バリア層が、それぞれその下の前記パッド層と耐湿リング層の上面を内包する平面形状を有する付記２〜４のいずれか１項記載の半導体集積回路装置。
【０１４６】
（付記６） 前記第１及び第２導電層がそれぞれ、下側導電性バリア層と主配線層との積層構造を有し、前記上側導電性バリア層と前記下側導電性バリア層とが同一材料で形成されている付記２〜５のいずれか１項記載の半導体集積回路装置。
【０１４７】
（付記７） 前記第１導電層および第２導電層が、それぞれ、下側導電性バリア層と主配線層との積層構造を有し、前記第１上側導電性バリア層および下側導電性バリア層のそれぞれが、チタン、チタン化合物、タンタル、タンタル化合物、これらの混合物のいずれかで形成された層を含み、前記第１上側導電性バリア層は、前記第１パッド層と前記耐湿リング層それぞれの上面を内包する平面形状を有し、前記第２絶縁層が下側のエッチングストッパ層とその上の層間絶縁層とを含む付記１記載の半導体集積回路装置。
【０１４８】
（付記８） 前記パッド層、耐湿リング層の各々は上面を上側バリア層、他の面を下側バリア層により囲まれている付記７記載の半導体集積回路装置。
【０１４９】
（付記９） （ａ）複数の半導体素子を形成した半導体基板上に、第１絶縁層を形成する工程と、
（ｂ）該第１絶縁層に第１導電層を埋め込む工程であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲む第１耐湿リング層とを含む第１導電層を該第１絶縁層に埋め込んで形成する工程と、
（ｃ）前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層を形成する工程と、
（ｄ）前記第１上側導電性バリア層を覆い、前記第１絶縁層上に第２絶縁層を形成する工程と、
（ｅ）前記第２絶縁層を貫通して、前記第１配線層に達するビア孔をエッチングすると共に、前記第１上側導電性バリア層に達するパッド用接続孔、耐湿リング溝をエッチングする工程と、
（ｆ）前記ビア孔、パッド用接続孔、耐湿リング溝を用いて、第２配線層と、第２パッド層と、該第２配線層、第２パッド層の外側を囲む第２耐湿リング層とを含む第２導電層を前記第２絶縁層に埋め込んで形成する工程と
を含む半導体装置の製造方法。
【０１５０】
（付記１０） さらに、（ｇ）前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層を形成する工程を含む付記９記載の半導体装置の製造方法。
【０１５１】
（付記１１） 前記工程（ｃ）、（ｇ）が、前記第１または第２絶縁層上に上側導電性バリア層とハードマスク層とを積層する工程と、前記ハードマスク層上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記ハードマスク層をエッチングしてパターン化する工程と、前記レジストパターンを除去する工程と、前記ハードマスク層のパターンをマスクとして前記上側導電性バリア層をエッチングしてパターン化する工程とを含む付記１０記載の半導体装置の製造方法。
【０１５２】
（付記１２） 前記工程（ｃ）、（ｇ）が、それぞれ前記パッド層と前記耐湿リング層それぞれの上面を内包するように前記上側導電性バリア層をパターン化する付記１０または１１記載の半導体装置の製造方法。
【０１５３】
（付記１３） 前記工程（ｄ）が、エッチングストッパ層と層間絶縁層の積層を堆積し、前記工程（ｅ）が、耐湿リング溝およびパッド用接続孔においては、前記エッチングストッパ層、前記ハードマスク層、前記導電性バリア層をエッチングマージン層として前記層間絶縁層をエッチングする付記１０〜１２記載の半導体装置の製造方法。
【０１５４】
【発明の効果】
以上説明したように、本発明によれば、耐湿リングを有する半導体集積回路装置において、耐湿リングを構成する配線材料層の表面を酸化させず、所望の性能を有する半導体集積回路装置を作成することができる。
【０１５５】
多層配線を有する半導体集積回路装置において、パッドの剥がれを防止することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による半導体集積回路装置の製造方法を概略的に示す平面図である。
【図２】 図１の構成における、パッド部と耐湿リング部の構成を説明するための平面図である。
【図３】 本発明の実施例による半導体集積回路装置の製造を説明する断面図である。
【図４】 本発明の実施例による半導体集積回路装置の製造を説明する断面図である。
【図５】 本発明の実施例によるパッド部の製造工程を概略的に示す断面図である。
【図６】 本発明の実施例による耐湿リングの製造工程を概略的に示すグラフ及び斜視図である。
【図７】 本発明の実施例による多層配線構造を有する半導体集積回路装置の構成を概略的に示す断面図である。
【図８】 シングルダマシンプロセスの例を説明する断面図である。
【図９】 デュアルダマシンプロセスの例を説明する断面図である。
【図１０】 従来技術による耐湿リング部のエッチング工程を概略的に示す斜視図である。
【図１１】 従来技術によるパッド部の剥がれを説明するための概略断面図である。
【符号の説明】
１０ ウエハ
１１ チップ
１２ スクライブライン
１７ 耐湿リング
Ｃ 回路部
Ｐ パッド部
１３ （配線層による）パッドパターン
１４ 絶縁層
１６ 配線
１８ 上側導電性バリア層
２１ 下層配線パターン
２２ エッチングストッパ層
２３ 層間絶縁層
２５ ビア孔（耐湿リング溝）
４０ 半導体基板
４１ ＳＴＩ
４２ ソース／ドレイン領域
４３ ゲート絶縁層
４４ ゲート電極
４５ サイドスペーサ
４６、５２、５７、５９、６５、６７、７３、７５ エッチングストッパ層
４７、５３、５８、６０、６６、６８、７４、７６ 層間絶縁層
５０、５４、６２、７０、７８ バリア層
５１、５５、６３、７１、７９、 配線層
ＰＰ パッドパターン溝
ＰＶ パッド接続孔
ＰＲ ホトレジストパターン
ＶＯ ビア孔用開口
ＲＯ 耐湿リング溝用開口
ＲＴ 耐湿リング溝
ＷＴ 配線パターン溝
ＶＨ ビア孔
ｂ１、ｂ２、ｂ３ バリア層
ｗ１、ｗ２、ｗ３ 配線層
ｓ１、ｓ２、ｓ３ エッチングストッパ層
ｄ１、ｄ２、ｄ３ 層間絶縁層
ｈ１、ｈ２、ｈ３ ハードマスク層
Claims (5)
- 複数の半導体素子を形成した半導体基板と、
前記半導体基板上に形成された第１絶縁層と、
前記第１絶縁層に埋め込まれた第１導電層であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲むように配置された第１耐湿リング層とを含む第１導電層と、
前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層と、
前記第１上側導電性バリア層を覆って、前記第１絶縁層上に形成された第２絶縁層と、
前記第２絶縁層に埋め込んで形成された第２導電層であって、前記第１配線層に達する第２配線層、および前記第１上側導電性バリア層に達する第２パッド層と第２耐湿リング層とを含む第２導電層と、
前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層と
を有する半導体集積回路装置。 - 前記第１導電層および第２導電層が、それぞれ、下側導電性バリア層と主配線層との積層構造を有し、前記第１および第２上側導電性バリア層および下側導電性バリア層のそれぞれが、チタン、チタン化合物、タンタル、タンタル化合物、これらの混合物のいずれかで形成された層を含み、前記第１上側導電性バリア層は、前記第１パッド層と前記第１耐湿リング層それぞれの上面を内包する平面形状を有し、前記第２上側導電性バリア層は、前記第２パッド層と前記第２耐湿リング層それぞれの上面を内包する平面形状を有し、前記第１および第２絶縁層のそれぞれが下側のエッチングストッパ層とその上の層間絶縁層とを含む請求項１記載の半導体集積回路装置。
- （ａ）複数の半導体素子を形成した半導体基板上に、第１絶縁層を形成する工程と、
（ｂ）該第１絶縁層に第１導電層を埋め込む工程であって、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲む第１耐湿リング層とを含む第１導電層を該第１絶縁層に埋め込んで形成する工程と、
（ｃ）前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する第１上側導電性バリア層を形成する工程と、
（ｄ）前記第１上側導電性バリア層を覆い、前記第１絶縁層上に第２絶縁層を形成する工程と、
（ｅ）前記第２絶縁層を貫通して、前記第１配線層に達するビア孔をエッチングすると共に、前記第１上側導電性バリア層に達するパッド用接続孔、耐湿リング溝をエッチングする工程と、
（ｆ）前記ビア孔、パッド用接続孔、耐湿リング溝を用いて、第２配線層と、第２パッド層と、該第２配線層、第２パッド層の外側を囲む第２耐湿リング層とを含む第２導電層を前記第２絶縁層に埋め込んで形成する工程と
を含む半導体装置の製造方法。 - さらに、（ｇ）前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する第２上側導電性バリア層を形成する工程を含む請求項３記載の半導体装置の製造方法。
- 前記工程（ｃ）、（ｇ）が、前記第１または第２絶縁層上に上側導電性バリア層とハードマスク層とを積層する工程と、前記ハードマスク層上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記ハードマスク層をエッチングしてパターン化する工程と、前記レジストパターンを除去する工程と、前記ハードマスク層のパターンをマスクとして前記上側導電性バリア層をエッチングしてパターン化する工程とを含む請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093671A JP4050876B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体集積回路装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093671A JP4050876B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体集積回路装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289689A JP2002289689A (ja) | 2002-10-04 |
| JP4050876B2 true JP4050876B2 (ja) | 2008-02-20 |
Family
ID=18947979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001093671A Expired - Fee Related JP4050876B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体集積回路装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4050876B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172169A (ja) * | 2002-11-15 | 2004-06-17 | Toshiba Corp | 半導体装置 |
| KR100459733B1 (ko) * | 2002-12-30 | 2004-12-03 | 삼성전자주식회사 | 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법 |
| JP2004247337A (ja) | 2003-02-10 | 2004-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4041785B2 (ja) | 2003-09-26 | 2008-01-30 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2005142351A (ja) * | 2003-11-06 | 2005-06-02 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP3962402B2 (ja) * | 2003-11-10 | 2007-08-22 | 松下電器産業株式会社 | 半導体装置 |
| US7453128B2 (en) | 2003-11-10 | 2008-11-18 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP4659355B2 (ja) * | 2003-12-11 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4703129B2 (ja) * | 2004-05-06 | 2011-06-15 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法、設計方法 |
| US7223684B2 (en) * | 2004-07-14 | 2007-05-29 | International Business Machines Corporation | Dual damascene wiring and method |
| WO2007074530A1 (ja) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
| JP4714659B2 (ja) * | 2006-10-16 | 2011-06-29 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP5332200B2 (ja) * | 2007-03-22 | 2013-11-06 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5361156B2 (ja) * | 2007-08-06 | 2013-12-04 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP5830843B2 (ja) * | 2010-03-24 | 2015-12-09 | 富士通セミコンダクター株式会社 | 半導体ウエハとその製造方法、及び半導体チップ |
| JP2016129161A (ja) * | 2013-04-24 | 2016-07-14 | パナソニック株式会社 | 半導体装置 |
-
2001
- 2001-03-28 JP JP2001093671A patent/JP4050876B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289689A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
| US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
| JP4858895B2 (ja) | 半導体装置の製造方法 | |
| KR100491458B1 (ko) | 반도체 장치 | |
| JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP4801296B2 (ja) | 半導体装置及びその製造方法 | |
| CN101373742B (zh) | 具有密封环结构的半导体器件及其形成方法 | |
| US6982200B2 (en) | Semiconductor device manufacturing method | |
| JP5106933B2 (ja) | 半導体装置 | |
| US20050093169A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| KR20060091517A (ko) | 엠. 아이. 엠 커패시터들 및 그 형성방법들 | |
| JP2002313910A (ja) | 半導体装置とその製造方法 | |
| US6346475B1 (en) | Method of manufacturing semiconductor integrated circuit | |
| US20070007655A1 (en) | Semiconductor device | |
| US8049263B2 (en) | Semiconductor device including metal-insulator-metal capacitor and method of manufacturing same | |
| EP1610376B1 (en) | Semiconductor device | |
| JP4211910B2 (ja) | 半導体装置の製造方法 | |
| JP4587604B2 (ja) | 半導体装置の製造方法 | |
| JP2006351732A (ja) | 半導体装置の製造方法 | |
| JP5104924B2 (ja) | 半導体装置 | |
| JP2006019379A (ja) | 半導体装置及びその製造方法 | |
| KR20030058585A (ko) | 반도체 소자의 제조 방법 | |
| JP2015192011A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4050876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |