JP2002289689A - 半導体集積回路装置とその製造方法 - Google Patents
半導体集積回路装置とその製造方法Info
- Publication number
- JP2002289689A JP2002289689A JP2001093671A JP2001093671A JP2002289689A JP 2002289689 A JP2002289689 A JP 2002289689A JP 2001093671 A JP2001093671 A JP 2001093671A JP 2001093671 A JP2001093671 A JP 2001093671A JP 2002289689 A JP2002289689 A JP 2002289689A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- moisture
- pad
- resistant ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05006—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 パッド部の剥がれを防止し、ビア孔と耐湿リ
ング溝とのエッチングにおいて、下層配線へのダメージ
を最小にする。 【解決手段】 半導体集積回路装置は、半導体基板と、
その上に形成された第１絶縁層と、第１絶縁層に埋め込
まれ、配線層と、パッド層と、これらの外側を囲むよう
に配置された耐湿リング層とを含む第１導電層と、パッ
ド層と耐湿リング層それぞれの上面から第１絶縁層上に
延在する第１導電性バリア層と、第１導電性バリア層を
覆って、第１絶縁層上に形成された第２絶縁層と、第２
絶縁層を貫通して、下層配線層に達する配線層および下
層導電性バリア層に達するパッド層と耐湿リング層とを
含む第２導電層と、パッド層と耐湿リング層それぞれの
上面から第２絶縁層上に延在する第２導電性バリア層と
を有する。
ング溝とのエッチングにおいて、下層配線へのダメージ
を最小にする。 【解決手段】 半導体集積回路装置は、半導体基板と、
その上に形成された第１絶縁層と、第１絶縁層に埋め込
まれ、配線層と、パッド層と、これらの外側を囲むよう
に配置された耐湿リング層とを含む第１導電層と、パッ
ド層と耐湿リング層それぞれの上面から第１絶縁層上に
延在する第１導電性バリア層と、第１導電性バリア層を
覆って、第１絶縁層上に形成された第２絶縁層と、第２
絶縁層を貫通して、下層配線層に達する配線層および下
層導電性バリア層に達するパッド層と耐湿リング層とを
含む第２導電層と、パッド層と耐湿リング層それぞれの
上面から第２絶縁層上に延在する第２導電性バリア層と
を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に多層配線を有する半導体集積回
路装置およびその製造方法に関する。
の製造方法に関し、特に多層配線を有する半導体集積回
路装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置は、半導体チップ内
に多数の素子を形成し、半導体チップ上に多層配線を形
成することによって作成される。ボンディング用パッド
も多層配線層を積層して形成される。以下、特に断らな
い限り、配線層はパッドも含むものとする。多層配線
は、多層の配線層と、配線層間を絶縁する層間絶縁層に
よって形成される。従来、異なる層間の電気的接続を形
成するため、層間絶縁層上に上層の配線層を形成する前
に、層間絶縁層を貫通するビア孔が形成される。上層配
線を形成する際に、ビア孔内も配線層で埋められる。
に多数の素子を形成し、半導体チップ上に多層配線を形
成することによって作成される。ボンディング用パッド
も多層配線層を積層して形成される。以下、特に断らな
い限り、配線層はパッドも含むものとする。多層配線
は、多層の配線層と、配線層間を絶縁する層間絶縁層に
よって形成される。従来、異なる層間の電気的接続を形
成するため、層間絶縁層上に上層の配線層を形成する前
に、層間絶縁層を貫通するビア孔が形成される。上層配
線を形成する際に、ビア孔内も配線層で埋められる。
【０００３】配線パターンの形成は、層間絶縁層上に配
線層を形成し、その上にレジストマスクを形成し、レジ
ストマスクをエッチングマスクとして配線層をエッチン
グすることによって行なわれる。配線パターン側壁上の
堆積物等は、アルカリ薬液等によって除去される。その
後、同層内の配線パターン間及び上層及び下層の配線パ
ターン間を絶縁するために、酸化シリコン等で形成され
る層間絶縁層をプラズマＣＶＤ等を用いて形成する。
線層を形成し、その上にレジストマスクを形成し、レジ
ストマスクをエッチングマスクとして配線層をエッチン
グすることによって行なわれる。配線パターン側壁上の
堆積物等は、アルカリ薬液等によって除去される。その
後、同層内の配線パターン間及び上層及び下層の配線パ
ターン間を絶縁するために、酸化シリコン等で形成され
る層間絶縁層をプラズマＣＶＤ等を用いて形成する。
【０００４】従来、配線材料としては、エッチングの可
能なアルミニウム（Ａｌ）やタングステン（Ｗ）等が用
いられた。配線パターン形成後、レジストマスクを除去
するためのアッシングにおいて、配線パターン表面が酸
化されるのを防止するため、ＡｌやＷの主配線層の上
に、ＴｉＮ等の酸化防止層を形成することも行なわれ
る。
能なアルミニウム（Ａｌ）やタングステン（Ｗ）等が用
いられた。配線パターン形成後、レジストマスクを除去
するためのアッシングにおいて、配線パターン表面が酸
化されるのを防止するため、ＡｌやＷの主配線層の上
に、ＴｉＮ等の酸化防止層を形成することも行なわれ
る。
【０００５】酸化シリコン等の層間絶縁層は、大気中の
水分を透過する性質を有する。大気中の水分が半導体素
子に到達すると、半導体素子の特性を損なわせてしま
う。大気中からの水分の侵入を防止するため、最上の絶
縁層の上に、水分遮蔽能を有するＳｉＮ等のパッシベー
ション膜を形成すると共に、チップ周縁部に水分の侵入
を遮蔽する導電体の耐湿リングが形成される。
水分を透過する性質を有する。大気中の水分が半導体素
子に到達すると、半導体素子の特性を損なわせてしま
う。大気中からの水分の侵入を防止するため、最上の絶
縁層の上に、水分遮蔽能を有するＳｉＮ等のパッシベー
ション膜を形成すると共に、チップ周縁部に水分の侵入
を遮蔽する導電体の耐湿リングが形成される。
【０００６】耐湿リングは、層間絶縁層のビア孔を形成
するエッチングと同時に回路領域をループ状に囲むリン
グ溝をエッチングで形成し、配線形成工程によってリン
グ溝内を配線層で埋め、パターニングすることによって
形成される。
するエッチングと同時に回路領域をループ状に囲むリン
グ溝をエッチングで形成し、配線形成工程によってリン
グ溝内を配線層で埋め、パターニングすることによって
形成される。
【０００７】半導体集積回路装置においては、常に集積
度の向上が求められている。集積度を向上するため、半
導体素子は微細化され、単位面積内により多くの半導体
素子を形成する。半導体素子が微細化されると、その上
に形成される配線の密度も増加する。配線密度が増加す
ると、各配線の幅及び同層内の隣接する配線間の間隔は
減少する。
度の向上が求められている。集積度を向上するため、半
導体素子は微細化され、単位面積内により多くの半導体
素子を形成する。半導体素子が微細化されると、その上
に形成される配線の密度も増加する。配線密度が増加す
ると、各配線の幅及び同層内の隣接する配線間の間隔は
減少する。
【０００８】配線層の厚さを同一に保つと、配線幅の減
少は抵抗の増加を伴う。また、隣接する配線間の間隔の
減少は、配線間の容量の増加を伴う。配線抵抗の増加を
低減するためには、配線層の厚さを厚くすることが望ま
れる。配線の断面積を一定に保とうとすれば、配線幅の
減少分を配線厚さの増加により補償しなければならな
い。
少は抵抗の増加を伴う。また、隣接する配線間の間隔の
減少は、配線間の容量の増加を伴う。配線抵抗の増加を
低減するためには、配線層の厚さを厚くすることが望ま
れる。配線の断面積を一定に保とうとすれば、配線幅の
減少分を配線厚さの増加により補償しなければならな
い。
【０００９】しかしながら、配線層の厚さを増加する
と、隣接する配線間の対向面積が増大し、配線間の容量
をさらに増加させることになる。配線抵抗の増大および
配線間容量の増大は、信号伝達スピードを減少させるこ
とになる。メモリー装置においては、高集積化と低消費
電力化が主な課題であるため、従来通りＡｌ等の配線材
料が用いられている。
と、隣接する配線間の対向面積が増大し、配線間の容量
をさらに増加させることになる。配線抵抗の増大および
配線間容量の増大は、信号伝達スピードを減少させるこ
とになる。メモリー装置においては、高集積化と低消費
電力化が主な課題であるため、従来通りＡｌ等の配線材
料が用いられている。
【００１０】ロジック回路においては演算速度が主な課
題であり、信号伝達スピードの減少は極力防がなければ
ならない。このため、配線の抵抗を低減し、付随容量を
低減することが望まれる。配線の抵抗を低減するために
は、配線材料としてＡｌよりも抵抗率の低いＣｕ等の高
融点金属を用いることが提案されている。配線の付随容
量を低減するためには、配線間を絶縁する絶縁層の誘電
率を低減することが提案されている。例えば、低誘電率
の絶縁層として、弗素を含むシリコン酸化物（ＦＳＧ）
膜等が用いられる。
題であり、信号伝達スピードの減少は極力防がなければ
ならない。このため、配線の抵抗を低減し、付随容量を
低減することが望まれる。配線の抵抗を低減するために
は、配線材料としてＡｌよりも抵抗率の低いＣｕ等の高
融点金属を用いることが提案されている。配線の付随容
量を低減するためには、配線間を絶縁する絶縁層の誘電
率を低減することが提案されている。例えば、低誘電率
の絶縁層として、弗素を含むシリコン酸化物（ＦＳＧ）
膜等が用いられる。
【００１１】Ｃｕ配線は、エッチングによってパターニ
ングすることが困難である。このため、Ｃｕ層のパター
ンを形成するために、絶縁層に溝（トレンチ）を形成
し、溝を埋め戻すようにＣｕ層を形成し、絶縁層上の不
要のＣｕ層を化学機械研磨（ＣＭＰ）等によって除去す
るダマシンプロセスが用いられる。ダマシンプロセスと
して、シングルダマシンプロセスとデュアルダマシンプ
ロセスとが知られている。
ングすることが困難である。このため、Ｃｕ層のパター
ンを形成するために、絶縁層に溝（トレンチ）を形成
し、溝を埋め戻すようにＣｕ層を形成し、絶縁層上の不
要のＣｕ層を化学機械研磨（ＣＭＰ）等によって除去す
るダマシンプロセスが用いられる。ダマシンプロセスと
して、シングルダマシンプロセスとデュアルダマシンプ
ロセスとが知られている。
【００１２】シングルダマシンプロセスでは、下層絶縁
層上にビア孔用ホトレジストパターンを形成し、ビア孔
をエッチングし、ホトレジストパターンを除去した後Ｃ
ｕ層を形成し、不要のＣｕ層をＣＭＰで除去し、さらに
上層絶縁層を形成し、その上に配線パターン溝用ホトレ
ジストパターンを形成し、上層絶縁層に配線パターン溝
をエッチングし、ホトレジストパターンを除去した後Ｃ
ｕ層を形成し、不要のＣｕ層をＣＭＰで除去する。
層上にビア孔用ホトレジストパターンを形成し、ビア孔
をエッチングし、ホトレジストパターンを除去した後Ｃ
ｕ層を形成し、不要のＣｕ層をＣＭＰで除去し、さらに
上層絶縁層を形成し、その上に配線パターン溝用ホトレ
ジストパターンを形成し、上層絶縁層に配線パターン溝
をエッチングし、ホトレジストパターンを除去した後Ｃ
ｕ層を形成し、不要のＣｕ層をＣＭＰで除去する。
【００１３】デュアルダマシンプロセスでは、絶縁層上
にビア孔用ホトレジストパターンを形成し、ビア孔をエ
ッチングし、同一絶縁層上に配線パターン溝用ホトレジ
ストパターンを形成し、配線パターン溝をエッチング
し、その後同一プロセスでビア孔と配線パターン溝とを
埋め戻すＣｕ層を形成し、ＣＭＰにより不要Ｃｕ層を除
去する。
にビア孔用ホトレジストパターンを形成し、ビア孔をエ
ッチングし、同一絶縁層上に配線パターン溝用ホトレジ
ストパターンを形成し、配線パターン溝をエッチング
し、その後同一プロセスでビア孔と配線パターン溝とを
埋め戻すＣｕ層を形成し、ＣＭＰにより不要Ｃｕ層を除
去する。
【００１４】なお、ビア孔を形成した後、ホトレジスト
パターンをアッシングで除去する時、下層Ｃｕ配線層が
露出していると、露出しているＣｕ配線表面が酸化され
てしまう。Ｃｕ配線表面の酸化を防止するために、Ｃｕ
配線パターンを形成した後、Ｃｕ配線表面を覆ってエッ
チングストッパの機能を有する酸化防止膜を形成する。
このエッチングストッパ兼用酸化防止膜は、例えばＳｉ
Ｎ層によって形成される。
パターンをアッシングで除去する時、下層Ｃｕ配線層が
露出していると、露出しているＣｕ配線表面が酸化され
てしまう。Ｃｕ配線表面の酸化を防止するために、Ｃｕ
配線パターンを形成した後、Ｃｕ配線表面を覆ってエッ
チングストッパの機能を有する酸化防止膜を形成する。
このエッチングストッパ兼用酸化防止膜は、例えばＳｉ
Ｎ層によって形成される。
【００１５】エッチングストッパ兼用酸化防止膜を絶縁
層の下に配置した場合、絶縁層を貫通し、エッチングス
トッパ兼用酸化防止膜を露出するビア孔をエッチングに
より形成し、この段階でホトレジストパターンはアッシ
ングにより除去する。その後ビア孔底に露出したエッチ
ングストッパ兼用酸化防止膜を除去する。簡単のため、
エッチングストッパ兼用酸化防止膜をエッチングストッ
パ層と呼ぶ。
層の下に配置した場合、絶縁層を貫通し、エッチングス
トッパ兼用酸化防止膜を露出するビア孔をエッチングに
より形成し、この段階でホトレジストパターンはアッシ
ングにより除去する。その後ビア孔底に露出したエッチ
ングストッパ兼用酸化防止膜を除去する。簡単のため、
エッチングストッパ兼用酸化防止膜をエッチングストッ
パ層と呼ぶ。
【００１６】なお、Ｃｕは酸化シリコン等の絶縁層中に
拡散し、絶縁層の誘電特性及び絶縁性能を劣化させる性
質を有する。Ｃｕの拡散を防止するために、Ｃｕ配線層
形成前にＴｉＮ、ＴａＮ等のバリア層を形成し、その上
にＣｕ配線層を形成する。Ｃｕ配線上側に配置されるエ
ッチングストッパ層も拡散防止の機能を有する。
拡散し、絶縁層の誘電特性及び絶縁性能を劣化させる性
質を有する。Ｃｕの拡散を防止するために、Ｃｕ配線層
形成前にＴｉＮ、ＴａＮ等のバリア層を形成し、その上
にＣｕ配線層を形成する。Ｃｕ配線上側に配置されるエ
ッチングストッパ層も拡散防止の機能を有する。
【００１７】パッドは、配線層と同様に形成される。配
線パターンと同時にパッドパターンを形成し、ビア孔と
同時にパッド接続用孔を形成し、ビア導電体と同時にパ
ッド用の導電性プラグを形成する。パッドは面積が広い
ので、１パッド当り多数のビア孔を形成し、上下パッド
パターン間を多数の導電性プラグで接続する。
線パターンと同時にパッドパターンを形成し、ビア孔と
同時にパッド接続用孔を形成し、ビア導電体と同時にパ
ッド用の導電性プラグを形成する。パッドは面積が広い
ので、１パッド当り多数のビア孔を形成し、上下パッド
パターン間を多数の導電性プラグで接続する。
【００１８】Ｃｕ配線を採用した場合の耐湿リングは、
ビア孔のエッチング及び配線パターン溝用のエッチング
と同時に、チップ周縁部において絶縁層をループ溝状に
エッチングし、その後のバリア層堆積、Ｃｕ配線層形成
と同時に耐湿リング用溝内にもバリア層、Ｃｕ配線層を
形成することによって作成される。
ビア孔のエッチング及び配線パターン溝用のエッチング
と同時に、チップ周縁部において絶縁層をループ溝状に
エッチングし、その後のバリア層堆積、Ｃｕ配線層形成
と同時に耐湿リング用溝内にもバリア層、Ｃｕ配線層を
形成することによって作成される。
【００１９】微細化されたパターンのエッチングにおい
ては、狭い面積のエッチングレートが、広い面積のエッ
チングレートよりも遅くなるマイクロローディング効果
が生じることが知られている。配線用ビア孔の径は、回
路設計により例えば最小寸法（ルール）に決定される。
ては、狭い面積のエッチングレートが、広い面積のエッ
チングレートよりも遅くなるマイクロローディング効果
が生じることが知られている。配線用ビア孔の径は、回
路設計により例えば最小寸法（ルール）に決定される。
【００２０】パッド部においては、ビア孔と同径の接続
用孔が多数形成される。耐湿リングは、ループ状に連続
する必要があり、リング溝を形成する必要がある。耐湿
リング溝の幅をビア孔径より大きくするとマイクロロー
ディング効果により耐湿リング溝がオーバーエッチング
される。そこで、耐湿リング溝の幅も、ビア孔径と同一
寸法に設計する。
用孔が多数形成される。耐湿リングは、ループ状に連続
する必要があり、リング溝を形成する必要がある。耐湿
リング溝の幅をビア孔径より大きくするとマイクロロー
ディング効果により耐湿リング溝がオーバーエッチング
される。そこで、耐湿リング溝の幅も、ビア孔径と同一
寸法に設計する。
【００２１】図１０（Ａ）〜（Ｃ）を参照し、ビア孔の
エッチングと耐湿リング溝のエッチングの状況を説明す
る。必要に応じ、回路領域の構成要素には、参照記号に
ｃを付して表わし、耐湿リング領域の構成要素には、参
照記号にｒを付して表わす。
エッチングと耐湿リング溝のエッチングの状況を説明す
る。必要に応じ、回路領域の構成要素には、参照記号に
ｃを付して表わし、耐湿リング領域の構成要素には、参
照記号にｒを付して表わす。
【００２２】図１０（Ａ）に示すように、下層配線パタ
ーンにより、回路領域に下層配線１２１ｃ、耐湿リング
領域に導電リング１２１ｒが形成されている。これらの
下層導電体パターンを覆うように、ＳｉＮ等のエッチン
グストッパ層１２２が形成され、その上に層間絶縁層１
２３が形成されている。
ーンにより、回路領域に下層配線１２１ｃ、耐湿リング
領域に導電リング１２１ｒが形成されている。これらの
下層導電体パターンを覆うように、ＳｉＮ等のエッチン
グストッパ層１２２が形成され、その上に層間絶縁層１
２３が形成されている。
【００２３】層間絶縁層１２３の上に、ビア孔用開口Ｖ
Ｏ及び耐湿リング溝用開口ＲＯを有するレジストパター
ンＰＲが形成される。ビア孔用開口ＶＯの径と、耐湿リ
ング溝用開口ＲＯの幅は、同一寸法である。このような
ホトレジストパターンＰＲをエッチングマスクとし、層
間絶縁層１２３をエッチングする。
Ｏ及び耐湿リング溝用開口ＲＯを有するレジストパター
ンＰＲが形成される。ビア孔用開口ＶＯの径と、耐湿リ
ング溝用開口ＲＯの幅は、同一寸法である。このような
ホトレジストパターンＰＲをエッチングマスクとし、層
間絶縁層１２３をエッチングする。
【００２４】図１０（Ａ）に示すように、ビア孔用開口
ＶＯの径と耐湿リング溝用開口ＲＯの幅は同一寸法であ
るが、図１０（Ｂ）に示すように、エッチングはビア孔
ＶＨよりも耐湿リング溝ＲＴでより速く進む。このた
め、ビア孔ＶＨの底面と、耐湿リング溝ＲＴの底面との
間に高さの差ｄが生じる。
ＶＯの径と耐湿リング溝用開口ＲＯの幅は同一寸法であ
るが、図１０（Ｂ）に示すように、エッチングはビア孔
ＶＨよりも耐湿リング溝ＲＴでより速く進む。このた
め、ビア孔ＶＨの底面と、耐湿リング溝ＲＴの底面との
間に高さの差ｄが生じる。
【００２５】図１０（Ｃ）に示すように、層間絶縁層１
２３のエッチングは耐湿リング溝ＲＴにおいて先に終了
する。その後もエッチングを続けることによって、ビア
孔ＶＨのエッチングも終了する。この間、耐湿リング溝
ＲＴでは、オーバーエッチングが行なわれる。
２３のエッチングは耐湿リング溝ＲＴにおいて先に終了
する。その後もエッチングを続けることによって、ビア
孔ＶＨのエッチングも終了する。この間、耐湿リング溝
ＲＴでは、オーバーエッチングが行なわれる。
【００２６】耐湿リング溝ＲＴのエッチングが終了して
から、ビア孔ＶＨのエッチングが終了するまでの間、耐
湿リング溝ＲＴ底面に露出したエッチングストッパ層１
２２はオーバーエッチングされる。
から、ビア孔ＶＨのエッチングが終了するまでの間、耐
湿リング溝ＲＴ底面に露出したエッチングストッパ層１
２２はオーバーエッチングされる。
【００２７】例えば、シリコン酸化膜に対するシリコン
窒化膜のエッチレート比は、１／１０ないし１／１５と
比較的小さな値を有するが、エッチングストッパ層１２
２が確実に残るようにするためには、エッチングストッ
パ層１２２を厚く形成することが必要となる。エッチン
グストッパ層のＳｉＮ膜は、高い誘電率を有する。エッ
チングストッパ層１２２を厚くすると、同層内配線間の
付随容量を増加させてしまう。
窒化膜のエッチレート比は、１／１０ないし１／１５と
比較的小さな値を有するが、エッチングストッパ層１２
２が確実に残るようにするためには、エッチングストッ
パ層１２２を厚く形成することが必要となる。エッチン
グストッパ層のＳｉＮ膜は、高い誘電率を有する。エッ
チングストッパ層１２２を厚くすると、同層内配線間の
付随容量を増加させてしまう。
【００２８】図１１（Ａ）、（Ｂ）は、パッド部の剥が
れの問題を説明するための概略断面図である。
れの問題を説明するための概略断面図である。
【００２９】図１１（Ａ）は、回路部Ｃとパッド部Ｐの
構造を概略的に示す。１層面の層間絶縁層ｄ１に、１層
目の配線層ｗ１が埋め込まれて形成されている。１層目
の配線層を覆うように、２層面のエッチングストッパ層
ｓ２が層間絶縁層ｄ１の上に形成され、その上にさらに
２層面の層間絶縁層ｄ２が形成されている。２層目の層
間絶縁層ｄ２に埋め込んで２層目の配線層ｗ２が形成さ
れている。配線層ｗ１、ｗ２は、パッド部Ｐにおいて
は、広いパッドパターンと上下のパッドパターンを接続
するための導電性プラグを含む。なお、２層目の配線層
ｗ２を覆って、２層目の層間絶縁層ｄ２の上に、３層目
のエッチングストッパ層ｓ３が形成されている。
構造を概略的に示す。１層面の層間絶縁層ｄ１に、１層
目の配線層ｗ１が埋め込まれて形成されている。１層目
の配線層を覆うように、２層面のエッチングストッパ層
ｓ２が層間絶縁層ｄ１の上に形成され、その上にさらに
２層面の層間絶縁層ｄ２が形成されている。２層目の層
間絶縁層ｄ２に埋め込んで２層目の配線層ｗ２が形成さ
れている。配線層ｗ１、ｗ２は、パッド部Ｐにおいて
は、広いパッドパターンと上下のパッドパターンを接続
するための導電性プラグを含む。なお、２層目の配線層
ｗ２を覆って、２層目の層間絶縁層ｄ２の上に、３層目
のエッチングストッパ層ｓ３が形成されている。
【００３０】接続用導電性プラグの断面積が狭いのと比
較し、パッドパターンの面積が広いため、パッドパター
ンの体積は導電性プラグの体積と較べ大きく、引っ張り
応力が強くなる。さらに、導電層を分離するための化学
機械研磨（ＣＭＰ）において、広い面積を有するパッド
パターンは、ディッシング・エロ−ジョンを受ける。こ
のため、パットパターン中央部は周縁部および配線部と
比べ中央部が凹んでいる。このような構成において、パ
ッドパターンに働く圧縮応力は、中央部で上方に向い、
接続用導電性プラグ底面での密着力に打ち勝ってしま
う。
較し、パッドパターンの面積が広いため、パッドパター
ンの体積は導電性プラグの体積と較べ大きく、引っ張り
応力が強くなる。さらに、導電層を分離するための化学
機械研磨（ＣＭＰ）において、広い面積を有するパッド
パターンは、ディッシング・エロ−ジョンを受ける。こ
のため、パットパターン中央部は周縁部および配線部と
比べ中央部が凹んでいる。このような構成において、パ
ッドパターンに働く圧縮応力は、中央部で上方に向い、
接続用導電性プラグ底面での密着力に打ち勝ってしま
う。
【００３１】図１１（Ｂ）に示すように、パッドパター
ンに働く応力が接続用導電性プラグの密着力に打ち勝つ
と、上下パッド層が剥がれ、中間に空隙Ｖが生じてしま
う。このようなパッドの剥がれは、パッド部分にのみ生
じ、配線パターンや耐湿リングには生じない。
ンに働く応力が接続用導電性プラグの密着力に打ち勝つ
と、上下パッド層が剥がれ、中間に空隙Ｖが生じてしま
う。このようなパッドの剥がれは、パッド部分にのみ生
じ、配線パターンや耐湿リングには生じない。
【００３２】また、多層配線を形成した時、どの層のど
のパッドに剥がれが生じるかはランダムな現象となる。
また、配線層を分離するためのＣＭＰの後には剥がれは
生じ難く、その後アニール処理を行なうと発生しやすく
なる。１層の配線層を形成しただけでは剥がれは生じ難
いが、２層、３層と配線を積み重ねると発生頻度は高く
なる。
のパッドに剥がれが生じるかはランダムな現象となる。
また、配線層を分離するためのＣＭＰの後には剥がれは
生じ難く、その後アニール処理を行なうと発生しやすく
なる。１層の配線層を形成しただけでは剥がれは生じ難
いが、２層、３層と配線を積み重ねると発生頻度は高く
なる。
【００３３】このような問題に対して、ＣＭＰで配線層
を研磨する際、配線層表面が周囲の絶縁層よりもオーバ
ーに研磨を行ない、その上にＴｉ等の金属層を積層し、
さらにＣＭＰで研磨することによって配線層を形成する
方法が提案されている。この方法によれば、各配線パタ
ーンの上面には、Ｔｉ層等が形成されることになる。
を研磨する際、配線層表面が周囲の絶縁層よりもオーバ
ーに研磨を行ない、その上にＴｉ等の金属層を積層し、
さらにＣＭＰで研磨することによって配線層を形成する
方法が提案されている。この方法によれば、各配線パタ
ーンの上面には、Ｔｉ層等が形成されることになる。
【００３４】このような埋め込みＴｉ層により、応力に
よる変形を十分抑えようとすると、配線層の表面を十分
凹ませることが必要となろう。全配線層の表面部にＴｉ
等の埋め込み層を形成すると、低抵抗のＣｕ層の体積が
減少し、配線の抵抗を高くしてしまうことになる。
よる変形を十分抑えようとすると、配線層の表面を十分
凹ませることが必要となろう。全配線層の表面部にＴｉ
等の埋め込み層を形成すると、低抵抗のＣｕ層の体積が
減少し、配線の抵抗を高くしてしまうことになる。
【００３５】
【発明が解決しようとする課題】本発明の目的は、多層
配線を有する半導体集積回路装置の新規な構成と、その
製造方法を提供することである。
配線を有する半導体集積回路装置の新規な構成と、その
製造方法を提供することである。
【００３６】本発明の他の目的は、ダマシンプロセスの
エッチングにおいて、ビア孔と耐湿リング溝とのエッチ
レートの差による影響を最小にできる半導体集積回路装
置の構造及び半導体集積回路装置の製造方法を提供する
ことである。
エッチングにおいて、ビア孔と耐湿リング溝とのエッチ
レートの差による影響を最小にできる半導体集積回路装
置の構造及び半導体集積回路装置の製造方法を提供する
ことである。
【００３７】本発明のさらに他の目的は、多層配線を有
し、パッド部の剥がれを防止することのできる半導体集
積回路装置の新規な構成と、その製造方法を提供するこ
とである。
し、パッド部の剥がれを防止することのできる半導体集
積回路装置の新規な構成と、その製造方法を提供するこ
とである。
【００３８】
【課題を解決するための手段】本発明の一観点によれ
ば、複数の半導体素子を形成した半導体基板と、前記半
導体基板上に形成された第１絶縁層と、前記第１絶縁層
に埋め込まれた第１導電層であって、第１配線層と、第
１パッド層と、該第１配線層、第１パッド層の外側を囲
むように配置された第１耐湿リング層とを含む第１導電
層と、前記第１導電層のうち、前記第１パッド層と前記
第１耐湿リング層それぞれの上面から前記第１絶縁層上
に延在する第１上側導電性バリア層と、前記第１上側導
電性バリア層を覆って、前記第１絶縁層上に形成された
第２絶縁層と、前記第２絶縁層に埋め込んで形成された
第２導電層であって、前記第１配線層に達する第２配線
層、および前記第１上側導電性バリア層に達する第２パ
ッド層と第２耐湿リング層とを含む第２導電層と、前記
第２導電層のうち、前記第２パッド層と前記第２耐湿リ
ング層それぞれの上面から前記第２絶縁層上に延在する
第２上側導電性バリア層とを有する半導体集積回路装置
が提供される。
ば、複数の半導体素子を形成した半導体基板と、前記半
導体基板上に形成された第１絶縁層と、前記第１絶縁層
に埋め込まれた第１導電層であって、第１配線層と、第
１パッド層と、該第１配線層、第１パッド層の外側を囲
むように配置された第１耐湿リング層とを含む第１導電
層と、前記第１導電層のうち、前記第１パッド層と前記
第１耐湿リング層それぞれの上面から前記第１絶縁層上
に延在する第１上側導電性バリア層と、前記第１上側導
電性バリア層を覆って、前記第１絶縁層上に形成された
第２絶縁層と、前記第２絶縁層に埋め込んで形成された
第２導電層であって、前記第１配線層に達する第２配線
層、および前記第１上側導電性バリア層に達する第２パ
ッド層と第２耐湿リング層とを含む第２導電層と、前記
第２導電層のうち、前記第２パッド層と前記第２耐湿リ
ング層それぞれの上面から前記第２絶縁層上に延在する
第２上側導電性バリア層とを有する半導体集積回路装置
が提供される。
【００３９】本発明の他の観点によれば、（ａ）複数の
半導体素子を形成した半導体基板上に、第１絶縁層と該
第１絶縁層に埋め込まれた第１導電層であって、第１配
線層と、第１パッド層と、該第１配線層、第１パッド層
の外側を囲む第１耐湿リング層とを含む第１導電層とを
形成する工程と、（ｂ）前記第１導電層のうち、前記第
１パッド層と前記第１耐湿リング層それぞれの上面から
前記第１絶縁層上に延在する第１上側導電性バリア層を
形成する工程と、（ｃ）前記第１上側導電性バリア層を
覆い、前記第１絶縁層上に第２絶縁層を形成する工程
と、（ｄ）前記第２絶縁層中に、前記第１配線層に達す
るビア孔をエッチングすると共に、前記第１上側導電性
バリア層に達するパッド用接続孔、耐湿リング溝をエッ
チングする工程と、（ｅ）前記第２絶縁層中に、前記ビ
ア孔、パッド用接続孔、耐湿リング溝に連続するパター
ン溝をエッチングする工程と、（ｆ）前記ビア孔、パッ
ド用接続孔、耐湿リング溝、パターン溝を埋め込んで、
第２配線層、第２パッド層、第２耐湿リング層を含む第
２導電層を前記第２絶縁層に埋め込んで形成する工程
と、（ｇ）前記第２導電層のうち、前記第２パッド層と
前記第２耐湿リング層それぞれの上面から前記第２絶縁
層上に延在する第２上側導電性バリア層を形成する工程
とを含む半導体装置の製造方法が提供される。
半導体素子を形成した半導体基板上に、第１絶縁層と該
第１絶縁層に埋め込まれた第１導電層であって、第１配
線層と、第１パッド層と、該第１配線層、第１パッド層
の外側を囲む第１耐湿リング層とを含む第１導電層とを
形成する工程と、（ｂ）前記第１導電層のうち、前記第
１パッド層と前記第１耐湿リング層それぞれの上面から
前記第１絶縁層上に延在する第１上側導電性バリア層を
形成する工程と、（ｃ）前記第１上側導電性バリア層を
覆い、前記第１絶縁層上に第２絶縁層を形成する工程
と、（ｄ）前記第２絶縁層中に、前記第１配線層に達す
るビア孔をエッチングすると共に、前記第１上側導電性
バリア層に達するパッド用接続孔、耐湿リング溝をエッ
チングする工程と、（ｅ）前記第２絶縁層中に、前記ビ
ア孔、パッド用接続孔、耐湿リング溝に連続するパター
ン溝をエッチングする工程と、（ｆ）前記ビア孔、パッ
ド用接続孔、耐湿リング溝、パターン溝を埋め込んで、
第２配線層、第２パッド層、第２耐湿リング層を含む第
２導電層を前記第２絶縁層に埋め込んで形成する工程
と、（ｇ）前記第２導電層のうち、前記第２パッド層と
前記第２耐湿リング層それぞれの上面から前記第２絶縁
層上に延在する第２上側導電性バリア層を形成する工程
とを含む半導体装置の製造方法が提供される。
【００４０】耐湿リング溝は、幅方向においては高いア
スペクト比を有するが、延在方向においてはアスペクト
比が格段に低くなる。これに対し、ビア孔においては、
面内の全方向において高いアスペクト比を有する。
スペクト比を有するが、延在方向においてはアスペクト
比が格段に低くなる。これに対し、ビア孔においては、
面内の全方向において高いアスペクト比を有する。
【００４１】このため、マイクロローディング効果によ
り、ビア孔のエッチレートは、同一寸法では、耐湿リン
グ溝のエッチレートよりも小さくなる。耐湿リング溝の
下に上側導電性バリア層を配置することにより、エッチ
ングのマージンを広くすることが可能となり、下層配線
へのダメージを少なくすることができる。
り、ビア孔のエッチレートは、同一寸法では、耐湿リン
グ溝のエッチレートよりも小さくなる。耐湿リング溝の
下に上側導電性バリア層を配置することにより、エッチ
ングのマージンを広くすることが可能となり、下層配線
へのダメージを少なくすることができる。
【００４２】パッドのパターンは、配線層のパターンと
比べ著しく大きい。このため、ＣＭＰにおいてもディッ
シング、エロ−ジョンを受け、中央部が凹む。パッドパ
ターン部は大きな応力を受ける。パッドパターン部が応
力により上側に押し上げられようとした時、パターン部
の上から絶縁層上に延在する上側導電性バリア層が、変
形を阻止する。このため、パッド部の剥がれが防止され
る。
比べ著しく大きい。このため、ＣＭＰにおいてもディッ
シング、エロ−ジョンを受け、中央部が凹む。パッドパ
ターン部は大きな応力を受ける。パッドパターン部が応
力により上側に押し上げられようとした時、パターン部
の上から絶縁層上に延在する上側導電性バリア層が、変
形を阻止する。このため、パッド部の剥がれが防止され
る。
【００４３】
【発明の実施の形態】本発明の実施例の説明の前に、ビ
ア孔と耐湿リング溝のエッチングを解析する。図６
（Ａ）は、ビア孔の径と耐湿リング溝の幅を同一の値と
した場合のエッチングレートを示すグラフである。横軸
がビア孔の径及び耐湿リング溝の幅を単位μｍで示し、
縦軸がエッチングレートを単位Å／ｍｉｎで示す。
ア孔と耐湿リング溝のエッチングを解析する。図６
（Ａ）は、ビア孔の径と耐湿リング溝の幅を同一の値と
した場合のエッチングレートを示すグラフである。横軸
がビア孔の径及び耐湿リング溝の幅を単位μｍで示し、
縦軸がエッチングレートを単位Å／ｍｉｎで示す。
【００４４】曲線ｔｖは、ビア孔のエッチングレートを
示し、曲線ｔｒは耐湿リング溝のエッチングレートを示
す。ビア孔のエッチングレーｔｖは、常に耐湿リング溝
のエッチングレートｔｒよりも低い値を示す。さらに、
このエッチングレートの差のエッチングレートに対する
比の絶対値は、ビア孔径及び耐湿リング溝幅が小さくな
るほど大きくなる。このため、耐湿リング溝のエッチン
グが終了しても、ビア孔のエッチングは終了せず、オー
バーエッチングが必要となる。
示し、曲線ｔｒは耐湿リング溝のエッチングレートを示
す。ビア孔のエッチングレーｔｖは、常に耐湿リング溝
のエッチングレートｔｒよりも低い値を示す。さらに、
このエッチングレートの差のエッチングレートに対する
比の絶対値は、ビア孔径及び耐湿リング溝幅が小さくな
るほど大きくなる。このため、耐湿リング溝のエッチン
グが終了しても、ビア孔のエッチングは終了せず、オー
バーエッチングが必要となる。
【００４５】以下図面を参照して本発明の実施例を説明
する。
する。
【００４６】以下、制限的意味無く、中央演算装置（Ｃ
ＰＵ）を例にとって説明する。
ＰＵ）を例にとって説明する。
【００４７】図１（Ａ）は、ＣＰＵを作成するウエハの
上面図を示す。ウエハ１０の表面上には、多数のチップ
領域１１が画定されている。各チップ領域を囲む線１２
は、スクライブラインである。
上面図を示す。ウエハ１０の表面上には、多数のチップ
領域１１が画定されている。各チップ領域を囲む線１２
は、スクライブラインである。
【００４８】図１（Ｂ）は、単一のチップ１１内の平面
構成を示す。チップ１１中央部には、デコーダ、演算回
路、ＳＲＡＭ、入出力回路（Ｉ／Ｏ）等が配置された回
路領域Ｃ、回路領域からの配線を外部に取り出すための
パッド部Ｐが画定され、回路領域Ｃ、パッド部Ｐを取り
囲むように耐湿リング１７が画定されている。
構成を示す。チップ１１中央部には、デコーダ、演算回
路、ＳＲＡＭ、入出力回路（Ｉ／Ｏ）等が配置された回
路領域Ｃ、回路領域からの配線を外部に取り出すための
パッド部Ｐが画定され、回路領域Ｃ、パッド部Ｐを取り
囲むように耐湿リング１７が画定されている。
【００４９】図１（Ｃ）は、ある配線層が形成された状
態の１チップの上面構成を概略的に拡大して示す。絶縁
層１４中に、パッドパターン１３、配線パターン１６、
耐湿リング１７が埋め込まれて形成されている。
態の１チップの上面構成を概略的に拡大して示す。絶縁
層１４中に、パッドパターン１３、配線パターン１６、
耐湿リング１７が埋め込まれて形成されている。
【００５０】図１（Ｄ）は、図１（Ｃ）の平面の上に形
成される上側導電性バリア層の配置を概略的に示す。上
側導電性バリア層１８は、パッドおよび耐湿リングの上
面から絶縁層１４上に延在するように、好ましくはパッ
ドおよび耐湿リングの上面を内包するパターンに、形成
されている。但し、配線１６の上には上側導電性バリア
層１８は形成されない。上側導電性バリア層１８は、パ
ッドの変形を抑圧する機能と、耐湿リング溝のエッチン
グにおいてエッチングマージンを増加させる機能とを有
する。
成される上側導電性バリア層の配置を概略的に示す。上
側導電性バリア層１８は、パッドおよび耐湿リングの上
面から絶縁層１４上に延在するように、好ましくはパッ
ドおよび耐湿リングの上面を内包するパターンに、形成
されている。但し、配線１６の上には上側導電性バリア
層１８は形成されない。上側導電性バリア層１８は、パ
ッドの変形を抑圧する機能と、耐湿リング溝のエッチン
グにおいてエッチングマージンを増加させる機能とを有
する。
【００５１】パッドや耐湿リングは、チップ周辺部に配
置され、その周囲には他の構造は通常存在しない。この
ため、パッド及び耐湿リングを覆う上側導電性バリア層
１８に要求される位置精度は低い。配線層のパターニン
グには、エキシマレーザ光を用いたリソグラフィ技術が
必要な場合にも、パッドおよび耐湿リングを覆う上側導
電性バリア層１８のパターニングにはｉ線リソグラフィ
等で十分である。このため、マスク工程が１枚増加する
が必要な手間とコストは抑えることができる。
置され、その周囲には他の構造は通常存在しない。この
ため、パッド及び耐湿リングを覆う上側導電性バリア層
１８に要求される位置精度は低い。配線層のパターニン
グには、エキシマレーザ光を用いたリソグラフィ技術が
必要な場合にも、パッドおよび耐湿リングを覆う上側導
電性バリア層１８のパターニングにはｉ線リソグラフィ
等で十分である。このため、マスク工程が１枚増加する
が必要な手間とコストは抑えることができる。
【００５２】図２（Ａ）、（Ｂ）、（Ｃ）は、パッド層
の構成を説明するための平面図である。
の構成を説明するための平面図である。
【００５３】図２（Ａ）に示すように、絶縁層１４にパ
ッド層を埋め込むためのパッドパターン溝ＰＴおよびパ
ッドパターン溝底面から下方に延び下層のパッドパター
ンに達する接続用孔ＰＶが形成される。
ッド層を埋め込むためのパッドパターン溝ＰＴおよびパ
ッドパターン溝底面から下方に延び下層のパッドパター
ンに達する接続用孔ＰＶが形成される。
【００５４】図２（Ｂ）に示すように、配線層を堆積
し、ＣＭＰにより絶縁層１４上の不要な配線層を除去す
ることにより、図２（Ａ）に示す溝部及び孔部に埋め込
まれたパッド層１３を得る。
し、ＣＭＰにより絶縁層１４上の不要な配線層を除去す
ることにより、図２（Ａ）に示す溝部及び孔部に埋め込
まれたパッド層１３を得る。
【００５５】図２（Ｃ）に示すように、さらにパッド層
１３上面から、周囲の絶縁層１４上に延在する上側導電
性バリア層１８を形成する。好ましくは、図示のように
上側導電性バリア層１８は、パッド層１３の全面を覆
い、さらにその周辺に延在する部分を有する。但し、こ
のようにパッド層１３全面を覆うことは必ずしも必要で
はなく、パッド層１３上面から周囲の絶縁層１４上に延
在する部分を有すればパッド層１３の変形を抑制するの
に有効である。
１３上面から、周囲の絶縁層１４上に延在する上側導電
性バリア層１８を形成する。好ましくは、図示のように
上側導電性バリア層１８は、パッド層１３の全面を覆
い、さらにその周辺に延在する部分を有する。但し、こ
のようにパッド層１３全面を覆うことは必ずしも必要で
はなく、パッド層１３上面から周囲の絶縁層１４上に延
在する部分を有すればパッド層１３の変形を抑制するの
に有効である。
【００５６】図２（Ｅ）、（Ｆ）、（Ｇ）は、耐湿リン
グ部の構成を説明するための上面図である。
グ部の構成を説明するための上面図である。
【００５７】図２（Ｅ）に示すように、先ず耐湿リング
用の溝ＲＴが絶縁層１４中に形成される。
用の溝ＲＴが絶縁層１４中に形成される。
【００５８】図２（Ｆ）に示すように、配線層を堆積
し、絶縁層１４上の不要部分をＣＭＰなどにより除去す
ることにより、リング用溝ＲＴに埋め込まれた耐湿リン
グ１７を得る。
し、絶縁層１４上の不要部分をＣＭＰなどにより除去す
ることにより、リング用溝ＲＴに埋め込まれた耐湿リン
グ１７を得る。
【００５９】図２（Ｇ）に示すように、さらに耐湿リン
グ１７上面から、周辺の絶縁層１４上に延在する上側導
電性バリア層１８を形成する。この上側導電性バリア層
１８は、上層の耐湿リング用溝エッチング時にエッチン
グストッパ層として機能するものであり、耐湿リング１
７の上面全面を覆うことが好ましい。
グ１７上面から、周辺の絶縁層１４上に延在する上側導
電性バリア層１８を形成する。この上側導電性バリア層
１８は、上層の耐湿リング用溝エッチング時にエッチン
グストッパ層として機能するものであり、耐湿リング１
７の上面全面を覆うことが好ましい。
【００６０】パッド層の上に、パッド層上面から周囲の
絶縁層上に延在する上側導電性バリア層を設けることに
より、パッド層の変形を抑制し、パッド層の剥がれを防
止することができる。上下パッド層間は上側導電性バリ
ア層を介して電気的に接続される。
絶縁層上に延在する上側導電性バリア層を設けることに
より、パッド層の変形を抑制し、パッド層の剥がれを防
止することができる。上下パッド層間は上側導電性バリ
ア層を介して電気的に接続される。
【００６１】配線層として銅、タングステンなどの酸化
され易い導電体を用い、レジストパターンの除去をアッ
シングで行う時は、絶縁層をエッチングストッパ層と層
間絶縁層の積層で形成することが好ましい。エッチング
ストッパ層としては、シリコン窒化物、シリコンカーバ
イド（ＳｉＣ，ＳｉＣＨ）、シリコンオキシナイトライ
ド、などのシリコン系絶縁層を用いるのが好ましい。
され易い導電体を用い、レジストパターンの除去をアッ
シングで行う時は、絶縁層をエッチングストッパ層と層
間絶縁層の積層で形成することが好ましい。エッチング
ストッパ層としては、シリコン窒化物、シリコンカーバ
イド（ＳｉＣ，ＳｉＣＨ）、シリコンオキシナイトライ
ド、などのシリコン系絶縁層を用いるのが好ましい。
【００６２】図３（Ａ）〜（Ｆ）は、上側導電性バリア
層を用いた多層配線構造の作成工程を概略的に示す断面
図である。図３（Ａ）において、左側に回路部Ｃの構成
例を示し、中央部にパッド部Ｐの構成例を示し、右側に
耐湿リングＲの構成例を示す。
層を用いた多層配線構造の作成工程を概略的に示す断面
図である。図３（Ａ）において、左側に回路部Ｃの構成
例を示し、中央部にパッド部Ｐの構成例を示し、右側に
耐湿リングＲの構成例を示す。
【００６３】第１層間絶縁層ｄ１に、第１配線構造ｗ１
が埋め込んで形成されている。回路部Ｃにおける第１配
線構造ｗ１は回路の配線であり、パッド部Ｐにおける第
１配線構造Ｗ１はパッド層である。耐湿リングＲにおけ
る第１配線構造ｗ１は耐湿リングの一部である。各配線
構造は、たとえば、ＴａＮ等の下側導電性バリア層とＣ
ｕ等の主配線層で形成する。
が埋め込んで形成されている。回路部Ｃにおける第１配
線構造ｗ１は回路の配線であり、パッド部Ｐにおける第
１配線構造Ｗ１はパッド層である。耐湿リングＲにおけ
る第１配線構造ｗ１は耐湿リングの一部である。各配線
構造は、たとえば、ＴａＮ等の下側導電性バリア層とＣ
ｕ等の主配線層で形成する。
【００６４】第１配線構造ｗ１のパッドパターン及び耐
湿リングパターンを覆って、第１層間絶縁層ｄ１の上に
第１上側導電性バリア層ｂ１が形成されている。第１上
側導電性バリアｂ１を覆って、第１層間絶縁層ｄ１の上
に第２エッチングストッパ層ｓ２が形成されている。第
２エッチングストッパ層ｓ２上に第２層間絶縁層ｄ２が
形成されている。
湿リングパターンを覆って、第１層間絶縁層ｄ１の上に
第１上側導電性バリア層ｂ１が形成されている。第１上
側導電性バリアｂ１を覆って、第１層間絶縁層ｄ１の上
に第２エッチングストッパ層ｓ２が形成されている。第
２エッチングストッパ層ｓ２上に第２層間絶縁層ｄ２が
形成されている。
【００６５】第２層間絶縁層ｄ２の上に、レジストパタ
ーンＰＲ２Ａを形成し、第２層間絶縁層ｄ２のエッチン
グを行なう。ここで、耐湿リングはループ状の連続した
形状である。パッド部Ｐ及び回路部Ｃにおけるビア孔Ｖ
Ｈ２は円柱状の構造である。ビア孔ＶＨの径とリング溝
ＲＴ２の幅を同一寸法としても、アスペクト比の差から
リング溝ＲＴ２のエッチングレートはビア孔ＶＨ２のエッ
チングレートよりも速くなる。
ーンＰＲ２Ａを形成し、第２層間絶縁層ｄ２のエッチン
グを行なう。ここで、耐湿リングはループ状の連続した
形状である。パッド部Ｐ及び回路部Ｃにおけるビア孔Ｖ
Ｈ２は円柱状の構造である。ビア孔ＶＨの径とリング溝
ＲＴ２の幅を同一寸法としても、アスペクト比の差から
リング溝ＲＴ２のエッチングレートはビア孔ＶＨ２のエッ
チングレートよりも速くなる。
【００６６】図３（Ｂ）は、ビア孔ＶＨ２およびリング
溝ＲＴのエッチングが終了した状態を示す。ビア孔ＶＨ
２は同一寸法のためほぼ同時にエッチングが終了してい
る。これに対し、リング溝ＲＴにおいてはエッチングが
速く進行するため、第２エッチングストッパ層ｓ２はオ
ーバーエッチングによりかなりの膜減りを生じている。
溝ＲＴのエッチングが終了した状態を示す。ビア孔ＶＨ
２は同一寸法のためほぼ同時にエッチングが終了してい
る。これに対し、リング溝ＲＴにおいてはエッチングが
速く進行するため、第２エッチングストッパ層ｓ２はオ
ーバーエッチングによりかなりの膜減りを生じている。
【００６７】第２エッチングストッパ層ｓ２の下に、第
１上側導電性バリア層ｂ１が設けられているため、第１
エッチングストッパ層ｓ２がかなりエッチングされて
も、第１配線層Ｗ１の表面は第１上側導電性バリア層ｂ
１により十分保護されている。
１上側導電性バリア層ｂ１が設けられているため、第１
エッチングストッパ層ｓ２がかなりエッチングされて
も、第１配線層Ｗ１の表面は第１上側導電性バリア層ｂ
１により十分保護されている。
【００６８】図３（Ｃ）に示すように、ビア孔およびリ
ング溝形成のためのレジストパターンＰＲ２Ａを除去し
た後、新たなレジストパターンＰＲ２Ｂを形成し、配線
溝ＷＴ２、パットパターン溝ＰＴ２、リング溝ＲＴ２の
エッチングを行なう。なお、先に形成したビア孔および
リング溝ＲＴの底部を保護するためには、有機物の詰物
を詰めた後にエッチングを行なうことが好ましい。
ング溝形成のためのレジストパターンＰＲ２Ａを除去し
た後、新たなレジストパターンＰＲ２Ｂを形成し、配線
溝ＷＴ２、パットパターン溝ＰＴ２、リング溝ＲＴ２の
エッチングを行なう。なお、先に形成したビア孔および
リング溝ＲＴの底部を保護するためには、有機物の詰物
を詰めた後にエッチングを行なうことが好ましい。
【００６９】なお、溝部を先にエッチングし、その後ビ
ア孔をエッチングすることもできる。いずれの場合に
も、耐湿リング部においてリング溝のエッチングはビア
孔のエッチングよりも早く終了するが、エッチングスト
ッパ層ｓ２の下の第１導電性バリア層ｂ２が下層第１配
線層ｗ１に対する保護層として働き、ダメージおよび酸
化を防止する。その後レジストパターンＰＲ２Ｂをアッ
シングで除去する。レジストパターンを除去した後、開
口部底に露出したエッチングストッパ層ｓ２を除去す
る。
ア孔をエッチングすることもできる。いずれの場合に
も、耐湿リング部においてリング溝のエッチングはビア
孔のエッチングよりも早く終了するが、エッチングスト
ッパ層ｓ２の下の第１導電性バリア層ｂ２が下層第１配
線層ｗ１に対する保護層として働き、ダメージおよび酸
化を防止する。その後レジストパターンＰＲ２Ｂをアッ
シングで除去する。レジストパターンを除去した後、開
口部底に露出したエッチングストッパ層ｓ２を除去す
る。
【００７０】図４（Ｄ）に示すように、配線溝、ビア孔
などを形成した第２層間絶縁層ｄ２の上に、第２配線用
金属層Ｍ２を堆積する。第２金属層Ｍ２は、典型的には
ＴａＮ等のバリア層をスパッタリングで形成し、その上
にＣｕ等のシード層をスパッタリングで形成し、さらに
Ｃｕ等の厚い主配線層をメッキで形成する。
などを形成した第２層間絶縁層ｄ２の上に、第２配線用
金属層Ｍ２を堆積する。第２金属層Ｍ２は、典型的には
ＴａＮ等のバリア層をスパッタリングで形成し、その上
にＣｕ等のシード層をスパッタリングで形成し、さらに
Ｃｕ等の厚い主配線層をメッキで形成する。
【００７１】第２配線層Ｍ２を堆積した後、ＣＭＰによ
り第２層間絶縁層ｄ２上面上に堆積した不要な金属層を
除去する。
り第２層間絶縁層ｄ２上面上に堆積した不要な金属層を
除去する。
【００７２】図４（Ｅ）に示すように、ＣＭＰにより分
離した第２配線層ｗ２を覆って、第２層間絶縁層ｄ２の
上に第２上側導電性バリア層ｂ２を堆積する。第２上側
導電性バリア層ｄ２の上に、レジストパターンＰＲ２Ｃ
を形成する。レジストパターンＰＲ２Ｃは、パッド部Ｃ
のパッドパターン及び耐湿リング部Ｒの耐湿リングパタ
ーンを覆う形状にパターニングされている。レジストパ
ターンＰＲ２Ｃをマスクとし、第２上側導電性バリア層
ｂ２をエッチングする。その後レジストパターンＰＲ２
Ｃは除去する。
離した第２配線層ｗ２を覆って、第２層間絶縁層ｄ２の
上に第２上側導電性バリア層ｂ２を堆積する。第２上側
導電性バリア層ｄ２の上に、レジストパターンＰＲ２Ｃ
を形成する。レジストパターンＰＲ２Ｃは、パッド部Ｃ
のパッドパターン及び耐湿リング部Ｒの耐湿リングパタ
ーンを覆う形状にパターニングされている。レジストパ
ターンＰＲ２Ｃをマスクとし、第２上側導電性バリア層
ｂ２をエッチングする。その後レジストパターンＰＲ２
Ｃは除去する。
【００７３】図４（Ｆ）に示すように、パターン化され
た第２上側導電性バリア層ｂ２を覆うように、第２層間
絶縁層ｄ２の上に第３エッチングストッパ層ｓ３を堆積
する。
た第２上側導電性バリア層ｂ２を覆うように、第２層間
絶縁層ｄ２の上に第３エッチングストッパ層ｓ３を堆積
する。
【００７４】続いて、第３層間絶縁層を堆積し、ビア孔
及びリング溝を形成する工程に進む。すなわち、図３
（Ａ）〜図４（Ｆ）の工程を繰り返すことにより、多層
配線構造を形成することができる。
及びリング溝を形成する工程に進む。すなわち、図３
（Ａ）〜図４（Ｆ）の工程を繰り返すことにより、多層
配線構造を形成することができる。
【００７５】耐湿リング溝のエッチングにおいて、エッ
チングストッパ層の下に上側導電性バリア層が配置され
ているため、エッチングストッパ層がオーバーエッチン
グされても、下側の配線層は安全に保護される。また、
パッド部のパットパターンは、上側導電性バリア層ｂ２
により、その変形を抑えられるため、パット部の剥がれ
が防止される。
チングストッパ層の下に上側導電性バリア層が配置され
ているため、エッチングストッパ層がオーバーエッチン
グされても、下側の配線層は安全に保護される。また、
パッド部のパットパターンは、上側導電性バリア層ｂ２
により、その変形を抑えられるため、パット部の剥がれ
が防止される。
【００７６】なお、図３（Ａ）のビア孔およびリング溝
のエッチング工程において、パッドの上面にも上側導電
性バリア層ｂ１が配置されている。従って、パッド部に
おいてもオーバーエッチングを吸収することができる。
のエッチング工程において、パッドの上面にも上側導電
性バリア層ｂ１が配置されている。従って、パッド部に
おいてもオーバーエッチングを吸収することができる。
【００７７】図２（Ｄ）は、パッド部の他の構成例を示
す。この構成においては、パッドパターンの下に形成さ
れる接続用孔Ｖは、ビア孔同様の円柱状パターンではな
く、細長く延びた形状である。すなわち、パッド部の接
続用孔を耐湿リングのリング溝と類似の形状である。下
層パッドパターンとエッチングストッパ層との間には、
上側導電性バリア層が形成されているため、パッド部の
エッチングストッパ層においてオーバーエッチングが生
じても、耐湿リング部と同様上側導電性バリア層が下層
パッドパターンを保護する。
す。この構成においては、パッドパターンの下に形成さ
れる接続用孔Ｖは、ビア孔同様の円柱状パターンではな
く、細長く延びた形状である。すなわち、パッド部の接
続用孔を耐湿リングのリング溝と類似の形状である。下
層パッドパターンとエッチングストッパ層との間には、
上側導電性バリア層が形成されているため、パッド部の
エッチングストッパ層においてオーバーエッチングが生
じても、耐湿リング部と同様上側導電性バリア層が下層
パッドパターンを保護する。
【００７８】以上説明した構成において、層間絶縁層ｄ
は種々の材料で形成することができる。例えば、酸化シ
リコン層、燐を含む酸化シリコン（ＰＳＧ）層、ボロン
及び燐を含む酸化シリコン（ＢＰＳＧ）層、有機絶縁層
等を用いることができる。誘電率の低い層間絶縁層を形
成するためには、フッ素を含む酸化シリコン（弗化シリ
ケートガラス、ＦＳＧ）層、水素シルセキオキサン（Ｈ
ＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発泡性
（多孔質）酸化シリコン等を用いることができる。
は種々の材料で形成することができる。例えば、酸化シ
リコン層、燐を含む酸化シリコン（ＰＳＧ）層、ボロン
及び燐を含む酸化シリコン（ＢＰＳＧ）層、有機絶縁層
等を用いることができる。誘電率の低い層間絶縁層を形
成するためには、フッ素を含む酸化シリコン（弗化シリ
ケートガラス、ＦＳＧ）層、水素シルセキオキサン（Ｈ
ＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発泡性
（多孔質）酸化シリコン等を用いることができる。
【００７９】配線層としては、金、銀、白金、銅、アル
ミニウム、タングステン、タングステン合金、チタニウ
ム、チタニウム化合物、タンタル、タンタル化合物など
用いることができる。下側バリア層と主配線層との積層
を用いる場合、バリア層としてはチタニウム、チタニウ
ム化合物、タンタル、タンタル化合物等を用いることが
できる。上側バリア層は、特に制限されないが下側バリ
ア層と同一材料で形成するのがプロセス管理上望まし
い。
ミニウム、タングステン、タングステン合金、チタニウ
ム、チタニウム化合物、タンタル、タンタル化合物など
用いることができる。下側バリア層と主配線層との積層
を用いる場合、バリア層としてはチタニウム、チタニウ
ム化合物、タンタル、タンタル化合物等を用いることが
できる。上側バリア層は、特に制限されないが下側バリ
ア層と同一材料で形成するのがプロセス管理上望まし
い。
【００８０】以下、図５（Ａ）〜（Ｆ）を参照し、より
具体的実施例を説明する。
具体的実施例を説明する。
【００８１】図５（Ａ）において、Ｃｕ層を主配線層と
する第１配線層ｗ１が形成され、その上に第１上側バリ
ア層ｂ１がＴａＮで形成されている。第１バリア層ｂ１
は、第１配線層ｗ１の全面を覆い、周囲の絶縁層上に延
在する形状を有する。
する第１配線層ｗ１が形成され、その上に第１上側バリ
ア層ｂ１がＴａＮで形成されている。第１バリア層ｂ１
は、第１配線層ｗ１の全面を覆い、周囲の絶縁層上に延
在する形状を有する。
【００８２】第１バリア層ｂ１の上には、同一形状のハ
ードマスク層ｈ１が形成されている。ハードマスク層ｈ
１は、例えばプラズマＣＶＤで形成したプラズマ酸化シ
リコン膜である。
ードマスク層ｈ１が形成されている。ハードマスク層ｈ
１は、例えばプラズマＣＶＤで形成したプラズマ酸化シ
リコン膜である。
【００８３】ハードマスク層ｈ１、第１バリア層ｂ１を
覆って、第２エッチングストッパ層ｓ２が例えば厚さ５
０ｎｍのＳｉＮ層で形成されている。第２エッチングス
トッパ層ｓ２の上には、厚さ約１２００ｎｍのプラズマ
酸化シリコン層、反射防止膜を兼ねた厚さ約５０ｎｍの
ＳｉＮ層の積層で形成された第２層間絶縁層ｄ２が形成
されている。層間絶縁層ｄ２の表面から、パッドパター
ン溝が形成され、パッドパターン溝底面から下側に延び
る接続孔が形成されている。接続孔は、第１バリア層ｂ
１の表面に達している。
覆って、第２エッチングストッパ層ｓ２が例えば厚さ５
０ｎｍのＳｉＮ層で形成されている。第２エッチングス
トッパ層ｓ２の上には、厚さ約１２００ｎｍのプラズマ
酸化シリコン層、反射防止膜を兼ねた厚さ約５０ｎｍの
ＳｉＮ層の積層で形成された第２層間絶縁層ｄ２が形成
されている。層間絶縁層ｄ２の表面から、パッドパター
ン溝が形成され、パッドパターン溝底面から下側に延び
る接続孔が形成されている。接続孔は、第１バリア層ｂ
１の表面に達している。
【００８４】この溝及び孔を埋め込んで第２配線層ｗ２
が形成されている。第２配線層ｗ２は、例えば厚さ約２
５ｎｍのＴａＮ下側バリアメタル層、厚さ約１００ｎｍ
のＣｕシード層をスパッタリングで形成し、さらに厚さ
約３００ｎｍのＣｕ層をメッキで形成し、ＣＭＰにより
平坦化したものである。
が形成されている。第２配線層ｗ２は、例えば厚さ約２
５ｎｍのＴａＮ下側バリアメタル層、厚さ約１００ｎｍ
のＣｕシード層をスパッタリングで形成し、さらに厚さ
約３００ｎｍのＣｕ層をメッキで形成し、ＣＭＰにより
平坦化したものである。
【００８５】図５（Ｂ）に示すように、第２配線層ｗ２
を埋め込んだ第２層間絶縁層ｄ２表面上に、厚さ約５０
ｎｍのＴａＮ層で第２バリアメタル層ｂ２および厚さ約
５０ｎｍのプラズマ酸化シリコン層でハードマスク層ｈ
２を形成する。ハードマスク層ｈ２の上に、パッドパタ
ーンｗ２を内包するレジストパターンＰＲ２を形成す
る。
を埋め込んだ第２層間絶縁層ｄ２表面上に、厚さ約５０
ｎｍのＴａＮ層で第２バリアメタル層ｂ２および厚さ約
５０ｎｍのプラズマ酸化シリコン層でハードマスク層ｈ
２を形成する。ハードマスク層ｈ２の上に、パッドパタ
ーンｗ２を内包するレジストパターンＰＲ２を形成す
る。
【００８６】図５（Ｃ）に示すように、レジストパター
ンＰＲ２をエッチングマスクとし、ハードマスク層ｈ２
のエッチングを行なう。その後レジストパターンはアッ
シングで除去する。このアッシングにおいて、第２配線
層ｗ２の表面は第２バリアメタル層ｂ２で覆われている
ため、酸化を防止される。
ンＰＲ２をエッチングマスクとし、ハードマスク層ｈ２
のエッチングを行なう。その後レジストパターンはアッ
シングで除去する。このアッシングにおいて、第２配線
層ｗ２の表面は第２バリアメタル層ｂ２で覆われている
ため、酸化を防止される。
【００８７】図５（Ｄ）に示すように、アッシングでレ
ジストパターンＰＲ２が除去され、第２バリアメタル層
ｂ２の上にハードマスクｈ２が残る。
ジストパターンＰＲ２が除去され、第２バリアメタル層
ｂ２の上にハードマスクｈ２が残る。
【００８８】図５（Ｅ）に示すように、ハードマスク層
ｈ２をマスクとし、第２バリアメタル層ｂ２のエッチン
グを行なう。このようにして、パッドパターンを覆う第
２バリアメタル層ｂ２、ハードマスク層ｈ２の積層パタ
ーンが形成される。なお、パッドパターンが例えば１０
μｍ×１０μｍの場合、第２バリアメタル層ｂ２、ハー
ドマスク層ｈ２のパターンを１１μｍ×１１μｍとし、
パッドパターン全面を覆い、さらに周辺の層間絶縁層上
に延在するようにパターニングすることが好ましい。
ｈ２をマスクとし、第２バリアメタル層ｂ２のエッチン
グを行なう。このようにして、パッドパターンを覆う第
２バリアメタル層ｂ２、ハードマスク層ｈ２の積層パタ
ーンが形成される。なお、パッドパターンが例えば１０
μｍ×１０μｍの場合、第２バリアメタル層ｂ２、ハー
ドマスク層ｈ２のパターンを１１μｍ×１１μｍとし、
パッドパターン全面を覆い、さらに周辺の層間絶縁層上
に延在するようにパターニングすることが好ましい。
【００８９】図５（Ｆ）に示すように、上述の工程を繰
り返すことにより、第３エッチストッパ層ｓ３、第３層
間絶縁層ｄ３、第３配線ｗ３を形成することができる。
り返すことにより、第３エッチストッパ層ｓ３、第３層
間絶縁層ｄ３、第３配線ｗ３を形成することができる。
【００９０】なお、パッドパターンの上にバリアメタル
層を形成することにより、配線層形成後のアニールを行
なってもパット部において剥がれが生じることは防止で
きた。
層を形成することにより、配線層形成後のアニールを行
なってもパット部において剥がれが生じることは防止で
きた。
【００９１】図６（Ａ）は、前述のように、ビア孔径及
び耐湿リング溝幅に対するエッチングレートを示す。ビ
ア孔のエッチングレートは、リング溝のエッチングレー
トよりも小さい。
び耐湿リング溝幅に対するエッチングレートを示す。ビ
ア孔のエッチングレートは、リング溝のエッチングレー
トよりも小さい。
【００９２】図６（Ｂ）、（Ｃ）は、図５の構成におけ
る耐湿リング部のエッチングの様子を示す斜視図であ
る。第１配線層ｗ１の耐湿リングの上には、第１バリア
メタル層ｂ１、第１ハードマスク層ｈ１が形成されてい
る。図中左側に示した第１配線層ｗ１のパターンは回路
領域の配線パターンである。配線パターンの上には第１
バリアメタル層ｂ１、第１ハードマスク層ｈ１は形成さ
れていない。リング溝ＲＴのエッチングレートに比べビ
ア孔ＶＨのエッチングレートは遅く、エッチング深さに
差ｘが生じる。
る耐湿リング部のエッチングの様子を示す斜視図であ
る。第１配線層ｗ１の耐湿リングの上には、第１バリア
メタル層ｂ１、第１ハードマスク層ｈ１が形成されてい
る。図中左側に示した第１配線層ｗ１のパターンは回路
領域の配線パターンである。配線パターンの上には第１
バリアメタル層ｂ１、第１ハードマスク層ｈ１は形成さ
れていない。リング溝ＲＴのエッチングレートに比べビ
ア孔ＶＨのエッチングレートは遅く、エッチング深さに
差ｘが生じる。
【００９３】図６（Ｃ）は、ビア孔ＶＨのエッチングが
終了した状態を示す。ビア孔ＶＨのエッチングが終了す
る前に、リング溝ＲＴのエッチングは終了している。従
って、オーバーエッチングによりエッチングストッパ層
ｓ２が徐々にエッチングされ、例えば厚さ約５０ｎｍの
内４０ｎｍがエッチングされてしまう。しかしながら、
エッチングストッパ層ｓ２の下には、ハードマスク層ｈ
１およびバリアメタル層ｂ１が配置され、下層配線層ｗ
１のリングパターン表面を覆っている。従って、リング
パターンｗ１の表面がダメージを受けたり、酸化される
ことが防止される。
終了した状態を示す。ビア孔ＶＨのエッチングが終了す
る前に、リング溝ＲＴのエッチングは終了している。従
って、オーバーエッチングによりエッチングストッパ層
ｓ２が徐々にエッチングされ、例えば厚さ約５０ｎｍの
内４０ｎｍがエッチングされてしまう。しかしながら、
エッチングストッパ層ｓ２の下には、ハードマスク層ｈ
１およびバリアメタル層ｂ１が配置され、下層配線層ｗ
１のリングパターン表面を覆っている。従って、リング
パターンｗ１の表面がダメージを受けたり、酸化される
ことが防止される。
【００９４】図７は、図５、６に示すような半導体集積
回路装置の回路領域および耐湿リング領域の部分的断面
図を示す。シリコン基板４０の表面には、素子分離用の
トレンチが形成され、トレンチを埋め込む酸化シリコン
等の絶縁領域によってシャロートレンチアイソレーショ
ン（ＳＴＩ）４１ｃが形成され、活性領域が画定されて
いる。耐湿リング部分においては、ＳＴＩと同時に回路
領域をループ状に取り囲むリング状絶縁領域４１ｒが形
成されている。
回路装置の回路領域および耐湿リング領域の部分的断面
図を示す。シリコン基板４０の表面には、素子分離用の
トレンチが形成され、トレンチを埋め込む酸化シリコン
等の絶縁領域によってシャロートレンチアイソレーショ
ン（ＳＴＩ）４１ｃが形成され、活性領域が画定されて
いる。耐湿リング部分においては、ＳＴＩと同時に回路
領域をループ状に取り囲むリング状絶縁領域４１ｒが形
成されている。
【００９５】回路領域においては、各活性領域内にｐウ
エルＷｐ及びｎウエルＷｎが形成され、活性領域上に熱
酸化シリコン等のゲート絶縁層４３ｃが形成される。ゲ
ート絶縁層４３ｃ上に多結晶シリコン、ポリサイド等の
ゲート電極４４ｃが形成され、絶縁ゲート電極が形成さ
れる。絶縁ゲート電極の側壁には、サイドウオールスペ
ーサ４５ｃが酸化シリコン等により形成される。
エルＷｐ及びｎウエルＷｎが形成され、活性領域上に熱
酸化シリコン等のゲート絶縁層４３ｃが形成される。ゲ
ート絶縁層４３ｃ上に多結晶シリコン、ポリサイド等の
ゲート電極４４ｃが形成され、絶縁ゲート電極が形成さ
れる。絶縁ゲート電極の側壁には、サイドウオールスペ
ーサ４５ｃが酸化シリコン等により形成される。
【００９６】絶縁ゲート電極を形成した後、ｐウエルＷ
ｐ、ｎウエルＷｎにそれぞれ別個のイオン注入を行な
い、ｐウエルＷｐ内にｎ型ソース／ドレイン領域４２ｎ
を形成し、ｎウエルＷｎ内にｐ型ソース／ドレイン領域
４２ｐを形成する。
ｐ、ｎウエルＷｎにそれぞれ別個のイオン注入を行な
い、ｐウエルＷｐ内にｎ型ソース／ドレイン領域４２ｎ
を形成し、ｎウエルＷｎ内にｐ型ソース／ドレイン領域
４２ｐを形成する。
【００９７】耐湿リング部分においても、イオン注入以
外同様の工程が行なわれ、絶縁領域４１ｒの上にリング
状の導電体領域４４ｒ及びサイドウオールスペーサ４５
ｒが形成される。
外同様の工程が行なわれ、絶縁領域４１ｒの上にリング
状の導電体領域４４ｒ及びサイドウオールスペーサ４５
ｒが形成される。
【００９８】絶縁ゲート電極４４ｃ、導電体領域４４ｒ
を覆って、シリコン基板上に窒化シリコン等のエッチン
グストッパ層４６が形成される。
を覆って、シリコン基板上に窒化シリコン等のエッチン
グストッパ層４６が形成される。
【００９９】エッチングストッパ層４６の上に、第１の
層間絶縁層４７が弗素含有酸化シリコン（ＦＳＧ）等の
低誘電率絶縁体により形成される。回路領域において
は、第一の層間絶縁層４７の表面から、例えば径約０．
２５μｍのコンタクト用ビア孔が形成される。耐湿リン
グ用領域においては、ビア孔と同一値の幅を有するルー
プ状耐湿リング溝が導電体領域４４ｒ上に形成される。
層間絶縁層４７が弗素含有酸化シリコン（ＦＳＧ）等の
低誘電率絶縁体により形成される。回路領域において
は、第一の層間絶縁層４７の表面から、例えば径約０．
２５μｍのコンタクト用ビア孔が形成される。耐湿リン
グ用領域においては、ビア孔と同一値の幅を有するルー
プ状耐湿リング溝が導電体領域４４ｒ上に形成される。
【０１００】コンタクト用ビア孔、耐湿リング溝のエッ
チングは、一旦エッチングストッパ層４６表面で停止
し、レジストマスクを除去した後、コンタクト用ビア
孔、耐湿リング溝の底面に露出したエッチングストッパ
層４６を除去することにより行なわれる。
チングは、一旦エッチングストッパ層４６表面で停止
し、レジストマスクを除去した後、コンタクト用ビア
孔、耐湿リング溝の底面に露出したエッチングストッパ
層４６を除去することにより行なわれる。
【０１０１】コンタクト用ビア孔、耐湿リング溝形成
後、例えばＴｉＮ等のグルー・バリア層５０、例えばタ
ングステン等の導電体プラグおよび導電体フェンス用の
導電層５１が堆積され、第一の層間絶縁層４７表面上の
グルー・バリア層及び導電層はＣＭＰにより除去され
る。グルー・バリア層は、ＴｉＮ、ＴａＮ等の単一の層
で形成しても、グルー用Ｔｉ層、バリア用ＴｉＮ層等の
積層で形成しても良い。このようにして、半導体表面に
コンタクトする導電体プラグ、絶縁領域４１ｒ上の導電
性領域４４ｒにコンタクトする導電体フェンスが形成さ
れる。
後、例えばＴｉＮ等のグルー・バリア層５０、例えばタ
ングステン等の導電体プラグおよび導電体フェンス用の
導電層５１が堆積され、第一の層間絶縁層４７表面上の
グルー・バリア層及び導電層はＣＭＰにより除去され
る。グルー・バリア層は、ＴｉＮ、ＴａＮ等の単一の層
で形成しても、グルー用Ｔｉ層、バリア用ＴｉＮ層等の
積層で形成しても良い。このようにして、半導体表面に
コンタクトする導電体プラグ、絶縁領域４１ｒ上の導電
性領域４４ｒにコンタクトする導電体フェンスが形成さ
れる。
【０１０２】このようにして、回路部分においてはグル
ー・バリア層５０ｃと導電領域５１ｃで形成された導電
体プラグが形成され、耐湿リング領域においては、グル
ー・バリア層５０ｒと導電領域５１ｒで形成された導電
体フェンスが形成される。
ー・バリア層５０ｃと導電領域５１ｃで形成された導電
体プラグが形成され、耐湿リング領域においては、グル
ー・バリア層５０ｒと導電領域５１ｒで形成された導電
体フェンスが形成される。
【０１０３】なお、回路領域において、ｎチャネルＭＯ
Ｓトランジスタの一方のソース／ドレイン領域と、ｐチ
ャネルＭＯＳトランジスタの一方のソース／ドレイン領
域とは、第１層配線により相互に接続され、ＣＭＯＳイ
ンバータを構成している。
Ｓトランジスタの一方のソース／ドレイン領域と、ｐチ
ャネルＭＯＳトランジスタの一方のソース／ドレイン領
域とは、第１層配線により相互に接続され、ＣＭＯＳイ
ンバータを構成している。
【０１０４】その後、導電体プラグ、導電体フェンスを
覆って第一層間絶縁層４７表面上に、第２のエッチング
ストッパ層５２、第２の層間絶縁層５３が堆積される。
エッチングストッパ層は、例えばＳｉＮで形成され、層
間絶縁層は例えばＦＳＧで形成される。第２の層間絶縁
層５３表面上にレジストパターンが形成され、第１配線
層の配線パターン用および耐湿リング用の開口が画定さ
れる。両開口の幅はたとえば同一である。
覆って第一層間絶縁層４７表面上に、第２のエッチング
ストッパ層５２、第２の層間絶縁層５３が堆積される。
エッチングストッパ層は、例えばＳｉＮで形成され、層
間絶縁層は例えばＦＳＧで形成される。第２の層間絶縁
層５３表面上にレジストパターンが形成され、第１配線
層の配線パターン用および耐湿リング用の開口が画定さ
れる。両開口の幅はたとえば同一である。
【０１０５】このレジストパターンをエッチングマスク
とし、第２の層間絶縁層５３のエッチングが行なわれ
る。第２のエッチングストッパ層５２表面が露出した
後、一旦エッチングを停止し、レジストパターンをアッ
シングで除去する。その後露出した第２のエッチングス
トッパ層５２をエッチングにより除去し、下側バリア層
５４、配線層５５の堆積を行なう。その後、第２層間絶
縁層５３表面上の不要な下側バリア層及び配線層をＣＭ
Ｐで除去する。
とし、第２の層間絶縁層５３のエッチングが行なわれ
る。第２のエッチングストッパ層５２表面が露出した
後、一旦エッチングを停止し、レジストパターンをアッ
シングで除去する。その後露出した第２のエッチングス
トッパ層５２をエッチングにより除去し、下側バリア層
５４、配線層５５の堆積を行なう。その後、第２層間絶
縁層５３表面上の不要な下側バリア層及び配線層をＣＭ
Ｐで除去する。
【０１０６】このようにして、回路領域において、下側
バリア層５４ｃ、配線層５５ｃで構成された配線パター
ンが形成され、耐湿リング領域においてはバリア層５４
ｒ、配線層５５ｒで形成された導電体フェンスが形成さ
れる。このようにして、シングルダマシン構造の第１配
線層の構造が形成される。シングルダマシン構造ではビ
ア導電体、配線パターン共に側面と底面がバリア層で覆
われる。
バリア層５４ｃ、配線層５５ｃで構成された配線パター
ンが形成され、耐湿リング領域においてはバリア層５４
ｒ、配線層５５ｒで形成された導電体フェンスが形成さ
れる。このようにして、シングルダマシン構造の第１配
線層の構造が形成される。シングルダマシン構造ではビ
ア導電体、配線パターン共に側面と底面がバリア層で覆
われる。
【０１０７】耐湿リング部Ｒにおいては、耐湿リング上
面を覆うように、例えばＴａＮ層の第１上側バリアメタ
ル層ｂ１、プラズマ酸化シリコン膜等の第１ハードマス
ク層ｈ１が形成される。上述のように、これらの上側バ
リアメタル層、ハードマスク層は耐湿リングパターンの
上面を内包するように形成することが好ましい。
面を覆うように、例えばＴａＮ層の第１上側バリアメタ
ル層ｂ１、プラズマ酸化シリコン膜等の第１ハードマス
ク層ｈ１が形成される。上述のように、これらの上側バ
リアメタル層、ハードマスク層は耐湿リングパターンの
上面を内包するように形成することが好ましい。
【０１０８】第１ハードマスク層ｈ１、第１上側バリア
メタル層ｂ１を覆って、第２層間絶縁層５３上に、第３
のエッチングストッパ層５７、第３の層間絶縁層５８、
第４のエッチングストッパ層５９、第４の層間絶縁層６
０を堆積する。第４の層間絶縁層膜６０表面から第３の
層間絶縁層５８表面に達する配線パターン溝および耐湿
リング溝が形成され、さらに配線パターン溝底面から第
２の層間絶縁層５３内に形成された第１層配線パター
ン、耐湿リング部の第１バリアメタル層に達するビア孔
及び耐湿リング溝が形成される。ビア孔径および耐湿リ
ング溝幅は、たとえば０．３μｍである。
メタル層ｂ１を覆って、第２層間絶縁層５３上に、第３
のエッチングストッパ層５７、第３の層間絶縁層５８、
第４のエッチングストッパ層５９、第４の層間絶縁層６
０を堆積する。第４の層間絶縁層膜６０表面から第３の
層間絶縁層５８表面に達する配線パターン溝および耐湿
リング溝が形成され、さらに配線パターン溝底面から第
２の層間絶縁層５３内に形成された第１層配線パター
ン、耐湿リング部の第１バリアメタル層に達するビア孔
及び耐湿リング溝が形成される。ビア孔径および耐湿リ
ング溝幅は、たとえば０．３μｍである。
【０１０９】これらのビア孔、配線パターン溝、耐湿リ
ング溝を埋め込むように、下側バリア層６２及びＣｕ等
の導電層６３の堆積が行なわれる。第４の層間絶縁層６
０上に堆積した下側バリア層、導電層はＣＭＰ等によっ
て除去する。耐湿リングにおいては、耐湿リングの上面
を覆う第２上側バリアメタル層ｂ２、第２ハードマスク
層ｈ２が形成される。このようにして、デュアルダマシ
ン構造の第２層配線構造および第２層耐湿リング用フェ
ンスが形成される。デュアルダマシン構造では、１層の
配線構造は、最上面を除く表面が下側バリア層で覆われ
る。最上面は上側バリアメタル層で覆われる。
ング溝を埋め込むように、下側バリア層６２及びＣｕ等
の導電層６３の堆積が行なわれる。第４の層間絶縁層６
０上に堆積した下側バリア層、導電層はＣＭＰ等によっ
て除去する。耐湿リングにおいては、耐湿リングの上面
を覆う第２上側バリアメタル層ｂ２、第２ハードマスク
層ｈ２が形成される。このようにして、デュアルダマシ
ン構造の第２層配線構造および第２層耐湿リング用フェ
ンスが形成される。デュアルダマシン構造では、１層の
配線構造は、最上面を除く表面が下側バリア層で覆われ
る。最上面は上側バリアメタル層で覆われる。
【０１１０】第２層配線構造を形成した後、第４の層間
絶縁層表面上に第５のエッチングストッパ層６５が形成
される。第５のエッチングストッパ層６５の上に、第５
の層間絶縁層６６、第６のエッチングストッパ層６７、
第６の層間絶縁層６８が堆積され、上述と同様のプロセ
スにより、下側バリア層７０、配線層７１で構成された
デュアルダマシン導電構造が形成される。耐湿リングに
おいては、耐湿リングの表面が第３上側バリアメタル層
ｂ３、第３ハードマスク層ｈ３で覆われる。このように
して第３層配線構造、第３層耐湿リングが形成される。
第３配線層のビア孔径およびリング溝幅は、たとえば
０．４５μｍである。
絶縁層表面上に第５のエッチングストッパ層６５が形成
される。第５のエッチングストッパ層６５の上に、第５
の層間絶縁層６６、第６のエッチングストッパ層６７、
第６の層間絶縁層６８が堆積され、上述と同様のプロセ
スにより、下側バリア層７０、配線層７１で構成された
デュアルダマシン導電構造が形成される。耐湿リングに
おいては、耐湿リングの表面が第３上側バリアメタル層
ｂ３、第３ハードマスク層ｈ３で覆われる。このように
して第３層配線構造、第３層耐湿リングが形成される。
第３配線層のビア孔径およびリング溝幅は、たとえば
０．４５μｍである。
【０１１１】第３層配線構造、第３層耐湿リング上のハ
ードマスク層ｈ３を覆って、第６層間絶縁層の上に、第
７のエッチングストッパ層７３、第７の層間絶縁層７
４、第８のエッチングストッパ層７５、第８の層間絶縁
層７６が堆積され、配線パターン溝、ビア孔および耐湿
リング溝が形成され、下側バリア層７８、配線層７９で
構成されるデュアルダマシン構造の第４層配線構造、第
４層耐湿リング構造が形成される。耐湿リング部におい
ては、耐湿リングの表面が第４上側バリアメタル層ｂ
４、第４ハードマスク層ｈ４で覆われる。
ードマスク層ｈ３を覆って、第６層間絶縁層の上に、第
７のエッチングストッパ層７３、第７の層間絶縁層７
４、第８のエッチングストッパ層７５、第８の層間絶縁
層７６が堆積され、配線パターン溝、ビア孔および耐湿
リング溝が形成され、下側バリア層７８、配線層７９で
構成されるデュアルダマシン構造の第４層配線構造、第
４層耐湿リング構造が形成される。耐湿リング部におい
ては、耐湿リングの表面が第４上側バリアメタル層ｂ
４、第４ハードマスク層ｈ４で覆われる。
【０１１２】第４配線層のビア孔径および耐湿リング溝
幅は、例えば０．９μｍである。
幅は、例えば０．９μｍである。
【０１１３】第４配線層、第４層耐湿リングの第４ハー
ドマスク層を覆って、第８の層間絶縁層７６表面上にＳ
ｉＮ等の水分遮蔽能を有するパッシベーション膜８１が
形成される。耐湿リング領域においては、基板上にル‐
プ状の導電フェンスが積層され、その上にパッシベーシ
ョン膜が形成されることにより、回路領域を封止する水
分遮断構造が形成される。
ドマスク層を覆って、第８の層間絶縁層７６表面上にＳ
ｉＮ等の水分遮蔽能を有するパッシベーション膜８１が
形成される。耐湿リング領域においては、基板上にル‐
プ状の導電フェンスが積層され、その上にパッシベーシ
ョン膜が形成されることにより、回路領域を封止する水
分遮断構造が形成される。
【０１１４】図示の構成においては、第１配線構造をシ
ングルダマシン構造、第２〜第４配線構造をデュアルダ
マシン構造で形成した。シングルダマシン、デュアルダ
マシンは任意に選択することができる。配線溝エッチン
グ用のエッチングストッパ層を用いる場合を説明した
が、配線溝用のエッチングストッパ層は省略してもよ
い。その場合はコントロールエッチングで溝の深さを制
御する。配線溝用のエッチングストッパ層の有無は任意
に選択できる。
ングルダマシン構造、第２〜第４配線構造をデュアルダ
マシン構造で形成した。シングルダマシン、デュアルダ
マシンは任意に選択することができる。配線溝エッチン
グ用のエッチングストッパ層を用いる場合を説明した
が、配線溝用のエッチングストッパ層は省略してもよ
い。その場合はコントロールエッチングで溝の深さを制
御する。配線溝用のエッチングストッパ層の有無は任意
に選択できる。
【０１１５】図８（Ａ）〜（Ｇ）は、シングルダマシン
配線を形成するプロセスを概略的に示す断面図である。
配線部の構造で説明するので、上側バリアメタル層は形
成されない。図８（Ａ）に示すように、下側バリア層ｂ
１、配線層ｗ１で下層配線が形成されている。下層配線
表面を覆ってエッチングストッパ層ｓ２、層間絶縁層ｄ
２、反射防止膜ａｒ２が形成されている。エッチングス
トッパ層ｓ２、反射防止膜ａｒ２は、それぞれ厚さ約５
０ｎｍのＳｉＮ膜で形成される。層間絶縁層ｄ２は、例
えば厚さ約６００ｎｍのＦＳＧにより形成される。
配線を形成するプロセスを概略的に示す断面図である。
配線部の構造で説明するので、上側バリアメタル層は形
成されない。図８（Ａ）に示すように、下側バリア層ｂ
１、配線層ｗ１で下層配線が形成されている。下層配線
表面を覆ってエッチングストッパ層ｓ２、層間絶縁層ｄ
２、反射防止膜ａｒ２が形成されている。エッチングス
トッパ層ｓ２、反射防止膜ａｒ２は、それぞれ厚さ約５
０ｎｍのＳｉＮ膜で形成される。層間絶縁層ｄ２は、例
えば厚さ約６００ｎｍのＦＳＧにより形成される。
【０１１６】反射防止膜ａｒ２の上に、ビア孔及び耐湿
リング溝をエッチングするためのレジストパターンＰＲ
２を形成する。レジストパターンＰＲ２をエッチングマ
スクとし、反射防止膜ａｒ２、層間絶縁層ｄ２のエッチ
ングを行なう。その後、レジストパターンＰＲ２は除去
する。なお、ビア孔と耐湿リング溝とは同様の断面構成
であるため、図には1つの開口のみを示す。以下同様で
ある。
リング溝をエッチングするためのレジストパターンＰＲ
２を形成する。レジストパターンＰＲ２をエッチングマ
スクとし、反射防止膜ａｒ２、層間絶縁層ｄ２のエッチ
ングを行なう。その後、レジストパターンＰＲ２は除去
する。なお、ビア孔と耐湿リング溝とは同様の断面構成
であるため、図には1つの開口のみを示す。以下同様で
ある。
【０１１７】図８（Ｂ）に示すように、露出した反射防
止膜ａｒ２及びエッチングストッパ層ｓ２を除去し、下
層配線ｗ１の表面を露出するビア孔ＶＨ２及び耐湿リン
グ溝ＲＴ２を形成する。
止膜ａｒ２及びエッチングストッパ層ｓ２を除去し、下
層配線ｗ１の表面を露出するビア孔ＶＨ２及び耐湿リン
グ溝ＲＴ２を形成する。
【０１１８】図８（Ｃ）に示すように、ビア孔ＶＨ２及
び耐湿リング溝ＲＴ２を埋めるように、例えば厚さ約２
５ｎｍのＴａＮ層で形成されたバリア層ｂ２ｐ、厚さ約
１５００ｎｍのＣｕ層で形成された配線層ｗ2ｐを成膜
する。なお、バリア層ｂ2ｐをスパッタリングで形成し
た後、厚さ約２００ｎｍのＣｕシード層をスパッタリン
グで形成し、その上にメッキ等によりＣｕ層を約１３０
０ｎｍ成膜して配線層ｗ2ｐを形成する。
び耐湿リング溝ＲＴ２を埋めるように、例えば厚さ約２
５ｎｍのＴａＮ層で形成されたバリア層ｂ２ｐ、厚さ約
１５００ｎｍのＣｕ層で形成された配線層ｗ2ｐを成膜
する。なお、バリア層ｂ2ｐをスパッタリングで形成し
た後、厚さ約２００ｎｍのＣｕシード層をスパッタリン
グで形成し、その上にメッキ等によりＣｕ層を約１３０
０ｎｍ成膜して配線層ｗ2ｐを形成する。
【０１１９】図８（Ｄ）に示すように、層間絶縁層ｄ２
上のバリア層ｂ2ｐ、配線層ｗ2ｐをＣＭＰにより除去
し、銅プラグ（銅フェンス）を形成する。
上のバリア層ｂ2ｐ、配線層ｗ2ｐをＣＭＰにより除去
し、銅プラグ（銅フェンス）を形成する。
【０１２０】図８（Ｅ）に示すように、銅プラグ（銅フ
ェンス）を覆って層間絶縁層ｄ２上に厚さ約５０ｎｍの
ＳｉＮ層で形成されたエッチングストッパ層ｓ３、厚さ
約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ３、
厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜ａｒ
３を成膜する。反射防止膜ａｒ３の上に、配線パターン
溝及び耐湿リング溝を形成するための開口を有するレジ
ストパターンＰＲ３を形成する。配線パターン溝の幅と
耐湿リング溝の幅は、たとえば同一である。
ェンス）を覆って層間絶縁層ｄ２上に厚さ約５０ｎｍの
ＳｉＮ層で形成されたエッチングストッパ層ｓ３、厚さ
約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ３、
厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜ａｒ
３を成膜する。反射防止膜ａｒ３の上に、配線パターン
溝及び耐湿リング溝を形成するための開口を有するレジ
ストパターンＰＲ３を形成する。配線パターン溝の幅と
耐湿リング溝の幅は、たとえば同一である。
【０１２１】レジストパターンＰＲ３をエッチングマス
クとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチン
グを行なう。その後、レジストパターンＰＲ３を除去
し、露出した反射防止膜ａｒ３、エッチングストッパ層
ｓ３をエッチングで除去する。
クとし、反射防止膜ａｒ３、層間絶縁層ｄ３のエッチン
グを行なう。その後、レジストパターンＰＲ３を除去
し、露出した反射防止膜ａｒ３、エッチングストッパ層
ｓ３をエッチングで除去する。
【０１２２】図８（Ｆ）に示すように、図８（Ｃ）の工
程と同様の工程を行なうことにより、厚さ約２０ｎｍの
ＴａＮ層で形成されたバリア層ｂ3ｐ、厚さ約１２００
ｎｍのＣｕで形成された配線層ｗ3ｐを形成する。な
お、配線層ｗ3ｐは、先ず厚さ約２００ｎｍのＣｕ層を
スパッタリングで成膜し、次にメッキ等により厚さ約１
０００ｎｍのＣｕ層を成膜することによって形成する。
程と同様の工程を行なうことにより、厚さ約２０ｎｍの
ＴａＮ層で形成されたバリア層ｂ3ｐ、厚さ約１２００
ｎｍのＣｕで形成された配線層ｗ3ｐを形成する。な
お、配線層ｗ3ｐは、先ず厚さ約２００ｎｍのＣｕ層を
スパッタリングで成膜し、次にメッキ等により厚さ約１
０００ｎｍのＣｕ層を成膜することによって形成する。
【０１２３】図８（Ｇ）に示すように、層間絶縁層ｄ3
上の不要なバリア層及び配線層をＣＭＰで除去し、バリ
ア層ｂ3、配線層ｗ3で形成された配線パターンを作成す
る。その後、上側バリアメタル層、ハードマスク層が形
成されるが、回路領域においては全て除去される。以上
の工程により、１層分の配線構造を作成することができ
る。同様の工程を繰り返すことにより、多層の配線層を
シングルダマシン構造で形成することもできる。次に、
デュアルダマシン構造の作成について説明する。
上の不要なバリア層及び配線層をＣＭＰで除去し、バリ
ア層ｂ3、配線層ｗ3で形成された配線パターンを作成す
る。その後、上側バリアメタル層、ハードマスク層が形
成されるが、回路領域においては全て除去される。以上
の工程により、１層分の配線構造を作成することができ
る。同様の工程を繰り返すことにより、多層の配線層を
シングルダマシン構造で形成することもできる。次に、
デュアルダマシン構造の作成について説明する。
【０１２４】図９（Ａ）〜（Ｆ）は、デュアルダマシン
配線構造を作成する他の方法を示す断面図である。図９
（Ａ）に示すように、バリア層ｂ１、配線層ｗ１で構成
される下層配線の上に、厚さ約５０ｎｍのＳｉＮ層で形
成されたエッチングストッパ層ｓ２、厚さ約６００ｎｍ
のＦＳＧ層で形成された層間絶縁層ｄ２、厚さ約５０ｎ
ｍのＳｉＮ層で形成されたエッチングストッパ層ｓ３、
厚さ約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ
３、厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜
ａｒ３を積層する。
配線構造を作成する他の方法を示す断面図である。図９
（Ａ）に示すように、バリア層ｂ１、配線層ｗ１で構成
される下層配線の上に、厚さ約５０ｎｍのＳｉＮ層で形
成されたエッチングストッパ層ｓ２、厚さ約６００ｎｍ
のＦＳＧ層で形成された層間絶縁層ｄ２、厚さ約５０ｎ
ｍのＳｉＮ層で形成されたエッチングストッパ層ｓ３、
厚さ約５００ｎｍのＦＳＧ層で形成された層間絶縁層ｄ
３、厚さ約５０ｎｍのＳｉＮ層で形成された反射防止膜
ａｒ３を積層する。
【０１２５】反射防止膜ａｒ３の上に、ビア孔及び耐湿
リング溝に対応する開口を有するレジストパターンＰＲ
２を形成する。レジストパターンＰＲ２をマスクとし、
反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行な
い、エッチングストッパ層ｓ３の表面でエッチングを停
止させる。
リング溝に対応する開口を有するレジストパターンＰＲ
２を形成する。レジストパターンＰＲ２をマスクとし、
反射防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行な
い、エッチングストッパ層ｓ３の表面でエッチングを停
止させる。
【０１２６】図９（Ｂ）に示すように、レジストパター
ンＰＲ２を除去する。
ンＰＲ２を除去する。
【０１２７】図９（Ｃ）に示すように、反射防止膜ａｒ
３の上に、配線パターン及び耐湿リング溝に対応する開
口を有するレジストパターンＰＲ３を形成する。耐湿リ
ング溝の幅は例えば配線パターン溝の幅と同一である。
レジストパターンＰＲ３をエッチングマスクとし、反射
防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行なう。
この際、先に形成されたビア孔（耐湿リング溝）の底面
に露出しているエッチングストッパ層ｓ３、層間絶縁層
ｄ２も共にエッチングされ、ビア孔が下側に延びる。こ
れらのエッチングは、それぞれエッチングストッパ層ｓ
３、エッチングストッパ層ｓ２の表面で停止するように
条件が設定される。
３の上に、配線パターン及び耐湿リング溝に対応する開
口を有するレジストパターンＰＲ３を形成する。耐湿リ
ング溝の幅は例えば配線パターン溝の幅と同一である。
レジストパターンＰＲ３をエッチングマスクとし、反射
防止膜ａｒ３、層間絶縁層ｄ３のエッチングを行なう。
この際、先に形成されたビア孔（耐湿リング溝）の底面
に露出しているエッチングストッパ層ｓ３、層間絶縁層
ｄ２も共にエッチングされ、ビア孔が下側に延びる。こ
れらのエッチングは、それぞれエッチングストッパ層ｓ
３、エッチングストッパ層ｓ２の表面で停止するように
条件が設定される。
【０１２８】図９（Ｄ）に示すように、レジストパター
ンＰＲ３をアッシングで除去する。次に、表面に露出し
た反射防止膜ａｒ３、配線パターン溝底面に露出したエ
ッチングストッパ層ｓ３、ビア孔（耐湿リング溝）底面
に露出したエッチングストッパ層ｓ２をエッチングで除
去する。配線パターン溝ＷＴ、ビア孔ＶＨ（耐湿リング
溝ＲＴ）が形成される。
ンＰＲ３をアッシングで除去する。次に、表面に露出し
た反射防止膜ａｒ３、配線パターン溝底面に露出したエ
ッチングストッパ層ｓ３、ビア孔（耐湿リング溝）底面
に露出したエッチングストッパ層ｓ２をエッチングで除
去する。配線パターン溝ＷＴ、ビア孔ＶＨ（耐湿リング
溝ＲＴ）が形成される。
【０１２９】図９（Ｅ）に示すように、バリア層ｂ３
ｐ、配線層ｗ３ｐの堆積を行なう。まず、厚さ約２０ｎ
ｍのＴａＮ層をスパッタリングで堆積し、続いて厚さ約
２００ｎｍのＣｕ層をスパッタリングで堆積する。次
に、厚さ約１３００ｎｍのＣｕ層をメッキで堆積する。
ｐ、配線層ｗ３ｐの堆積を行なう。まず、厚さ約２０ｎ
ｍのＴａＮ層をスパッタリングで堆積し、続いて厚さ約
２００ｎｍのＣｕ層をスパッタリングで堆積する。次
に、厚さ約１３００ｎｍのＣｕ層をメッキで堆積する。
【０１３０】図９（Ｆ）に示すように、層間絶縁層ｄ３
上の不要なバリア層ｂ３ｐ、配線層ｗ３ｐをＣＭＰによ
り除去し、バリア層ｂ３、配線層ｗ３で構成されたデュ
アルダマシン配線構造を作成する。その後、上側バリア
メタル層、ハードマスク層が形成されるが、回路領域に
おいては全て除去される。
上の不要なバリア層ｂ３ｐ、配線層ｗ３ｐをＣＭＰによ
り除去し、バリア層ｂ３、配線層ｗ３で構成されたデュ
アルダマシン配線構造を作成する。その後、上側バリア
メタル層、ハードマスク層が形成されるが、回路領域に
おいては全て除去される。
【０１３１】上述のようなダマシンプロセスを利用する
ことにより、図７に示すような多層配線構造を作成する
と同時に、耐湿リング領域においては配線と同一材料で
形成された導電体（金属）リングを上側バリアメタル層
で覆った耐湿リング構造を形成することができる。
ことにより、図７に示すような多層配線構造を作成する
と同時に、耐湿リング領域においては配線と同一材料で
形成された導電体（金属）リングを上側バリアメタル層
で覆った耐湿リング構造を形成することができる。
【０１３２】上述の実施例において、上側バリアメタル
層がパッド部で果す機能と耐湿リング部で果す機能は別
個のものである。パッド部、耐湿リング部のいずれか一
方にのみ上側バリアメタル層を設けてもよい。
層がパッド部で果す機能と耐湿リング部で果す機能は別
個のものである。パッド部、耐湿リング部のいずれか一
方にのみ上側バリアメタル層を設けてもよい。
【０１３３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えばレジ
ストパターンを酸素を用いない方法で除去すれば、エッ
チングストッパ層、ハードマスク層を省略することもで
きる。この場合、ビア孔やリング溝は、下層配線構造を
エッチングストッパとしてエッチングする。上側バリア
メタル層はレジストマスクでエッチングし、その後レジ
ストマスクを除去する。
本発明はこれらに制限されるものではない。例えばレジ
ストパターンを酸素を用いない方法で除去すれば、エッ
チングストッパ層、ハードマスク層を省略することもで
きる。この場合、ビア孔やリング溝は、下層配線構造を
エッチングストッパとしてエッチングする。上側バリア
メタル層はレジストマスクでエッチングし、その後レジ
ストマスクを除去する。
【０１３４】上側導電性バリア層は、特に限定されない
が、チタン、チタン化合物、タンタル、タンタル化合
物、これらの混合物のいずれかで形成することができ
る。ハードマスク層は、プラズマＳｉＯ2層，ＰＳＧ
層，ＦＳＧ層，ＨＳＱ層，ＴＥＯＳ層，窒化シリコン
層、シリコンカーバイド層、シリコンオキシナイトライ
ド層、これらの積層のいずれかで形成することができ
る。
が、チタン、チタン化合物、タンタル、タンタル化合
物、これらの混合物のいずれかで形成することができ
る。ハードマスク層は、プラズマＳｉＯ2層，ＰＳＧ
層，ＦＳＧ層，ＨＳＱ層，ＴＥＯＳ層，窒化シリコン
層、シリコンカーバイド層、シリコンオキシナイトライ
ド層、これらの積層のいずれかで形成することができ
る。
【０１３５】配線材料としてＴａＮ、Ｃｕを用いる場合
を説明したが、導電層は、金、銀、白金、銅、アルミニ
ウム、アルミニウム合金、タングステン、タングステン
化合物、モリブデン、モリブデン化合物、チタニウム、
チタニウム化合物、タンタル、タンタル化合物、これら
の組み合わせのいずれかで形成することができる。形成
方法は、スパッタリング、ＣＶＤ，メッキ、これらの組
み合わせのいずれかを用いることができる。
を説明したが、導電層は、金、銀、白金、銅、アルミニ
ウム、アルミニウム合金、タングステン、タングステン
化合物、モリブデン、モリブデン化合物、チタニウム、
チタニウム化合物、タンタル、タンタル化合物、これら
の組み合わせのいずれかで形成することができる。形成
方法は、スパッタリング、ＣＶＤ，メッキ、これらの組
み合わせのいずれかを用いることができる。
【０１３６】主配線層は、金、銀、白金、銅、アルミニ
ウム、アルミニウム合金、タングステン、タングステン
化合物、これらの組み合わせのいずれかで形成できる。
下側バリア層は、モリブデン、モリブデン化合物、チタ
ニウム、チタニウム化合物、タンタル、タンタル化合
物、これらの組み合わせのいずれかで形成することがで
きる。
ウム、アルミニウム合金、タングステン、タングステン
化合物、これらの組み合わせのいずれかで形成できる。
下側バリア層は、モリブデン、モリブデン化合物、チタ
ニウム、チタニウム化合物、タンタル、タンタル化合
物、これらの組み合わせのいずれかで形成することがで
きる。
【０１３７】絶縁層は、種々の材料で形成できる。誘電
率の低い絶縁層として、ＦＳＧ、水素シルセスキオキサ
ン（ＨＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発
泡性（多孔質）酸化シリコン等を用いることができる。
誘電率を低くしなくてもよい場合には、酸化シリコン、
ホスホシリケートガラス（ＰＳＧ）、ボロホスホシリケ
ートガラス（ＢＰＳＧ）等を用いることもできる。
率の低い絶縁層として、ＦＳＧ、水素シルセスキオキサ
ン（ＨＳＱ）、テトラエトキシシラン（ＴＥＯＳ）、発
泡性（多孔質）酸化シリコン等を用いることができる。
誘電率を低くしなくてもよい場合には、酸化シリコン、
ホスホシリケートガラス（ＰＳＧ）、ボロホスホシリケ
ートガラス（ＢＰＳＧ）等を用いることもできる。
【０１３８】エッチングストッパ層は、窒化シリコン
層、シリコンカーバイド層、シリコンオキシナイトライ
ド層、これらの積層のいずれかで形成することができ
る。層間絶縁層は、プラズマＳｉＯ2層，ＰＳＧ層，Ｆ
ＳＧ層，ＨＳＱ層，ＴＥＯＳ層、これらの積層のいずれ
かで形成することができる。
層、シリコンカーバイド層、シリコンオキシナイトライ
ド層、これらの積層のいずれかで形成することができ
る。層間絶縁層は、プラズマＳｉＯ2層，ＰＳＧ層，Ｆ
ＳＧ層，ＨＳＱ層，ＴＥＯＳ層、これらの積層のいずれ
かで形成することができる。
【０１３９】その他種々の変更、改良、組み合わせが可
能なことは当業者に自明であろう。
能なことは当業者に自明であろう。
【０１４０】以下、本発明の特徴を付記する。
【０１４１】（付記１） 複数の半導体素子を形成した
半導体基板と、前記半導体基板上に形成された第１絶縁
層と、前記第１絶縁層に埋め込まれた第１導電層であっ
て、第１配線層と、第１パッド層と、該第１配線層、第
１パッド層の外側を囲むように配置された第１耐湿リン
グ層とを含む第１導電層と、前記第１導電層のうち、前
記第１パッド層と前記第１耐湿リング層それぞれの上面
から前記第１絶縁層上に延在する第１上側導電性バリア
層と、前記第１上側導電性バリア層を覆って、前記第１
絶縁層上に形成された第２絶縁層と、前記第２絶縁層を
貫通して形成された第２導電層であって、前記第１配線
層に達する第２配線層、および前記第１上側導電性バリ
ア層に達する第２パッド層と第２耐湿リング層とを含む
第２導電層とを有する半導体集積回路装置。
半導体基板と、前記半導体基板上に形成された第１絶縁
層と、前記第１絶縁層に埋め込まれた第１導電層であっ
て、第１配線層と、第１パッド層と、該第１配線層、第
１パッド層の外側を囲むように配置された第１耐湿リン
グ層とを含む第１導電層と、前記第１導電層のうち、前
記第１パッド層と前記第１耐湿リング層それぞれの上面
から前記第１絶縁層上に延在する第１上側導電性バリア
層と、前記第１上側導電性バリア層を覆って、前記第１
絶縁層上に形成された第２絶縁層と、前記第２絶縁層を
貫通して形成された第２導電層であって、前記第１配線
層に達する第２配線層、および前記第１上側導電性バリ
ア層に達する第２パッド層と第２耐湿リング層とを含む
第２導電層とを有する半導体集積回路装置。
【０１４２】（付記２） さらに、前記第２導電層のう
ち、前記第２パッド層と前記第２耐湿リング層それぞれ
の上面から前記第２絶縁層上に延在する第２上側導電性
バリア層を有する付記１記載の半導体集積回路装置。
ち、前記第２パッド層と前記第２耐湿リング層それぞれ
の上面から前記第２絶縁層上に延在する第２上側導電性
バリア層を有する付記１記載の半導体集積回路装置。
【０１４３】（付記３） さらに、前記第１及び前記第
２上側導電性バリア層の上に形成され、前記第１及び前
記第２上側導電性バリア層と同じ形状にパターニングさ
れたハードマスク層を有する付記２記載の半導体集積回
路装置。
２上側導電性バリア層の上に形成され、前記第１及び前
記第２上側導電性バリア層と同じ形状にパターニングさ
れたハードマスク層を有する付記２記載の半導体集積回
路装置。
【０１４４】（付記４） 前記第１及び第２絶縁層が、
エッチングストッパ層とその上に形成された層間絶縁層
との積層を含む付記２〜３のいずれか１項記載の半導体
集積回路装置。
エッチングストッパ層とその上に形成された層間絶縁層
との積層を含む付記２〜３のいずれか１項記載の半導体
集積回路装置。
【０１４５】（付記５） 前記第１及び第２上側導電性
バリア層が、それぞれその下の前記パッド層と耐湿リン
グ層の上面を内包する平面形状を有する付記２〜４のい
ずれか１項記載の半導体集積回路装置。
バリア層が、それぞれその下の前記パッド層と耐湿リン
グ層の上面を内包する平面形状を有する付記２〜４のい
ずれか１項記載の半導体集積回路装置。
【０１４６】（付記６） 前記第１及び第２導電層がそ
れぞれ、下側導電性バリア層と主配線層との積層構造を
有し、前記上側導電性バリア層と前記下側導電性バリア
層とが同一材料で形成されている付記２〜５のいずれか
１項記載の半導体集積回路装置。
れぞれ、下側導電性バリア層と主配線層との積層構造を
有し、前記上側導電性バリア層と前記下側導電性バリア
層とが同一材料で形成されている付記２〜５のいずれか
１項記載の半導体集積回路装置。
【０１４７】（付記７） 前記第１導電層および第２導
電層が、それぞれ、下側導電性バリア層と主配線層との
積層構造を有し、前記第１上側導電性バリア層および下
側導電性バリア層のそれぞれが、チタン、チタン化合
物、タンタル、タンタル化合物、これらの混合物のいず
れかで形成された層を含み、前記第１上側導電性バリア
層は、前記第１パッド層と前記耐湿リング層それぞれの
上面を内包する平面形状を有し、前記第２絶縁層が下側
のエッチングストッパ層とその上の層間絶縁層とを含む
付記１記載の半導体集積回路装置。
電層が、それぞれ、下側導電性バリア層と主配線層との
積層構造を有し、前記第１上側導電性バリア層および下
側導電性バリア層のそれぞれが、チタン、チタン化合
物、タンタル、タンタル化合物、これらの混合物のいず
れかで形成された層を含み、前記第１上側導電性バリア
層は、前記第１パッド層と前記耐湿リング層それぞれの
上面を内包する平面形状を有し、前記第２絶縁層が下側
のエッチングストッパ層とその上の層間絶縁層とを含む
付記１記載の半導体集積回路装置。
【０１４８】（付記８） 前記パッド層、耐湿リング層
の各々は上面を上側バリア層、他の面を下側バリア層に
より囲まれている付記７記載の半導体集積回路装置。
の各々は上面を上側バリア層、他の面を下側バリア層に
より囲まれている付記７記載の半導体集積回路装置。
【０１４９】（付記９） （ａ）複数の半導体素子を形
成した半導体基板上に、第１絶縁層を形成する工程と、
（ｂ）該第１絶縁層に第１導電層を埋め込む工程であっ
て、第１配線層と、第１パッド層と、該第１配線層、第
１パッド層の外側を囲む第１耐湿リング層とを含む第１
導電層を該第１絶縁層に埋め込んで形成する工程と、
（ｃ）前記第１導電層のうち、前記第１パッド層と前記
第１耐湿リング層それぞれの上面から前記第１絶縁層上
に延在する第１上側導電性バリア層を形成する工程と、
（ｄ）前記第１上側導電性バリア層を覆い、前記第１絶
縁層上に第２絶縁層を形成する工程と、（ｅ）前記第２
絶縁層を貫通して、前記第１配線層に達するビア孔をエ
ッチングすると共に、前記第１上側導電性バリア層に達
するパッド用接続孔、耐湿リング溝をエッチングする工
程と、（ｆ）前記ビア孔、パッド用接続孔、耐湿リング
溝を用いて、第２配線層と、第２パッド層と、該第２配
線層、第２パッド層の外側を囲む第２耐湿リング層とを
含む第２導電層を前記第２絶縁層に埋め込んで形成する
工程とを含む半導体装置の製造方法。
成した半導体基板上に、第１絶縁層を形成する工程と、
（ｂ）該第１絶縁層に第１導電層を埋め込む工程であっ
て、第１配線層と、第１パッド層と、該第１配線層、第
１パッド層の外側を囲む第１耐湿リング層とを含む第１
導電層を該第１絶縁層に埋め込んで形成する工程と、
（ｃ）前記第１導電層のうち、前記第１パッド層と前記
第１耐湿リング層それぞれの上面から前記第１絶縁層上
に延在する第１上側導電性バリア層を形成する工程と、
（ｄ）前記第１上側導電性バリア層を覆い、前記第１絶
縁層上に第２絶縁層を形成する工程と、（ｅ）前記第２
絶縁層を貫通して、前記第１配線層に達するビア孔をエ
ッチングすると共に、前記第１上側導電性バリア層に達
するパッド用接続孔、耐湿リング溝をエッチングする工
程と、（ｆ）前記ビア孔、パッド用接続孔、耐湿リング
溝を用いて、第２配線層と、第２パッド層と、該第２配
線層、第２パッド層の外側を囲む第２耐湿リング層とを
含む第２導電層を前記第２絶縁層に埋め込んで形成する
工程とを含む半導体装置の製造方法。
【０１５０】（付記１０） さらに、（ｇ）前記第２導
電層のうち、前記第２パッド層と前記第２耐湿リング層
それぞれの上面から前記第２絶縁層上に延在する第２上
側導電性バリア層を形成する工程を含む付記９記載の半
導体装置の製造方法。
電層のうち、前記第２パッド層と前記第２耐湿リング層
それぞれの上面から前記第２絶縁層上に延在する第２上
側導電性バリア層を形成する工程を含む付記９記載の半
導体装置の製造方法。
【０１５１】（付記１１） 前記工程（ｃ）、（ｇ）
が、前記第１または第２絶縁層上に上側導電性バリア層
とハードマスク層とを積層する工程と、前記ハードマス
ク層上にレジストパターンを形成する工程と、前記レジ
ストパターンをマスクとして前記ハードマスク層をエッ
チングしてパターン化する工程と、前記レジストパター
ンを除去する工程と、前記ハードマスク層のパターンを
マスクとして前記上側導電性バリア層をエッチングして
パターン化する工程とを含む付記１０記載の半導体装置
の製造方法。
が、前記第１または第２絶縁層上に上側導電性バリア層
とハードマスク層とを積層する工程と、前記ハードマス
ク層上にレジストパターンを形成する工程と、前記レジ
ストパターンをマスクとして前記ハードマスク層をエッ
チングしてパターン化する工程と、前記レジストパター
ンを除去する工程と、前記ハードマスク層のパターンを
マスクとして前記上側導電性バリア層をエッチングして
パターン化する工程とを含む付記１０記載の半導体装置
の製造方法。
【０１５２】（付記１２） 前記工程（ｃ）、（ｇ）
が、それぞれ前記パッド層と前記耐湿リング層それぞれ
の上面を内包するように前記上側導電性バリア層をパタ
ーン化する付記１０または１１記載の半導体装置の製造
方法。
が、それぞれ前記パッド層と前記耐湿リング層それぞれ
の上面を内包するように前記上側導電性バリア層をパタ
ーン化する付記１０または１１記載の半導体装置の製造
方法。
【０１５３】（付記１３） 前記工程（ｄ）が、エッチ
ングストッパ層と層間絶縁層の積層を堆積し、前記工程
（ｅ）が、耐湿リング溝およびパッド用接続孔において
は、前記エッチングストッパ層、前記ハードマスク層、
前記導電性バリア層をエッチングマージン層として前記
層間絶縁層をエッチングする付記１０〜１２記載の半導
体装置の製造方法。
ングストッパ層と層間絶縁層の積層を堆積し、前記工程
（ｅ）が、耐湿リング溝およびパッド用接続孔において
は、前記エッチングストッパ層、前記ハードマスク層、
前記導電性バリア層をエッチングマージン層として前記
層間絶縁層をエッチングする付記１０〜１２記載の半導
体装置の製造方法。
【０１５４】
【発明の効果】以上説明したように、本発明によれば、
耐湿リングを有する半導体集積回路装置において、耐湿
リングを構成する配線材料層の表面を酸化させず、所望
の性能を有する半導体集積回路装置を作成することがで
きる。
耐湿リングを有する半導体集積回路装置において、耐湿
リングを構成する配線材料層の表面を酸化させず、所望
の性能を有する半導体集積回路装置を作成することがで
きる。
【０１５５】多層配線を有する半導体集積回路装置にお
いて、パッドの剥がれを防止することができる。
いて、パッドの剥がれを防止することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による半導体集積回路装置の
製造方法を概略的に示す平面図である。
製造方法を概略的に示す平面図である。
【図２】 図１の構成における、パッド部と耐湿リング
部の構成を説明するための平面図である。
部の構成を説明するための平面図である。
【図３】 本発明の実施例による半導体集積回路装置の
製造を説明する断面図である。
製造を説明する断面図である。
【図４】 本発明の実施例による半導体集積回路装置の
製造を説明する断面図である。
製造を説明する断面図である。
【図５】 本発明の実施例によるパッド部の製造工程を
概略的に示す断面図である。
概略的に示す断面図である。
【図６】 本発明の実施例による耐湿リングの製造工程
を概略的に示すグラフ及び斜視図である。
を概略的に示すグラフ及び斜視図である。
【図７】 本発明の実施例による多層配線構造を有する
半導体集積回路装置の構成を概略的に示す断面図であ
る。
半導体集積回路装置の構成を概略的に示す断面図であ
る。
【図８】 シングルダマシンプロセスの例を説明する断
面図である。
面図である。
【図９】 デュアルダマシンプロセスの例を説明する断
面図である。
面図である。
【図１０】 従来技術による耐湿リング部のエッチング
工程を概略的に示す斜視図である。
工程を概略的に示す斜視図である。
【図１１】 従来技術によるパッド部の剥がれを説明す
るための概略断面図である。
るための概略断面図である。
１０ ウエハ １１ チップ １２ スクライブライン １７ 耐湿リング Ｃ 回路部 Ｐ パッド部 １３ （配線層による）パッドパターン １４ 絶縁層 １６ 配線 １８ 上側導電性バリア層 ２１ 下層配線パターン ２２ エッチングストッパ層 ２３ 層間絶縁層 ２５ ビア孔（耐湿リング溝） ４０ 半導体基板 ４１ ＳＴＩ ４２ ソース／ドレイン領域 ４３ ゲート絶縁層 ４４ ゲート電極 ４５ サイドスペーサ ４６、５２、５７、５９、６５、６７、７３、７５ エ
ッチングストッパ層 ４７、５３、５８、６０、６６、６８、７４、７６ 層
間絶縁層 ５０、５４、６２、７０、７８ バリア層 ５１、５５、６３、７１、７９、 配線層 ＰＰ パッドパターン溝 ＰＶ パッド接続孔 ＰＲ ホトレジストパターン ＶＯ ビア孔用開口 ＲＯ 耐湿リング溝用開口 ＲＴ 耐湿リング溝 ＷＴ 配線パターン溝 ＶＨ ビア孔 ｂ１、ｂ２、ｂ３ バリア層 ｗ１、ｗ２、ｗ３ 配線層 ｓ１、ｓ２、ｓ３ エッチングストッパ層 ｄ１、ｄ２、ｄ３ 層間絶縁層 ｈ１、ｈ２、ｈ３ ハードマスク層
ッチングストッパ層 ４７、５３、５８、６０、６６、６８、７４、７６ 層
間絶縁層 ５０、５４、６２、７０、７８ バリア層 ５１、５５、６３、７１、７９、 配線層 ＰＰ パッドパターン溝 ＰＶ パッド接続孔 ＰＲ ホトレジストパターン ＶＯ ビア孔用開口 ＲＯ 耐湿リング溝用開口 ＲＴ 耐湿リング溝 ＷＴ 配線パターン溝 ＶＨ ビア孔 ｂ１、ｂ２、ｂ３ バリア層 ｗ１、ｗ２、ｗ３ 配線層 ｓ１、ｓ２、ｓ３ エッチングストッパ層 ｄ１、ｄ２、ｄ３ 層間絶縁層 ｈ１、ｈ２、ｈ３ ハードマスク層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH08 HH11 HH13 HH14 HH18 HH19 HH21 HH32 HH33 JJ07 JJ08 JJ11 JJ13 JJ14 JJ18 JJ19 JJ21 JJ32 JJ33 KK07 KK08 KK11 KK13 KK14 KK18 KK19 KK21 KK32 KK33 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ25 QQ48 QQ71 RR01 RR04 RR06 RR08 RR11 RR14 RR15 RR21 RR29 SS04 SS15 VV00 VV06 VV07 XX00 XX10 XX18 XX25 5F044 EE06 EE08 EE12
Claims (5)
- 【請求項１】 複数の半導体素子を形成した半導体基板
と、 前記半導体基板上に形成された第１絶縁層と、 前記第１絶縁層に埋め込まれた第１導電層であって、第
１配線層と、第１パッド層と、該第１配線層、第１パッ
ド層の外側を囲むように配置された第１耐湿リング層と
を含む第１導電層と、 前記第１導電層のうち、前記第１パッド層と前記第１耐
湿リング層それぞれの上面から前記第１絶縁層上に延在
する第１上側導電性バリア層と、 前記第１上側導電性バリア層を覆って、前記第１絶縁層
上に形成された第２絶縁層と、 前記第２絶縁層に埋め込んで形成された第２導電層であ
って、前記第１配線層に達する第２配線層、および前記
第１上側導電性バリア層に達する第２パッド層と第２耐
湿リング層とを含む第２導電層と、 前記第２導電層のうち、前記第２パッド層と前記第２耐
湿リング層それぞれの上面から前記第２絶縁層上に延在
する第２上側導電性バリア層とを有する半導体集積回路
装置。 - 【請求項２】 前記第１導電層および第２導電層が、そ
れぞれ、下側導電性バリア層と主配線層との積層構造を
有し、前記第１および第２上側導電性バリア層および下
側導電性バリア層のそれぞれが、チタン、チタン化合
物、タンタル、タンタル化合物、これらの混合物のいず
れかで形成された層を含み、前記第１上側導電性バリア
層は、前記第１パッド層と前記第１耐湿リング層それぞ
れの上面を内包する平面形状を有し、前記第２上側導電
性バリア層は、前記第２パッド層と前記第２耐湿リング
層それぞれの上面を内包する平面形状を有し、前記第１
および第２絶縁層のそれぞれが下側のエッチングストッ
パ層とその上の層間絶縁層とを含む請求項１記載の半導
体集積回路装置。 - 【請求項３】 （ａ）複数の半導体素子を形成した半導
体基板上に、第１絶縁層を形成する工程と、 （ｂ）該第１絶縁層に第１導電層を埋め込む工程であっ
て、第１配線層と、第１パッド層と、該第１配線層、第
１パッド層の外側を囲む第１耐湿リング層とを含む第１
導電層を該第１絶縁層に埋め込んで形成する工程と、 （ｃ）前記第１導電層のうち、前記第１パッド層と前記
第１耐湿リング層それぞれの上面から前記第１絶縁層上
に延在する第１上側導電性バリア層を形成する工程と、 （ｄ）前記第１上側導電性バリア層を覆い、前記第１絶
縁層上に第２絶縁層を形成する工程と、 （ｅ）前記第２絶縁層を貫通して、前記第１配線層に達
するビア孔をエッチングすると共に、前記第１上側導電
性バリア層に達するパッド用接続孔、耐湿リング溝をエ
ッチングする工程と、 （ｆ）前記ビア孔、パッド用接続孔、耐湿リング溝を用
いて、第２配線層と、第２パッド層と、該第２配線層、
第２パッド層の外側を囲む第２耐湿リング層とを含む第
２導電層を前記第２絶縁層に埋め込んで形成する工程と
を含む半導体装置の製造方法。 - 【請求項４】 さらに、（ｇ）前記第２導電層のうち、
前記第２パッド層と前記第２耐湿リング層それぞれの上
面から前記第２絶縁層上に延在する第２上側導電性バリ
ア層を形成する工程を含む請求項３記載の半導体装置の
製造方法。 - 【請求項５】前記工程（ｃ）、（ｇ）が、前記第１また
は第２絶縁層上に上側導電性バリア層とハードマスク層
とを積層する工程と、前記ハードマスク層上にレジスト
パターンを形成する工程と、前記レジストパターンをマ
スクとして前記ハードマスク層をエッチングしてパター
ン化する工程と、前記レジストパターンを除去する工程
と、前記ハードマスク層のパターンをマスクとして前記
上側導電性バリア層をエッチングしてパターン化する工
程とを含む請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093671A JP4050876B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体集積回路装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093671A JP4050876B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体集積回路装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289689A true JP2002289689A (ja) | 2002-10-04 |
| JP4050876B2 JP4050876B2 (ja) | 2008-02-20 |
Family
ID=18947979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001093671A Expired - Fee Related JP4050876B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体集積回路装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4050876B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047163A1 (ja) * | 2002-11-15 | 2004-06-03 | Kabushiki Kaisha Toshiba | 半導体装置 |
| JP2004214654A (ja) * | 2002-12-30 | 2004-07-29 | Samsung Electronics Co Ltd | 二重キャッピング膜を有する半導体素子の配線及びその形成方法 |
| JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005175204A (ja) * | 2003-12-11 | 2005-06-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2005322689A (ja) * | 2004-05-06 | 2005-11-17 | Fujitsu Ltd | 半導体装置およびその製造方法、設計方法 |
| JP2006054433A (ja) * | 2004-07-14 | 2006-02-23 | Internatl Business Mach Corp <Ibm> | デュアル・ダマシン配線及びその形成方法 |
| JP2007019557A (ja) * | 2006-10-16 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7215028B2 (en) | 2003-09-26 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| WO2007074530A1 (ja) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
| CN100388476C (zh) * | 2003-11-06 | 2008-05-14 | 恩益禧电子股份有限公司 | 具有带加固图形的多层布线布置的半导体器件及生产方法 |
| JP2008270720A (ja) * | 2007-03-22 | 2008-11-06 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
| US7453128B2 (en) | 2003-11-10 | 2008-11-18 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2009043779A (ja) * | 2007-08-06 | 2009-02-26 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2011222939A (ja) * | 2010-03-24 | 2011-11-04 | Fujitsu Semiconductor Ltd | 半導体ウエハとその製造方法、及び半導体チップ |
| USRE43320E1 (en) | 2003-02-10 | 2012-04-24 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| WO2014174825A1 (ja) * | 2013-04-24 | 2014-10-30 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
2001
- 2001-03-28 JP JP2001093671A patent/JP4050876B2/ja not_active Expired - Fee Related
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047163A1 (ja) * | 2002-11-15 | 2004-06-03 | Kabushiki Kaisha Toshiba | 半導体装置 |
| JP2004214654A (ja) * | 2002-12-30 | 2004-07-29 | Samsung Electronics Co Ltd | 二重キャッピング膜を有する半導体素子の配線及びその形成方法 |
| USRE43320E1 (en) | 2003-02-10 | 2012-04-24 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US7400045B2 (en) | 2003-09-26 | 2008-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US8329572B2 (en) | 2003-09-26 | 2012-12-11 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US8648472B2 (en) | 2003-09-26 | 2014-02-11 | Panasonic Corporation | Semiconductor device |
| US7935623B2 (en) | 2003-09-26 | 2011-05-03 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7215028B2 (en) | 2003-09-26 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN100388476C (zh) * | 2003-11-06 | 2008-05-14 | 恩益禧电子股份有限公司 | 具有带加固图形的多层布线布置的半导体器件及生产方法 |
| JP3962402B2 (ja) * | 2003-11-10 | 2007-08-22 | 松下電器産業株式会社 | 半導体装置 |
| US7994589B2 (en) | 2003-11-10 | 2011-08-09 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US9082779B2 (en) | 2003-11-10 | 2015-07-14 | Panasonic Corporation | Semiconductor device |
| US9673154B2 (en) | 2003-11-10 | 2017-06-06 | Panasonic Corporation | Semiconductor device |
| US8710595B2 (en) | 2003-11-10 | 2014-04-29 | Panasonic Corporation | Semiconductor device |
| US7453128B2 (en) | 2003-11-10 | 2008-11-18 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7948039B2 (en) | 2003-11-10 | 2011-05-24 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US8247876B2 (en) | 2003-11-10 | 2012-08-21 | Panasonic Corporation | Semiconductor device |
| US8618618B2 (en) | 2003-11-10 | 2013-12-31 | Panasonic Corporation | Semiconductor device |
| JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4659355B2 (ja) * | 2003-12-11 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP2005175204A (ja) * | 2003-12-11 | 2005-06-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4703129B2 (ja) * | 2004-05-06 | 2011-06-15 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法、設計方法 |
| JP2005322689A (ja) * | 2004-05-06 | 2005-11-17 | Fujitsu Ltd | 半導体装置およびその製造方法、設計方法 |
| JP2006054433A (ja) * | 2004-07-14 | 2006-02-23 | Internatl Business Mach Corp <Ibm> | デュアル・ダマシン配線及びその形成方法 |
| JPWO2007074530A1 (ja) * | 2005-12-27 | 2009-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| US7969008B2 (en) | 2005-12-27 | 2011-06-28 | Fujitsu Semiconductor Limited | Semiconductor device with improved pads |
| JP5098647B2 (ja) * | 2005-12-27 | 2012-12-12 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| KR101005028B1 (ko) | 2005-12-27 | 2010-12-30 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 |
| WO2007074530A1 (ja) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
| JP2007019557A (ja) * | 2006-10-16 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008270720A (ja) * | 2007-03-22 | 2008-11-06 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009043779A (ja) * | 2007-08-06 | 2009-02-26 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2011222939A (ja) * | 2010-03-24 | 2011-11-04 | Fujitsu Semiconductor Ltd | 半導体ウエハとその製造方法、及び半導体チップ |
| WO2014174825A1 (ja) * | 2013-04-24 | 2014-10-30 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4050876B2 (ja) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP4858895B2 (ja) | 半導体装置の製造方法 | |
| US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
| KR100491458B1 (ko) | 반도체 장치 | |
| JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
| US20060145347A1 (en) | Semiconductor device and method for fabricating the same | |
| US20050093169A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20070036528A (ko) | 이미지 센서 및 그 제조방법 | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3560563B2 (ja) | 半導体装置及びその製造方法 | |
| US20070007655A1 (en) | Semiconductor device | |
| CN113540096B (zh) | 静态随机存取存储器元件及其制造方法 | |
| US8049263B2 (en) | Semiconductor device including metal-insulator-metal capacitor and method of manufacturing same | |
| US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
| TW569387B (en) | Semiconductor device with multilayer interconnection structure and method of manufacturing the same | |
| JP2006179515A (ja) | 半導体素子の製造方法、及びエッチング方法 | |
| JP2011171623A (ja) | 半導体装置及びその製造方法 | |
| JP4211910B2 (ja) | 半導体装置の製造方法 | |
| JP5104924B2 (ja) | 半導体装置 | |
| JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| JP2008041804A (ja) | 半導体装置及びその製造方法 | |
| TW201911472A (zh) | 半導體裝置 | |
| JP2006019379A (ja) | 半導体装置及びその製造方法 | |
| JP2006049759A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4050876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |