JP2004214654A - 二重キャッピング膜を有する半導体素子の配線及びその形成方法 - Google Patents

二重キャッピング膜を有する半導体素子の配線及びその形成方法 Download PDF

Info

Publication number
JP2004214654A
JP2004214654A JP2003424686A JP2003424686A JP2004214654A JP 2004214654 A JP2004214654 A JP 2004214654A JP 2003424686 A JP2003424686 A JP 2003424686A JP 2003424686 A JP2003424686 A JP 2003424686A JP 2004214654 A JP2004214654 A JP 2004214654A
Authority
JP
Japan
Prior art keywords
wiring
film
interlayer insulating
metal layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003424686A
Other languages
English (en)
Inventor
Kyoung-Woo Lee
敬 雨 李
Soo-Geun Lee
守 根 李
Kitetsu Boku
基 ▲てつ▼ 朴
Gensho So
源 ▲しょう▼ 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004214654A publication Critical patent/JP2004214654A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 二重キャッピング膜を有する半導体素子の配線及びその形成方法を提供する。
【解決手段】 Ｃｕダマシン配線としてＣＭＰされたＣｕ上にシリコンナイトライド／シリコンカーバイドの二重膜がキャッピング膜として形成された半導体素子の配線である。本発明によれば、シリコンカーバイドの長所である高いエッチング選択比と低い誘電率とを保持しつつシリコンナイトライドの長所である良好な漏れ抑制特性を同時に確保できる。
【選択図】 図５

Description

本発明は半導体素子内の導線及び／またはビアのような配線及びその形成方法に係り、より詳細には低誘電膜中に形成されてキャッピング膜で被覆された単一あるいは二重ダマシン配線及びその形成方法に関する。
半導体素子の速度を向上させるためにゲート酸化膜を薄くしてゲート長さを短くすることが要求されている。しかし、配線の抵抗と層間絶縁膜のキャパシタンスとにより引き起こされるＲＣ遅延は、向上させようとする素子の速度に否定的な影響を及ぼす。従って、抵抗の小さな配線と誘電率の低い層間絶縁膜を使用してＲＣ遅延を減少させるための努力が持続されている。
従来、配線材料としてＡｌを多用してきたたが、Ａｌに比べて優秀な特性を有したＣｕが次第に集積回路に有用な配線材料であると認められつつある。例えば、Ｃｕの比抵抗はＡｌの１／２水準なので、小幅に形成しても信号伝達速度を速められる。そして、電気移動に対する抵抗が大きいため半導体素子の信頼性を向上させられる。それだけでなく、Ｃｕは消費電力が少なくＡｌに比べて低コストである。
ところで、Ｃｕはエッチングし難い物質なので、所望の配線形態にパターニングし難い。従って、層間絶縁膜で配線された溝をあらかじめ形成した後で、溝内をＣｕで埋め込んでからＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などで層間絶縁膜と同じ平面になるように平坦化させるダマシン技法が使われる。特に、ビアトレンチとその上部に重畳される導線トレンチを形成した後、一回のＣｕ蒸着で２トレンチをいずれも埋め込んでから平坦化させる二重ダマシン技法が広く利用されている。これと比較し、当業界で当業者に公知のように、ダマシン技法によりビアと導線とをそれぞれ形成する場合に、そのそれぞれの工程を単一ダマシンという。
図１は、従来技術により単一ダマシン配線が形成された状態を図示したものである。図１を参照すれば、層間絶縁膜１中に形成された溝３内を埋め込み、バリアメタル膜５で覆い包まれたダマシン配線７が形成されており、層間絶縁膜１とダマシン配線７上にはキャッピング膜９が塗布されている。ダマシン工程でＣｕのＣＭＰ後、ダマシン配線７上に蒸着するキャッピング膜９はＣｕに対する拡散防止特性が優秀でなければ成らず、ダマシン配線７上に形成される他の層間絶縁膜物質に対してエッチング選択比も優秀でなければならない。最近、低誘電物質（誘電率が普通２〜４）が層間絶縁膜として使われつつ既存のキャッピング膜で広く利用されていたシリコンナイトライドは低誘電膜に対してエッチング選択比が良くなく誘電率が相対的に高く（６〜８）、これに対する代替物質の開発が要求された。このような代替物質として、シリコンカーバイドは低誘電膜に対してエッチング選択比が優秀であって誘電率が４〜５とシリコンナイトライドに比べて低いので、ＣＭＰ後にキャッピング膜として非常に適した特性を有している（例えば、下記の特許文献１参照）。しかし、シリコンカーバイドをキャッピング膜に使用する場合、ＣＭＰ界面とシリコンカーバイド間の界面を介した漏れ抑制特性がシリコンナイトライドに比べて良くないという短所がある。
特開２００１−１７６８７９
本発明がなそうとする技術的課題は、前述した従来技術の問題点及び短所を考慮し、キャッピング膜を改善することによりエッチング選択比が確保されて漏れ抑制特性が向上された半導体素子の配線を提供することである。
本発明がなそうとする他の技術的課題は、前記のような半導体素子の配線形成方法を提供することである。
前記技術的課題を達成するために、本発明は、ダマシン配線のキャッピング膜であり、シリコンナイトライドとシリコンカーバイドの二重膜からなるキャッピング膜を提示し、このようなキャッピング膜を有した半導体素子の配線とその形成方法とを提供する。
本発明による配線は、内部に配線形態の溝を有する層間絶縁膜、前記溝内壁上のバリアメタル膜、前記バリアメタル膜上に前記溝を埋め込みつつ前記層間絶縁膜の上面と平行した上面を有し配線をなす金属層、及び前記層間絶縁膜と金属層上面とを被覆するキャッピング膜であり、シリコンナイトライドとシリコンカーバイドとが順次積層された二重膜からなるキャッピング膜を含むことが特徴である。
そして本発明による配線形成方法では、基板上に層間絶縁膜を形成した後、これをエッチングして配線形態の溝を形成する。前記溝が形成された結果物上にバリアメタル膜を形成した後、その上に金属層を形成して前記溝を埋め込む。前記層間絶縁膜が露出されるまで前記金属層が形成された結果物の上面を平坦化させてから、その結果物上にシリコンナイトライドとシリコンカーバイドとを順に積層してキャッピング膜を形成する。
このように、シリコンナイトライドとシリコンカーバイドとが順に積層された二重キャッピング膜を使用することにより、その上に他の配線を形成するために層間絶縁膜を蒸着してエッチングする時に、キャッピング膜と層間絶縁膜とのエッチング選択比を確保できる。そして、漏れ抑制特性が向上される。
本発明によればシリコンナイトライド／シリコンカーバイドの二重膜をＣＭＰされたダマシン配線のキャッピング膜に適用する。シリコンナイトライドは層間絶縁膜との接着にすぐれ良好な漏れ抑制特性を確保できる。このようなシリコンナイトライドだけを使用する時には誘電率が相対的に高いが（６〜８）、誘電率が４〜５であるシリコンカーバイドを組み合わせて使用するので誘電率を低められる。そして、シリコンカーバイドはキャッピング膜上に蒸着される他の層間絶縁膜との高いエッチング選択比を保持させる。
図２ないし図５は本発明の１実施形態によるダマシン配線形成方法を図示したものである。便宜上、後述される説明はＣｕからなる配線に関連するが、Ａｌ、Ａｇ、Ａｕ、Ｃｕとそれらとの合金を始めとするあらゆる低抵抗導体にも適用される。
図２を参照すれば、基板１００上に層間絶縁膜１０５を形成する。基板１００と層間絶縁膜１０５間にはドープされたポリシリコン、Ｗ、Ａｌ、Ｃｕのような伝導性物質で形成された層または絶縁物質より形成された層が介在されうる。層間絶縁膜１０５は複数個の絶縁膜１１０，１１５，１２０，１２５からなる。絶縁膜１１５，１２５は配線形態の溝を形成する酸化膜であり、ＲＣ（Ｒｅｓｉｓｔａｎｃｅ ａｎｄ Ｃａｐａｃｉｔａｎｃｅ）遅延を減少させられるように低誘電物質で形成する。例えば、ブラックダイアモンド、ＦＳＧ（Ｆｌｕｏｒｉｎｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳｉＯＣ、ポリイミドまたはＳｉＬＫＴＭで形成する。絶縁膜１１０，１２０は絶縁膜１１５，１２５をエッチングして溝を形成する時にエッチング阻止膜として作用するようにシリコンカーバイドなどで形成する。
次に、層間絶縁膜１０５の一部をエッチングして配線形態の溝１４０を形成する。図面に図示されているのは、ビアトレンチ１３０と導線トレンチ１３５とが上下積層されている二重ダマシン配線用溝である。まず、絶縁膜１２５，１２０，１１５，１１０を順序通りエッチングしてビアトレンチ１３０を形成した後、その上側絶縁膜１２５，１２０をエッチングしてビアトレンチ１３０と重畳された導線トレンチ１３５とを形成する。もちろん、導線トレンチ１３５をまず形成した後、ビアトレンチ１３０を形成することもできる。
溝１４０が形成された結果物を洗浄した後、図３に図示されたように、その上にバリアメタル膜１５０を形成する。バリアメタル膜１５０は溝１４０を埋め込む金属原子が層間絶縁膜１０５に拡散することを防止する膜である。その厚さは２００〜１０００Åほどに形成できるが、望ましくは４５０Åほどに形成する。蒸着できる膜質としては、Ｔｉ、Ｔａ、Ｗまたはそれらの窒化物（例えば、ＴｉＮ、ＴａＮ、ＷＮ）があり、ＴａＳｉＮ、ＷＳｉＮまたはＴｉＳｉＮなども可能である。それらの膜はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはスパッタリングのようなＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で蒸着できる。
次に、溝１４０内をＣｕまたはＣｕ合金からなる金属層１６０で埋め込む。Ｃｕ合金とは、Ｃｕ内に微量のＣ、Ａｇ、Ｃｏ、Ｔａ、Ｉｎ、Ｓｎ、Ｚｎ、Ｍｎ、Ｔｉ、Ｍｇ、Ｃｒ、Ｇｅ、Ｓｒ、Ｐｔ、Ｍｇ、ＡｌまたはＺｒが意図的にまたはやむを得ず混入されたものを意味する。溝１４０内にＣｕを埋め込むのには、スパッタリングやＣＶＤがよく使われ、メッキ法（電気メッキ法と無電解メッキ法とを含む）も使用できる。メッキで形成する時には、シード金属膜（図示せず）をまずバリアメタル膜１５０上に形成することが良好な結果をもたらす。シード金属膜はメッキ層の均一性を高めて初期核生成場の役割を果たす。このようなシード金属膜の厚さは５００〜２５００Åほどに形成でき、望ましくは１５００Åほどに形成する。シード金属膜の蒸着は主にスパッタリングによるが、ＣＶＤで蒸着することもできる。スパッタリング条件は、例えば基板温度０℃、スパッタパワー２ｋＷ、圧力２ｍＴｏｒｒとしてターゲットと基板間の距離を６０ｍｍとする。シード金属としては、Ｃｕ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄなどが使われる。メッキで形成しようとする金属膜の種類とメッキ法により適切な種類のシード金属とを選択して蒸着する。メッキしたばかりのＣｕ層は非常に小サイズの粒子で構成されていてまばらな構成であるために、再結晶を通じて粒成長をさせて比抵抗を下げるためのアニーリング工程を進めるのが良い。
一方、メッキ以外にスパッタリングまたはＣＶＤによってもＣｕを埋め込める。また、Ｃｕの他に配線として適切な抵抗を有した金属例を挙げれば、Ａｕ、ＰｔまたはＡｇなどがあり、これらの金属も蒸着できる。Ｃｕ層全体は後続ＣＭＰマージンを確保しなければならないので、一般的に溝深さに対して０．２μｍほど高く蒸着する。
図４を参照すれば、層間絶縁膜１０５のうち絶縁膜１２５の上面が露出されるまで図３の結果物上面をＣＭＰで平坦化させてダマシン配線１７０を形成する。ダマシン配線１７０を製造する過程で酸素を完全に遮断することは非常に難しく、特に反応チャンバを利用する場合にはなおさらである。そして、ＣＭＰに使われるスラリには普通酸素成分が含まれている。従って、ほとんどＣｕ層表面に薄いＣｕＯあるいはＣｕ２ＯのようにＣｕ酸化膜が自然に存在するようになる。このＣｕ酸化膜を除去しなければ、その上に蒸着する膜との接着性が落ちてしまい抵抗が高まって信頼性の面で不利に作用する可能性が高くなる。
従って、Ｃｕ酸化膜はプラズマ処理１７５を利用した還元により除去する。プラズマとしては、Ａｒ、Ｈｅ、Ｈ２などを含んだガスにＲＦを適用したもの（すなわち、水素系プラズマ）が利用できる。または、Ａｒ、Ｈｅ、ＮＨ３などを含んだガスにＲＦを適用したもの（すなわち、ＮＨ３を含むプラズマ）を利用することもできる。この時には、配線１７０の表面が還元されると同時に表面窒化も可能になる。
次に、図５に図示されたように、シリコンナイトライド１８０をまず蒸着する。その次に、その上にシリコンカーバイド１８５を蒸着する。シリコンナイトライド１８０とシリコンカーバイド１８５とはＣＶＤやＰＶＤ法で形成できるが、それぞれＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法で形成することが望ましく、１０〜１０００Åの厚さを有するように形成できる。シリコンナイトライド１８０とシリコンカーバイド１８５とを形成する方法は図４でプラズマ処理１７５する段階とインサイチュで行える。このようにすれば工程が簡単なだけではなく、配線１７０上にＣｕ酸化膜が再度形成されることを防止できる。このようにシリコンナイトライド１８０とシリコンカーバイド１８５との二重膜からなるキャッピング膜１９０を形成する場合、漏れに脆弱なＣＭＰ及びシリコンカーバイド界面がシリコンナイトライド界面に転換されると同時に、エッチング選択比を有する部分は同一にシリコンカーバイドを使用するようになるので、漏れ抑制特性及びエッチング選択比の両面をいずれも満足することができる。
図５に図示されたように本発明による配線の構造は、内部に配線形態の溝１４０を有する層間絶縁膜１０５、その内壁上のバリアメタル膜１５０、バリアメタル膜１５０上に溝１４０を埋め込みつつ層間絶縁膜１０５の上面と平行した上面を有する金属配線１７０、及び層間絶縁膜１０５と配線１７０の上面を被覆するキャッピング膜１９０であり、シリコンナイトライド１８０とシリコンカーバイド１８５との二重膜からなるキャッピング膜１９０を含む。
一方、本実施形態では二重ダマシン配線１７０を形成するために、溝１４０がビアトレンチ１３０とその上に重畳された導線トレンチ１３５とになるように形成したものを説明したが、本発明は単純な導線またはビアを形成する単一ダマシン配線にももちろん適用できる。従って、図６に図示したような単一ダマシン配線１７８も形成できる。この場合にも、シリコンナイトライド１８０とシリコンカーバイド１８５との二重膜からなるキャッピング膜１９０を形成することが特徴である。
多層金属配線を採用する構造では、図５及び図６のように二重のキャッピング膜１９０上に他の層間絶縁膜を蒸着した後、前述のような方法で二重ダマシンあるいは単一ダマシンがまた進められる。この時、キャッピング膜１９０は絶縁膜１１０の機能を担当し、絶縁膜１２５，１１５として低誘電膜を使用しても本発明によるキャッピング膜１９０はその低誘電膜とのエッチング選択比は優秀である。従って、低誘電膜をエッチングする時にすでに形成しておいた配線１７０または１７８がエッチングされる心配はなく、Ｃｕに対する拡散防止機能を確実に担当できて漏れを減少させることができる。
図１に図示された従来の場合と図６に図示された本発明の場合とによるサンプルをそれぞれ１６個ずつ準備して最も隣接した２配線間の漏れ特性を測定した。サンプル準備条件はキャッピング膜９，１９０を除いては同一にした。従来の場合のキャッピング膜９はシリコンカーバイド単一膜で構成し、本発明のキャッピング膜１９０はシリコンナイトライドとシリコンカーバイドとの二重膜で構成した。２つの場合において、いったん初期漏れ電流レベルを基準に分析したところ、従来技術による場合には３００ｎＡに達することが、本発明による場合には１０ｎＡまで下がることが確認された。従って、従来に対して１／１０ほどに漏れ電流が減ることが分かった。
そして、２００℃、５ＭＶ／ｃｍの条件下で最も隣接した２配線間でのＢＴＳ（Ｂｉａｓ Ｔｈｅｒｍａｌ Ｓｔｒｅｓｓ）特性を実験した。従来技術の場合１６個のサンプルのうち５つがＢＴストレスを印加するとすぐに初期不良が発生したが、本発明の場合には１つの初期不良もなかった。
図７の曲線（ａ）及び（ｂ）はそれぞれ従来技術と本発明とを適用した場合のＢＴＳテストでのワイブルプロットを示す。図７に示されているように、与えられた条件下で破壊時間は累積された信頼性が５０％である時、従来（ａ）の場合に１．３Ｅ６ほどであり、本発明（ｂ）の場合に１．０Ｅ６ほどなので両者とも同一水準内（〜８０％減少）でありつつ若干減少することがわかる。しかし、形状因子の側面で本発明（ｂ）の場合に数十倍以上改善されて寿命延長の側面ではるかに有利な点があると分析された。従って、本発明の適用時に従来技術に対して同一エッチング選択比を有しつつも優秀な漏れ抑制特性を有することが分かる。優秀な漏れ抑制特性はシリコンナイトライドと層間絶縁膜との接着がシリコンカーバイドと層間絶縁膜との接着より優秀なためであると推測される。
一方、図８の曲線（ａ）と（ｂ）とはそれぞれ従来技術と本発明とを適用した場合の電気移動に対する抵抗テストでのワイブルプロットを示す。同じ評価条件で、破壊時間は累積された信頼性が５０％である時、従来（ａ）の場合に１００時間未満であって分散が非常に不良である。一方、本発明（ｂ）の場合に破壊時間は１５０時間以上であって標準偏差σ＝０．４２ほどと非常に良好な分散を示している。従って、従来に対して本発明の場合に非常に良好な結果を示すと分析された。このような結果が示される原因は、従来の場合シリコンカーバイドとＣｕ配線間の界面が不安なためにＣｕ／シリコンカーバイド界面でボイドが発生して初期不良がかなり現れるためであると見られる。しかし、本発明を適用した場合には、Ｃｕ／シリコンナイトライド／シリコンカーバイド界面特性が向上されてその界面ではボイドが観察されなかった。
以上、本発明が実施例を参照して開示されたが、特許請求の範囲に示された技術的思想を外れない範囲で当該分野の当業者によりさまざまな変形が可能であることは理解され、また本発明の範囲は説明された実施例により定められるのではなく、特許請求の範囲に記載された技術的思想により定められるものであることはもちろんである。
本発明の二重キャンピング膜を有する半導体素子の配線及びその形成方法は、配線材料にＣｕを利用してより速度の速い素子の製造に効果的に適用可能である。
従来技術により単一ダマシン配線が形成された状態を図示した図面である。 本発明の１実施形態による配線及びその形成方法を説明するための図面である。 本発明の１実施形態による配線及びその形成方法を説明するための図面である。 本発明の１実施形態による配線及びその形成方法を説明するための図面である。 本発明の１実施形態による配線及びその形成方法を説明するための図面である。 本発明の他の実施形態による配線及びその形成方法を説明するための図面である。 従来技術と本発明とによる配線のＢＴＳ特性を実験したグラフである。 従来技術と本発明とによる配線の電気移動に対する抵抗を実験したグラフである。
符号の説明
１００ 基板
１０５ 層間絶縁膜
１１０，１１５，１２０，１２５ 絶縁膜
１３０ ビアトレンチ
１３５ 導線トレンチ
１４０ 溝
１５０ バリアメタル膜
１６０ 金属層
１７０ 配線
１７５ プラズマ処理
１８０ シリコンナイトライド
１８５ シリコンカーバイド
１９０ キャッピング膜

Claims (16)

  1. 内部に配線形態の溝を有する層間絶縁膜と、
    前記溝内壁上のバリアメタル膜と、
    前記バリアメタル膜上に前記溝を埋め込みつつ前記層間絶縁膜の上面と平行した上面を有して配線をなす金属層と、
    前記層間絶縁膜と金属層上面とを被覆するキャッピング膜であり、シリコンナイトライドとシリコンカーバイドとが順次積層された二重膜からなるキャッピング膜とを含むことを特徴とする半導体素子の配線。
  2. 前記金属層はＣｕまたはＣｕ合金であることを特徴とする請求項１に記載の半導体素子の配線。
  3. 前記バリアメタル膜はチタン、タンタル、タングステンまたはそれらの窒化物であることを特徴とする請求項１に記載の半導体素子の配線。
  4. 前記配線はビアまたは導線からなるダマシン配線であることを特徴とする請求項１に記載の半導体素子の配線。
  5. 前記配線はビアとその上に重畳された導線からなるダマシン配線であることを特徴とする請求項１に記載の半導体素子の配線。
  6. 前記シリコンナイトライドとシリコンカーバイドとはそれぞれ１０〜１０００Åの厚さを有することを特徴とする請求項１に記載の半導体素子の配線。
  7. （ａ）基板上に層間絶縁膜を形成する段階と、
    （ｂ）前記層間絶縁膜をエッチングして配線形態の溝を形成する段階と、
    （ｃ）前記溝が形成された結果物上にバリアメタル膜を形成する段階と、
    （ｄ）前記バリアメタル膜上に金属層を形成して前記溝を埋め込む段階と、
    （ｅ）前記層間絶縁膜が露出されるまで前記金属層が形成された結果物の上面を平坦化させる段階と、
    （ｆ）前記平坦化された結果物上にシリコンナイトライドとシリコンカーバイドとを順に積層してキャッピング膜を形成する段階とを含むことを特徴とする半導体素子の配線形成方法。
  8. 前記段階（ｅ）と（ｆ）間に前記平坦化された結果物の表面をプラズマ処理する段階をさらに含むことを特徴とする請求項７に記載の半導体素子の配線形成方法。
  9. 前記プラズマ処理は前記金属層の還元のために水素系プラズマを使用することを特徴とする請求項８に記載の半導体素子の配線形成方法。
  10. 前記プラズマ処理は前記金属層の還元及び表面窒化のためにＮＨ３を含んだプラズマを使用することを特徴とする請求項８に記載の半導体素子の配線形成方法。
  11. 前記金属層としてＣｕまたはＣｕ合金をＣＶＤ、スパッタリングまたはメッキ法で形成することを特徴とする請求項７に記載の半導体素子の配線形成方法。
  12. 前記シリコンナイトライドはＰＥＣＶＤ法で形成し、１０〜１０００Åの厚さを有するように形成することを特徴とする請求項７に記載の半導体素子の配線形成方法。
  13. 前記シリコンカーバイドはＰＥＣＶＤ法で形成し、１０〜１０００Åの厚さを有するように形成することを特徴とする請求項７に記載の半導体素子の配線形成方法。
  14. 前記溝はビアトレンチまたは導線トレンチからなるように形成することを特徴とする請求項７に記載の半導体素子の配線形成方法。
  15. 前記溝はビアトレンチとその上に重畳された導線トレンチからなるように形成することを特徴とする請求項７に記載の半導体素子の配線形成方法。
  16. 前記段階（ｅ）と（ｆ）間に前記金属層の還元及び表面窒化のためにＮＨ３を含むプラズマを使用してプラズマ処理する段階をさらに含み、前記プラズマ処理する段階と前記段階（ｆ）とはインサイチュで行うことを特徴とする請求項７に記載の半導体素子の配線形成方法。
JP2003424686A 2002-12-30 2003-12-22 二重キャッピング膜を有する半導体素子の配線及びその形成方法 Pending JP2004214654A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087245A KR100459733B1 (ko) 2002-12-30 2002-12-30 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법

Publications (1)

Publication Number Publication Date
JP2004214654A true JP2004214654A (ja) 2004-07-29

Family

ID=36695930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424686A Pending JP2004214654A (ja) 2002-12-30 2003-12-22 二重キャッピング膜を有する半導体素子の配線及びその形成方法

Country Status (4)

Country Link
US (4) US7037835B2 (ja)
JP (1) JP2004214654A (ja)
KR (1) KR100459733B1 (ja)
CN (1) CN100350604C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014508422A (ja) * 2011-03-17 2014-04-03 マイクロン テクノロジー， インク． 少なくとも１つの導電性素子を形成する方法、半導体構造を形成する方法、メモリセルおよび関連する半導体構造を形成する方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459733B1 (ko) * 2002-12-30 2004-12-03 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
US7446033B2 (en) 2005-01-25 2008-11-04 Samung Electronics Co., Ltd. Method of forming a metal interconnection of a semiconductor device, and metal interconnection formed by such method
KR100688561B1 (ko) * 2005-01-25 2007-03-02 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
US9385034B2 (en) * 2007-04-11 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Carbonization of metal caps
KR20090035127A (ko) * 2007-10-05 2009-04-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7737029B2 (en) * 2008-03-18 2010-06-15 Samsung Electronics Co., Ltd. Methods of forming metal interconnect structures on semiconductor substrates using oxygen-removing plasmas and interconnect structures formed thereby
US8492289B2 (en) 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
US8039920B1 (en) * 2010-11-17 2011-10-18 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby
US8845912B2 (en) * 2010-11-22 2014-09-30 Microcontinuum, Inc. Tools and methods for forming semi-transparent patterning masks
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
CN102903665A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
DE102012204159A1 (de) * 2012-03-16 2013-03-14 Continental Automotive Gmbh Leistungshalbleitermodul und Verfahren zur Herstellung desselben
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
GB2585294B (en) * 2018-02-23 2022-08-31 Schlumberger Technology Bv Rotary steerable system with cutters
US11069526B2 (en) * 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US11164776B2 (en) 2019-09-30 2021-11-02 International Business Machines Corporation Metallic interconnect structure
DE102020126161B4 (de) 2020-05-29 2024-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduzierung der Elektromigration
CN112018077A (zh) * 2020-07-29 2020-12-01 复旦大学 一种铜互连结构及其制造方法
US11532549B2 (en) * 2020-11-13 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Two 2D capping layers on interconnect conductive structure to increase interconnect structure reliability

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
JP2002009150A (ja) * 2000-06-20 2002-01-11 Nec Corp 半導体装置、その製造方法及び製造装置
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
JP2002289689A (ja) * 2001-03-28 2002-10-04 Fujitsu Ltd 半導体集積回路装置とその製造方法
JP2002353310A (ja) * 2001-05-10 2002-12-06 Samsung Electronics Co Ltd 半導体素子の連結配線形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
JP2781706B2 (ja) * 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR0128491B1 (ko) * 1993-04-14 1998-04-07 모리시다 요이치 반도체 장치 및 그 제조방법
JP3607424B2 (ja) * 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
JPH11150101A (ja) 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法
JP2001257327A (ja) 2000-03-10 2001-09-21 Nec Corp 半導体装置およびその製造方法
JP4669108B2 (ja) 2000-06-02 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置用ＷＳｉ膜、半導体装置、半導体装置用ＷＳｉ膜の製造方法、及び半導体装置の製造方法
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
JP2002280523A (ja) 2001-03-16 2002-09-27 Nec Corp 半導体記憶装置とその製造方法
JP2002329722A (ja) 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
JP2003142579A (ja) 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US6656840B2 (en) * 2002-04-29 2003-12-02 Applied Materials Inc. Method for forming silicon containing layers on a substrate
US6756321B2 (en) * 2002-10-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a capping layer over a low-k dielectric with improved adhesion and reduced dielectric constant
KR100459733B1 (ko) * 2002-12-30 2004-12-03 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
US6873057B2 (en) * 2003-02-14 2005-03-29 United Microelectrtonics Corp. Damascene interconnect with bi-layer capping film
US7176119B2 (en) * 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
US7534732B1 (en) * 2006-02-17 2009-05-19 Spansion Llc Semiconductor devices with copper interconnects and composite silicon nitride capping layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
JP2002009150A (ja) * 2000-06-20 2002-01-11 Nec Corp 半導体装置、その製造方法及び製造装置
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
JP2002289689A (ja) * 2001-03-28 2002-10-04 Fujitsu Ltd 半導体集積回路装置とその製造方法
JP2002353310A (ja) * 2001-05-10 2002-12-06 Samsung Electronics Co Ltd 半導体素子の連結配線形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014508422A (ja) * 2011-03-17 2014-04-03 マイクロン テクノロジー， インク． 少なくとも１つの導電性素子を形成する方法、半導体構造を形成する方法、メモリセルおよび関連する半導体構造を形成する方法

Also Published As

Publication number Publication date
US7205666B2 (en) 2007-04-17
US20040135261A1 (en) 2004-07-15
CN100350604C (zh) 2007-11-21
US20070138642A1 (en) 2007-06-21
CN1516276A (zh) 2004-07-28
KR20040060447A (ko) 2004-07-06
KR100459733B1 (ko) 2004-12-03
US20060163736A1 (en) 2006-07-27
US7037835B2 (en) 2006-05-02
US7605472B2 (en) 2009-10-20
US7951712B2 (en) 2011-05-31
US20100003814A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
US7205666B2 (en) Interconnections having double capping layer and method for forming the same
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US7663239B2 (en) Semiconductor device and method for fabricating the same
KR100703973B1 (ko) 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
JP4819501B2 (ja) 配線構造およびその製造方法
US20050263902A1 (en) Barrier free copper interconnect by multi-layer copper seed
US20120142188A1 (en) Anchored damascene structures
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US7659626B2 (en) Semiconductor device including a barrier metal film
JP2008060243A (ja) 半導体装置およびその製造方法
US7666782B2 (en) Wire structure and forming method of the same
US6818557B1 (en) Method of forming SiC capped copper interconnects with reduced hillock formation and improved electromigration resistance
KR101088813B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US7682967B2 (en) Method of forming metal wire in semiconductor device
US20090001579A1 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
JP2009188101A (ja) 半導体装置及びその製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
KR20000027278A (ko) 반도체 소자의 금속 배선 형성 방법
JP2004128109A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091013

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091113