JP2002329722A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002329722A JP2002329722A JP2001132696A JP2001132696A JP2002329722A JP 2002329722 A JP2002329722 A JP 2002329722A JP 2001132696 A JP2001132696 A JP 2001132696A JP 2001132696 A JP2001132696 A JP 2001132696A JP 2002329722 A JP2002329722 A JP 2002329722A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- aluminum
- bonding pad
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910052802 copper Inorganic materials 0.000 claims abstract description 228
- 239000010949 copper Substances 0.000 claims abstract description 228
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 203
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 111
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- 229910052814 silicon oxide Inorganic materials 0.000 description 35
- 230000004888 barrier function Effects 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 230000015572 biosynthetic process Effects 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 230000002265 prevention Effects 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 3
- 239000005751 Copper oxide Substances 0.000 description 3
- 229910000431 copper oxide Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
ンディングパッドが形成されている半導体装置であっ
て、ボンディングパッドを形成する工程がより有効に活
用される半導体装置とその製造方法を提供する。 【解決手段】 本発明による半導体装置は、基板(10
1)と、基板(101)の上面側に形成された銅配線層
(104、108、122、124)と、アルミニウム
系材料で、銅配線層(104、108、122、12
4)の上面側に形成されたアルミボンディングパッド
(112)と、そのアルミニウム系材料と同一の材料
で、銅配線層(104、108、122、124)の上
面側に形成されたアルミ配線(126)とを備えてい
る。
Description
の製造方法に関する。本発明は、特に、銅配線を用いた
半導体装置であって、アルミニウムによりボンディング
パッドが形成されている半導体装置及びその製造方法に
関する。
集積回路では、従来用いられてきたアルミ系配線に代わ
る配線材料が求められている。半導体集積回路の微細化
に伴い、配線に起因する遅延時間が、トランジスタ素子
による遅延時間に比べて相対的に大きくなりつつある。
更に、配線幅の微細化に伴って、配線抵抗が増大してい
る。配線抵抗の増大は、電源線の電位降下とクロック信
号の遅延時間のバラツキとを招き、誤動作の原因とな
る。加えて、配線に流れる電流密度が増加し、エレクト
ロマイグレーションの信頼性への影響が深刻化してい
る。アルミ系配線を使用して、これらの問題に対応する
ことは困難である。
積回路で使用される配線材料として、銅が有望視されて
いる。銅は、抵抗が低く、且つ、高いエレクトロマイグ
レーション耐性を有する。これらの銅の特性は、サブク
ォータミクロン世代以降の半導体集積回路で使用される
上で好適である。
ングパッドも銅で形成することが普通に考えられる。
ドは酸化されやすく、ボンディングパッドの酸化に起因
する問題が発生し得る。銅は、非常に酸化されやすい材
料である。更に、大気中では、大気に含まれる水分によ
り酸化が加速される。銅で形成されたボンディングパッ
ドの表面は、容易に酸化される。ボンディングパッドの
表面が酸化されると、ワイヤーがボンディングされたと
きに、ワイヤーとボンディングパッドとの密着強度が充
分に得られない。更に、銅の酸化は、表面層に留まらず
銅の内部にまで深く進行する。銅で形成されたボンディ
ングパッドは、ボンディングボールにより被覆されずに
露出している部分から酸化され、ボンディングパッドの
腐食が進行する。最終的には、ボンディングパッドの全
体が腐食され得る。更に腐食が進行すると、ボンディン
グパッドに接続された銅配線が腐食され得る。
に、アルミニウムで形成されたボンディングパッドを備
えた半導体装置が、公開特許公報(特開平11−135
506)に開示されている。公知のその半導体装置は、
図13に示されているように、シリコン基板501の上
面側に、銅配線504が形成されている。銅配線504
は、絶縁保護膜512により被覆されている。絶縁保護
膜512には、銅配線504に到達する開口512aが
設けられている。銅配線504の上面には、アルミ膜5
10が形成されている。アルミ膜510は、開口512
aを介して銅配線504に接続されている。アルミ膜5
10は、ボンディングパッドとして使用される。
体装置の製造方法を示す。図14(a)を参照して、ト
ランジスタが形成されたシリコン基板601の上面に、
層間膜としてシリコン酸化膜602がCVD法により形
成される。シリコン酸化膜602の膜厚は、典型的に
は、約1μmである。続いて、フォトリソグラフィー技
術とドライエッチング技術を使用して、深さ50nmの
溝602aが形成される。溝602aの深さは、550
nmである。更に、シリコン基板601に形成されたト
ランジスタの、ソース、ドレイン及びゲートに到達する
開口が形成される。但し、形成された開口は、図14
(a)には図示されていない。更に、窒化チタン膜と銅
膜とが、CVD法により、順次に形成される。窒化チタ
ン膜は、銅膜の拡散を防止し、更に、銅膜とシリコン酸
化膜602との密着性を向上する。形成された窒化チタ
ン膜と、銅膜との膜厚は、それぞれ、50nm、500
nmである。更に、形成された窒化チタン膜と銅膜との
うち、溝602aの内部にある部分以外の部分が化学的
機械的研磨法(CMP法)により除去される。図14
(a)に示されているように、窒化チタン層603と銅
配線604とが形成される。
リコン膜605、シリコン酸化膜606、窒化シリコン
膜607、及びシリコン酸化膜608が、順次に形成さ
れる。窒化シリコン膜605は、銅配線604からの銅
の拡散を防止する。窒化シリコン膜607とシリコン酸
化膜608とには、図14(b)に示されているよう
に、溝608aが形成される。溝608aの内部には、
銅配線604に到達する溝606aが形成される。
タン膜がCVD法により形成される。窒化チタン膜の厚
さは、50nmである。形成された窒化チタン膜は、異
方性エッチングによりエッチバックされる。溝608a
の側壁には、窒化チタン膜が完全には除去されずに残
り、窒化チタン層609が形成される。同様に、溝60
6aの側壁には、窒化チタン膜が完全には除去されずに
残り、窒化チタン層610が形成される。
ン層609及び610が形成されるまでの間、銅配線6
04の表面は露出され、酸化銅が形成される。加えて、
窒化チタン膜のエッチバックの際に銅配線604の表面
には、デポ物が残る。そこで、窒化チタン層610の形
成の後、O2プラズマ、希フッ酸、及びH(hfac)
ガスを使用して、第1層銅配線604の表面に形成され
た酸化銅とデポ物が除去される。
形成された銅膜のうち、溝606a及び608aの内部
にある部分以外の部分がCMP法により除去され、図1
4(c)に示されているように、銅配線611が形成さ
れる。
に、窒化シリコンにより、絶縁保護膜612がCVD法
で形成される。更に、リソグラフィー技術及びドライエ
ッチング技術を使用して、開口613が形成される。
(hfac)ガスを使用して、銅配線611の表面に形
成される酸化銅が除去される。更に、アルミ膜が、スパ
ッタ法により形成される。形成されたアルミ膜は、リソ
グラフィー技術とエッチング技術を使用して、パターニ
ングされ、アルミボンディングパッド614が形成され
る。
は、第2層銅配線611の上面側に形成されたアルミ膜
は、ボンディングパッドの形成にしか用いられない。形
成されたアルミ膜は、より有効に活用されることが望ま
れる。
線の上にアルミニウム系の材料によりボンディングパッ
ドが形成されている半導体装置であって、ボンディング
パッドを形成する工程がより有効に活用される半導体装
置とその製造方法を提供することにある。
ニウム系の材料によりボンディングパッドが形成されて
いる半導体装置であって、より多くの配線層を形成でき
る半導体装置とその製造方法を提供する。
の手段は、下記のように表現される。その表現中に現れ
る技術的事項には、括弧()つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の複数の実
施の形態のうちの、少なくとも1つの実施の形態を構成
する技術的事項、特に、その実施の形態に対応する図面
に表現されている技術的事項に付せられている参照番
号、参照記号等に一致している。このような参照番号、
参照記号は、請求項記載の技術的事項と実施の形態の技
術的事項との対応・橋渡しを明確にしている。このよう
な対応・橋渡しは、請求項記載の技術的事項が実施の形
態の技術的事項に限定されて解釈されることを意味しな
い。
1)と、基板(101)の上面側に形成された銅配線層
(104、108、122、124、304、308)
と、アルミニウム系材料で、銅配線層(104、10
8、122、124、304、308)の上面側に形成
されたアルミボンディングパッド(112)と、そのア
ルミニウム系材料と同一の材料で、銅配線層(104、
108、122、124、304、308)の上面側に
形成されたアルミ配線(126)とを備えている。
アルミ配線(126)とは、一の工程により形成され
る。
線層(104、108、122、124、304、30
8)を被覆し、アルミボンディングパッド(112)の
下面側にある層間絶縁膜(109、110)を備え、銅
配線層(104、108、122、124、304、3
08)は、銅配線(104、122、124)と、アル
ミボンディングパッド(112)と基板(101)との
間に位置し、アルミボンディングパッド(112)と実
質的に同一の面積を有する銅ボンディングパッド(10
8、304、308)とを含み、銅ボンディングパッド
(108、304、308)とアルミボンディングパッ
ド(112)とは、層間絶縁膜(109、110)に設
けられた開口を介して電気的に接続されていることが好
ましい。
2、124、304、308)は、銅配線(104、1
22、124)と、アルミボンディングパッド(11
2)と基板(101)との間に位置する銅ボンディング
パッド(108、304、308)とを含み、銅ボンデ
ィングパッド(108、304、308)は、アルミボ
ンディングパッド(112)と実質的に同一の面積を有
することが好ましい。
04、308)は、アルミボンディングパッド(11
2)に接続され、アルミボンディングパッド(112)
と基板(101)との間に位置する第1銅ボンディング
パッド(308)と、第1銅ボンディングパッド(30
8)に接続され、且つ、第1銅ボンディングパッド(3
08)と基板(101)との間に位置する第2銅ボンデ
ィングパッド(304)とを含むことが好ましい。
コンからなる群から選択された少なくとも一の元素と、
アルミニウムとを含むことが好ましい。
板(201)の上面側に、銅配線層(204、208、
222、224)を形成する工程と、銅配線層(20
4、208、222、224)を被覆する絶縁膜(20
9、210)を形成する工程と、絶縁膜(209、21
0)に銅配線層(204、208、222、224)に
到達する第1開口(235)と、銅配線層(204、2
08、222、224)に到達する第2開口(236)
とを形成する工程と、絶縁膜と銅配線層(204、20
8、222、224)とを被覆するようにアルミニウム
系膜を形成する工程と、形成されたアルミニウム系膜を
エッチングして、第1開口(235)を介して銅配線層
(204、208、222、224)に接続されたアル
ミボンディングパッド(212)と、第2開口(23
6)を介して銅配線層(204、208、222、22
4)に接続されたアルミ配線(226)とを実質的に同
時に形成する工程とを備えている。
ミボンディングパッド(212)と、アルミ配線(22
6)とを被覆する保護絶縁膜(214)を形成する工程
と、保護絶縁膜(214)に、アルミボンディングパッ
ド(212)に到達するボンディング用開口(215)
を形成する工程とを備えていることが好ましい。
線層(204、208、222、224)を形成する工
程は、銅配線(204、222、224)を形成する工
程と、アルミボンディングパッド(212)と実質的に
同一の面積を有する銅ボンディングパッド(208、3
04、308)を形成する工程とを含むことが好まし
い。
04、308)を形成する工程は、アルミボンディング
パッド(212)に接続され、アルミボンディングパッ
ド(212)と基板(201)との間に位置する第1銅
ボンディングパッド(308)を形成する工程と、第1
銅ボンディングパッド(308)に接続され、且つ、第
1銅ボンディングパッド(308)と基板(201)と
の間に位置する第2銅ボンディングパッド(304)を
形成する工程とを備えていることが好ましい。
一形態は、図1に示されているように、シリコン基板1
01を備えている。シリコン基板101には、トランジ
スタのような素子が形成されているが、それらは、図示
されていない。シリコン基板101の上面には、シリコ
ン酸化膜102が形成されている。
形成されるボンディングパッド形成領域Aと、配線が形
成される配線形成領域Bとで、異なる構造を有する。ボ
ンディングパッド形成領域A内では、図1(a)に示さ
れているように、バリアメタル103と銅配線104と
がシリコン酸化膜102に埋め込まれている。同様に、
配線形成領域B内では、図1(b)に示されているよう
に、バリアメタル121と銅配線122とがシリコン酸
化膜102に埋め込まれている。
3、銅配線104、バリアメタル121、及び銅配線1
22は、銅拡散防止膜105により被覆されている。銅
拡散防止膜105は、例えば、窒化シリコンのように銅
の拡散を防止する膜で形成されている。銅拡散防止膜1
05は、シリコン酸化膜106により被覆されている。
防止膜105とシリコン酸化膜106とのうち、ボンデ
ィングパッド形成領域A内にある部分には、銅配線10
4に到達するコンタクトが形成されている。更に、シリ
コン酸化膜106には、溝が形成されている。その溝と
コンタクトに、バリアメタル107と銅パッド108と
が、順次に埋め込まれている。
銅拡散防止膜105とシリコン酸化膜106とのうち、
配線形成領域B内にある部分には、銅配線122に到達
するコンタクトが形成されている。更に、シリコン酸化
膜106には、溝が形成されている。その溝とコンタク
トに、バリアメタル123と銅配線124とが、順次に
埋め込まれている。
7、銅パッド108、バリアメタル123及び銅配線1
24は、シリコン窒化膜109に被覆されている。シリ
コン窒化膜109はシリコン酸化膜110に被覆されて
いる。
10とのうち、ボンディングパッド形成領域A内にある
部分には、図1(a)に示されているように、銅パッド
108に到達する接続ビアが形成されている。銅パッド
108の上面側には、窒化チタン層111とアルミパッ
ド112と窒化チタン層113とが、順次に形成され
る。アルミパッド112は、アルミニウム系材料で形成
されている。より詳細には、アルミパッド112は、ア
ルミニウムに、銅及びシリコンからなる群から選択され
た少なくとも一の元素が添加された材料により形成され
る。アルミパッド112は、シリコン基板101の上面
側からみたとき、銅パッド108と実質的に同一の面積
を有する。窒化チタン層113は、アルミパッド112
の一部を被覆する。窒化チタン層111とアルミパッド
112と窒化チタン層113とは、その接続ビアを介し
て銅パッド108に電気的に接続される。
化膜110とのうち配線形成領域B内にある部分には、
図1(b)に示されているように、銅配線124に到達
する他の接続ビアが形成されている。銅配線124の上
面側には、窒化チタン層125とアルミ配線126と窒
化チタン層127とが順次に形成されている。窒化チタ
ン層125とアルミ配線126と窒化チタン層127と
は、その接続ビアを介して銅配線124に電気的に接続
される。窒化チタン層125、アルミ配線126及び窒
化チタン層127は、窒化チタン層111、アルミパッ
ド112及び窒化チタン層113と、同一の工程によ
り、実質的に同時に形成される。アルミ配線126は、
アルミパッド112と同一の材料により形成されること
になる。
3、及び窒化チタン層127は、絶縁保護膜114によ
り被覆される。絶縁保護膜114には、アルミパッド1
12に到達する開口が形成されている。この開口を通し
て、図示されないボンディングワイヤーとアルミパッド
112とが接続される。
の実施の一形態の製造方法を示す。図2(a)、(b)
に示されているように、シリコン基板201の上面にシ
リコン酸化膜202が形成される。ボンディングパッド
形成領域Aと配線形成領域Bとの双方において、シリコ
ン酸化膜202には銅配線形成用溝231が形成され
る。
面に、バリアメタル膜が形成される。そのバリアメタル
膜は、銅の拡散を防止可能な導電膜で形成される。その
バリアメタル膜の上に、銅膜がメッキ法により形成され
る。更に、形成されたバリアメタル膜と銅膜のうち、銅
配線形成用溝231の内部にある部分以外の部分が、C
MP法により除去される。図3(a)に示されているよ
うに、ボンディングパッド形成領域Aにある銅配線形成
用溝231の内部に、バリアメタル203と銅配線20
4とが形成される。更に、図3(b)に示されているよ
うに、配線形成領域Bにある銅配線形成用溝231の内
部に、バリアメタル221と銅配線222とが形成され
る。
いるように、シリコン酸化膜202、バリアメタル20
3、銅配線204、バリアメタル221及び銅配線22
2の上に、銅拡散防止膜205が形成される。銅拡散防
止膜205は、窒化シリコンのように銅の拡散を防止す
る材料で形成される。更に、銅拡散防止膜205の上
に、シリコン酸化膜206が形成される。続いて、シリ
コン酸化膜206に、銅パッド形成用溝233と銅配線
形成用溝234とが実質的に同時に形成される。銅パッ
ド形成用溝233は、ボンディングパッド形成領域A内
に形成され、銅配線形成用溝234は、配線形成領域B
内に形成される。更に、銅パッド形成用溝233と銅配
線形成用溝234との底面から、それぞれ、銅配線接続
ビア232aと銅配線接続ビア232bとが実質的に同
時に形成される。銅配線接続ビア232aは、銅パッド
形成用溝233の底面から銅配線204に到達する。同
様に、銅配線接続ビア232bは、銅配線形成用溝23
4の底面から銅配線222に到達する。
面に、バリアメタル膜が形成される。そのバリアメタル
膜は、銅の拡散を防止可能な導電膜で形成される。その
バリアメタル膜の上に、銅膜がメッキ法により形成され
る。更に、形成されたバリアメタル膜と銅膜のうち、銅
配線接続ビア232a、銅配線接続ビア232b、銅パ
ッド形成用溝233、及び銅配線形成用溝234の内部
にある部分以外の部分が、CMP法により除去される。
図5(a)に示されているように、ボンディングパッド
形成領域Aには、銅配線接続ビア232aと銅パッド形
成用溝233とを埋め込むように、バリアメタル207
と銅パッド208とが形成される。図5(b)に示され
ているように、配線形成領域Bには、銅配線接続ビア2
32bと銅配線形成用溝234とを埋め込むように、バ
リアメタル223と銅配線224とが形成される。
いるように、シリコン基板201の上面側の全面に、銅
拡散防止膜209とシリコン酸化膜210とが順次に形
成される。銅拡散防止膜209は、窒化シリコン、シリ
コンカーバイト、酸化窒化シリコン、炭化窒化シリコン
のように銅の拡散を防止する材料により形成される。
いるように、パッド接続ビア235と配線接続ビア23
6とが、実質的に同時に形成される。パッド接続ビア2
35は、ボンディングパッド形成領域A内に形成され、
配線接続ビア236は、配線形成領域B内に形成され
る。パッド接続ビア235は、銅拡散防止膜209とシ
リコン酸化膜210とを貫通して、銅パッド208の上
面に到達する。配線接続ビア236は、銅拡散防止膜2
09とシリコン酸化膜210とを貫通して、銅配線22
4に到達する。
面に、第1窒化チタン膜、アルミニウム系膜、及び第2
窒化チタン膜が、順次に形成される。第1窒化チタン膜
は、アルミニウム系膜と銅パッド208及び銅配線22
4との間に介設され、形成されたアルミニウム系膜が、
銅パッド208及び銅配線224と反応することを防
ぐ。アルミニウム系膜は、アルミニウムに、銅及びシリ
コンからなる群から選択された少なくとも一の元素が添
加された材料により形成される。第2窒化チタン膜は、
アルミニウム系膜を被覆し、反射防止膜として機能す
る。更に、形成された第1窒化チタン膜、アルミニウム
系膜、及び第2窒化チタン膜が、順次にエッチングされ
る。図8(a)に示されているように、窒化チタン層2
11、アルミパッド212、及び窒化チタン層213が
ボンディングパッド形成領域Aに形成される。このとき
同時に、図8(b)に示されているように、配線形成領
域Bに、窒化チタン層225、アルミ配線226及び窒
化チタン層227が形成される。アルミパッド212
は、シリコン基板201の上面側からみたとき、銅パッ
ド208と実質的に同一の面積を有する。
コン基板201の上面側の全面が、絶縁保護膜214に
より形成される。
化チタン層213と絶縁保護膜214とのうち、アルミ
パッド212の上にある部分が除去されて、開口215
が形成される。開口215を介して、アルミパッド21
2にボンディングワイヤーが接続される。
銅パッド208の上面にアルミパッド212が形成され
ると同時に、銅配線224の上面にアルミ配線226が
形成される。アルミパッド212を形成する工程が、同
時に、一の配線層を形成する工程として活用される。更
に、半導体装置に一の配線層が追加され、設計時の自由
度が向上する。
実施の形態を示す。本実施の形態では、銅配線104と
銅パッド108の代わりに、アルミパッド112とシリ
コン基板101との間に、複数の銅パッド304及び銅
パッド308が形成される。銅パッド308は、シリコ
ン窒化膜109とシリコン酸化膜110とに形成された
接続ビアを介して、アルミパッド112に機械的に電気
的に接続される。銅パッド304と銅パッド308との
間は、接続ビアにより機械的に、電気的に接続される。
銅パッド304と銅パッド308とは、アルミパッド1
12と、実質的に同一の面積を有する。銅パッド304
と銅パッド308との接触面積と、銅パッド308とア
ルミパッド112との接触面積とを大きくとることが可
能である。これにより、銅パッド304と銅パッド30
8との接続強度、銅パッド308とアルミパッド112
との接続強度を充分に高くできる。このような構造を有
するアルミパッド112と銅パッド304と銅パッド3
08とは、機械的強度が高い。
法は、図2(a)に示されている銅配線形成用溝231
と、図4(a)に示されている銅配線接続ビア232a
の形状が変更される点以外、図2〜図10に示された半
導体装置の製造方法と同一である。
置の構造を示しており、その半導体装置には、2層の銅
パッドが積層されている。銅配線がn層ある場合、最高
で、n層の銅パッドが積層され、接続されることが可能
である。より多くの銅パッドが積層されると、半導体装
置の機械的強度が高くなる。また、所望の機械的強度を
得るために、シリコン基板101から離れている順にm
層(m≦n)の銅パッドが機械的に接続されることが可
能である。
されているように、複数個の接続ビアによりなされるこ
とが可能であり、図12(c)に示されているように、
一の銅パッド間接続ビア307によりなされることが可
能である。また、図12(a)に示されているように、
断面が実質的に正方形である複数個の銅パッド間接続ビ
ア305が、行列状に並べられて、銅パッド相互の接続
がなされることが可能である。更に、図12(b)に示
されているように、断面が実質的に長方形の銅パッド間
接続ビア306が並べられて、銅パッド相互の接続がな
されることが可能である。
ム系の材料によりボンディングパッドが形成されている
半導体装置であって、ボンディングパッドを形成する工
程がより有効に活用される半導体装置とその製造方法が
提供される。
ニウム系の材料によりボンディングパッドが形成されて
いる半導体装置であって、より多くの配線層を形成でき
る半導体装置とその製造方法が提供される。
態を示す。
実施の一形態を示す。
実施の一形態を示す。
実施の一形態を示す。
実施の一形態を示す。
実施の一形態を示す。
実施の一形態を示す。
実施の一形態を示す。
実施の一形態を示す。
法の実施の一形態を示す。
他の形態を示す。
とを接続する接続ビアの形状を示す。
す。
す。
Claims (11)
- 【請求項1】 基板と、 前記基板の上面側に形成された銅配線層と、 アルミニウム系材料で、前記銅配線層の上面側に形成さ
れたアルミボンディングパッドと、 前記アルミニウム系材料で、前記銅配線層の上面側に形
成されたアルミ配線とを備える半導体装置。 - 【請求項2】 請求項1に記載の半導体装置において、 前記アルミボンディングパッドと、前記アルミ配線と
は、一の工程により形成された半導体装置。 - 【請求項3】 請求項1に記載の半導体装置において、 更に、前記銅配線層を被覆し、前記アルミボンディング
パッドの下面側にある層間絶縁膜を備え、 前記銅配線層は、 銅配線と、 前記アルミボンディングパッドと前記基板との間に位置
する銅ボンディングパッドとを含み、 前記銅ボンディングパッドと前記アルミボンディングパ
ッドとは、前記層間絶縁膜に設けられた開口を介して電
気的に接続された半導体装置。 - 【請求項4】 請求項1に記載の半導体装置において、 前記銅配線層は、 銅配線と、 前記アルミボンディングパッドと前記基板との間に位置
する銅ボンディングパッドとを含み、 前記銅ボンディングパッドは、前記アルミボンディング
パッドと実質的に同一の面積を有する半導体装置。 - 【請求項5】 請求項4に記載の半導体装置において、 前記銅ボンディングパッドは、 前記アルミボンディングパッドに接続され、前記アルミ
ボンディングパッドと前記基板との間に位置する第1銅
ボンディングパッドと、 前記第1銅ボンディングパッドに接続され、且つ、前記
第1銅ボンディングパッドと前記基板との間に位置する
第2ボンディングパッドとを含む半導体装置。 - 【請求項6】 請求項1に記載の半導体装置において、 前記アルミニウム系材料は、銅及びシリコンからなる群
から選択された少なくとも一の元素と、アルミニウムと
を含む半導体装置。 - 【請求項7】 基板の上面側に、銅配線層を形成する工
程と、 前記銅配線層を被覆する絶縁膜を形成する工程と、 前記絶縁膜に前記銅配線層に到達する第1開口と、前記
銅配線層に到達する第2開口とを形成する工程と、 前記絶縁膜と前記銅配線層とを被覆するようにアルミニ
ウム系膜を形成する工程と、 前記アルミニウム系膜をエッチングして、前記第1開口
を介して前記銅配線層に接続されたアルミボンディング
パッドと、前記第2開口を介して前記銅配線層に接続さ
れたアルミ配線とを実質的に同時に形成する工程とを備
えている半導体装置の製造方法。 - 【請求項8】 請求項7に記載の半導体装置の製造方法
において更に、 前記アルミボンディングパッドと、前記アルミ配線とを
被覆する保護絶縁膜を形成する工程と、 前記保護絶縁膜に前記アルミボンディングパッドに到達
するボンディング用開口を形成する工程とを備えている
半導体装置の製造方法。 - 【請求項9】 請求項7に記載の半導体装置の製造方法
において、 前記銅配線層を形成する工程は、 銅配線を形成する工程と、 前記アルミボンディングパッドと実質的に同一の面積を
有する銅ボンディングパッドを形成する工程とを含む半
導体装置の製造方法。 - 【請求項10】 請求項9に記載の半導体装置の製造方
法において、 前記銅ボンディングパッドを形成する工程は、 前記アルミボンディングパッドに接続され、前記アルミ
ボンディングパッドと前記基板との間に位置する第1銅
ボンディングパッドを形成する工程と、 前記第1銅ボンディングパッドに接続され、且つ、前記
第1銅ボンディングパッドと前記基板との間に位置する
第2ボンディングパッドを形成する工程とを備えている
半導体装置の製造方法。 - 【請求項11】 請求項7に記載の半導体装置の製造方
法において、 前記アルミニウム系材料は、銅及びシリコンからなる群
から選択された少なくとも一の元素と、アルミニウムと
を含む半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001132696A JP2002329722A (ja) | 2001-04-27 | 2001-04-27 | 半導体装置及びその製造方法 |
US10/127,266 US7122902B2 (en) | 2001-04-27 | 2002-04-22 | Semiconductor device |
TW091108814A TW543131B (en) | 2001-04-27 | 2002-04-26 | Semiconductor device |
KR1020020023160A KR20020083505A (ko) | 2001-04-27 | 2002-04-26 | 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001132696A JP2002329722A (ja) | 2001-04-27 | 2001-04-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002329722A true JP2002329722A (ja) | 2002-11-15 |
Family
ID=18980671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001132696A Pending JP2002329722A (ja) | 2001-04-27 | 2001-04-27 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7122902B2 (ja) |
JP (1) | JP2002329722A (ja) |
KR (1) | KR20020083505A (ja) |
TW (1) | TW543131B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299947A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置の製造方法 |
JP2012054588A (ja) * | 2003-04-10 | 2012-03-15 | Agere Systems Inc | 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7192335B2 (en) * | 2002-08-29 | 2007-03-20 | Micron Technology, Inc. | Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates |
JP2003031575A (ja) * | 2001-07-17 | 2003-01-31 | Nec Corp | 半導体装置及びその製造方法 |
US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
KR100459733B1 (ko) * | 2002-12-30 | 2004-12-03 | 삼성전자주식회사 | 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법 |
JP4170103B2 (ja) * | 2003-01-30 | 2008-10-22 | Necエレクトロニクス株式会社 | 半導体装置、および半導体装置の製造方法 |
WO2004093184A1 (ja) | 2003-04-15 | 2004-10-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2005235860A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US20050224987A1 (en) * | 2004-04-07 | 2005-10-13 | Hortaleza Edgardo R | Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits |
JP2005347622A (ja) * | 2004-06-04 | 2005-12-15 | Seiko Epson Corp | 半導体装置、回路基板及び電子機器 |
US7361993B2 (en) | 2005-05-09 | 2008-04-22 | International Business Machines Corporation | Terminal pad structures and methods of fabricating same |
US7812448B2 (en) * | 2006-08-07 | 2010-10-12 | Freescale Semiconductor, Inc. | Electronic device including a conductive stud over a bonding pad region |
CN101630667A (zh) * | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 形成具有铜互连的导电凸块的方法和系统 |
US9293366B2 (en) | 2010-04-28 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias with improved connections |
US10734320B2 (en) * | 2018-07-30 | 2020-08-04 | Infineon Technologies Austria Ag | Power metallization structure for semiconductor devices |
WO2016024387A1 (ja) * | 2014-08-11 | 2016-02-18 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP6437246B2 (ja) | 2014-08-28 | 2018-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6577899B2 (ja) * | 2016-03-31 | 2019-09-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6832755B2 (ja) * | 2017-03-14 | 2021-02-24 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
JP6783688B2 (ja) * | 2017-03-14 | 2020-11-11 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
US10304782B2 (en) | 2017-08-25 | 2019-05-28 | Infineon Technologies Ag | Compressive interlayer having a defined crack-stop edge extension |
US11127693B2 (en) | 2017-08-25 | 2021-09-21 | Infineon Technologies Ag | Barrier for power metallization in semiconductor devices |
US11031321B2 (en) | 2019-03-15 | 2021-06-08 | Infineon Technologies Ag | Semiconductor device having a die pad with a dam-like configuration |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3781596A (en) * | 1972-07-07 | 1973-12-25 | R Galli | Semiconductor chip carriers and strips thereof |
JP3526376B2 (ja) * | 1996-08-21 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6020640A (en) * | 1996-12-19 | 2000-02-01 | Texas Instruments Incorporated | Thick plated interconnect and associated auxillary interconnect |
US6731007B1 (en) * | 1997-08-29 | 2004-05-04 | Hitachi, Ltd. | Semiconductor integrated circuit device with vertically stacked conductor interconnections |
JPH11135506A (ja) | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
TW392325B (en) * | 1998-05-01 | 2000-06-01 | United Microelectronics Corp | Structure of metallization and process thereof |
US6794752B2 (en) * | 1998-06-05 | 2004-09-21 | United Microelectronics Corp. | Bonding pad structure |
US6117769A (en) * | 1998-08-11 | 2000-09-12 | Advanced Micro Devices, Inc. | Pad structure for copper interconnection and its formation |
US6100195A (en) * | 1998-12-28 | 2000-08-08 | Chartered Semiconductor Manu. Ltd. | Passivation of copper interconnect surfaces with a passivating metal layer |
US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
US6350667B1 (en) * | 1999-11-01 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method of improving pad metal adhesion |
JP3615979B2 (ja) * | 2000-01-18 | 2005-02-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
US6395632B1 (en) * | 2000-08-31 | 2002-05-28 | Micron Technology, Inc. | Etch stop in damascene interconnect structure and method of making |
-
2001
- 2001-04-27 JP JP2001132696A patent/JP2002329722A/ja active Pending
-
2002
- 2002-04-22 US US10/127,266 patent/US7122902B2/en not_active Expired - Fee Related
- 2002-04-26 TW TW091108814A patent/TW543131B/zh active
- 2002-04-26 KR KR1020020023160A patent/KR20020083505A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054588A (ja) * | 2003-04-10 | 2012-03-15 | Agere Systems Inc | 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術 |
JP2007299947A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7122902B2 (en) | 2006-10-17 |
US20020163083A1 (en) | 2002-11-07 |
KR20020083505A (ko) | 2002-11-02 |
TW543131B (en) | 2003-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002329722A (ja) | 半導体装置及びその製造方法 | |
JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
EP0913863A2 (en) | Method of manufacturing semiconductor device with copper wiring film | |
JP2003031575A (ja) | 半導体装置及びその製造方法 | |
JP3177968B2 (ja) | 半導体装置及びその製造方法 | |
JP2001298037A (ja) | 銅パッド構造 | |
JP2000091341A (ja) | 銅ボンド・パッドの処理 | |
JPH11307530A (ja) | 半導体装置及びその製造方法 | |
JP3515363B2 (ja) | 半導体装置の製造方法 | |
JP3012187B2 (ja) | 半導体装置の製造方法 | |
JP2008300675A (ja) | 半導体装置 | |
JP2008300674A (ja) | 半導体装置 | |
US7781334B2 (en) | Method of manufacturing a semiconductor device with through-chip vias | |
US6642622B2 (en) | Semiconductor device with protective layer | |
JPH11102911A (ja) | 半導体装置及びその製造方法 | |
JPH11162980A (ja) | 半導体装置およびその製造方法 | |
JP2002353221A (ja) | 半導体装置およびその製造方法 | |
JP3436672B2 (ja) | 半導体装置及びその製造方法 | |
JP2003031574A (ja) | 半導体装置およびその製造方法 | |
JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2999463B2 (ja) | 半導体装置の多層配線構造およびその製造方法 | |
KR100640948B1 (ko) | 반도체 소자의 패드 형성방법 | |
JP2002151516A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100126 |