JP3436672B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3436672B2 JP3436672B2 JP32418197A JP32418197A JP3436672B2 JP 3436672 B2 JP3436672 B2 JP 3436672B2 JP 32418197 A JP32418197 A JP 32418197A JP 32418197 A JP32418197 A JP 32418197A JP 3436672 B2 JP3436672 B2 JP 3436672B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- semiconductor device
- connection hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、特に接続孔（ビ
ア・ホール）を含む多層配線構造の半導体装置及びその
製造方法に関するものである。
ア・ホール）を含む多層配線構造の半導体装置及びその
製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の微細化・高性能化につ
れて、高信頼性の多層配線技術の開発が要求されてい
る。多層配線の信頼性不良の一つに、配線中を流れる電
子により配線を構成する金属原子が拡散し、配線中にボ
イドが発生することにより抵抗上昇や断線不良を引き起
こす、いわゆるエレクトロマイグレーション不良があ
る。特に接続孔においては、配線のステップ・カバレジ
（段差被覆性）は接続孔の微細化につれ劣化していくた
め、電流密度が増加し、エレクトロマイグレーション耐
性が劣化しやすいという問題があった。ここで、従来の
接続孔を含む多層配線構造の半導体装置及びその製造方
法を図７〜図１１に示す。
れて、高信頼性の多層配線技術の開発が要求されてい
る。多層配線の信頼性不良の一つに、配線中を流れる電
子により配線を構成する金属原子が拡散し、配線中にボ
イドが発生することにより抵抗上昇や断線不良を引き起
こす、いわゆるエレクトロマイグレーション不良があ
る。特に接続孔においては、配線のステップ・カバレジ
（段差被覆性）は接続孔の微細化につれ劣化していくた
め、電流密度が増加し、エレクトロマイグレーション耐
性が劣化しやすいという問題があった。ここで、従来の
接続孔を含む多層配線構造の半導体装置及びその製造方
法を図７〜図１１に示す。
【０００３】まず、図７に示すように、シリコン基板１
０上に第１の層間絶縁膜１１を形成した後、第１のＴｉ
膜１２と第１のＡｌ−Ｃｕ配線１３を形成する。次に、
図８に示すように、全面に第２の層間絶縁膜１４を形成
した後、第２の層間絶縁膜１４を平坦化し、接続孔１５
を開孔する。次に、図９に示すように、Ａｒスパッタエ
ッチングにより接続孔１５の底面の配線の自然酸化膜を
除去した後、スパッタリング法により全面にＴｉ膜とＴ
ｉＮ膜の２層膜から成る密着層１６を形成し、タングス
テン（Ｗ）膜１７を形成する。
０上に第１の層間絶縁膜１１を形成した後、第１のＴｉ
膜１２と第１のＡｌ−Ｃｕ配線１３を形成する。次に、
図８に示すように、全面に第２の層間絶縁膜１４を形成
した後、第２の層間絶縁膜１４を平坦化し、接続孔１５
を開孔する。次に、図９に示すように、Ａｒスパッタエ
ッチングにより接続孔１５の底面の配線の自然酸化膜を
除去した後、スパッタリング法により全面にＴｉ膜とＴ
ｉＮ膜の２層膜から成る密着層１６を形成し、タングス
テン（Ｗ）膜１７を形成する。
【０００４】次に、図１０に示すように、Ｗ膜１７を全
面エッチバックにより除去し、接続孔１５の中にのみＷ
膜１７を残す。次に、図１１に示すように、Ａｒスパッ
タエッチングを行った後、第２のＴｉ膜１８と第２のＡ
ｌ−Ｃｕ配線１９を形成し、最後に保護膜２０を形成す
る。（例えば、ブイ・エル・エス・アイ・マルチレベル
・インターコネクション・コンファレンス(1996)第34頁
から第39頁（VLSI Multilevel Interconnection Confer
ence(1996) pp.34-39 ））。
面エッチバックにより除去し、接続孔１５の中にのみＷ
膜１７を残す。次に、図１１に示すように、Ａｒスパッ
タエッチングを行った後、第２のＴｉ膜１８と第２のＡ
ｌ−Ｃｕ配線１９を形成し、最後に保護膜２０を形成す
る。（例えば、ブイ・エル・エス・アイ・マルチレベル
・インターコネクション・コンファレンス(1996)第34頁
から第39頁（VLSI Multilevel Interconnection Confer
ence(1996) pp.34-39 ））。
【０００５】また、第２の従来例を図１２〜図１５に示
す。まず、図１２に示すように、シリコン基板２１上に
第１の層間絶縁膜２２を形成した後、第１のＴｉ膜２３
と第１のＡｌ−Ｃｕ配線２４を形成する。次に、図１３
に示すように、全面に第２の層間絶縁膜２５を形成した
後、第２の層間絶縁膜２５を平坦化し、接続孔２６を開
孔する。
す。まず、図１２に示すように、シリコン基板２１上に
第１の層間絶縁膜２２を形成した後、第１のＴｉ膜２３
と第１のＡｌ−Ｃｕ配線２４を形成する。次に、図１３
に示すように、全面に第２の層間絶縁膜２５を形成した
後、第２の層間絶縁膜２５を平坦化し、接続孔２６を開
孔する。
【０００６】次に、図１４に示すように、Ａｒスパッタ
エッチングにより接続孔２６の底面の配線の自然酸化膜
を除去した後、第２のＴｉ膜２７を形成し、スパッタリ
ング法により第２のＡｌ−Ｃｕ配線２８を形成する。こ
の時、４００℃前後の温度でスパッタリングを行うため
第２のＡｌ−Ｃｕ配線２８が流動し、接続孔２６の内部
に第２のＡｌ−Ｃｕ配線２８を埋め込むことができる。
エッチングにより接続孔２６の底面の配線の自然酸化膜
を除去した後、第２のＴｉ膜２７を形成し、スパッタリ
ング法により第２のＡｌ−Ｃｕ配線２８を形成する。こ
の時、４００℃前後の温度でスパッタリングを行うため
第２のＡｌ−Ｃｕ配線２８が流動し、接続孔２６の内部
に第２のＡｌ−Ｃｕ配線２８を埋め込むことができる。
【０００７】次に、図１５に示すように、第２のＡｌ−
Ｃｕ配線２８のパターニングを行った後、保護膜２９を
形成する。（例えば、ブイ・エル・エス・アイ・マルチ
レベル・インターコネクション・コンファレンス(1991)
第170 頁から第176 頁（VLSIMultilevel Interconnecti
on Conference(1991) pp.170-176 ））。以上のような
技術を用いれば、高信頼性の多層配線構造の構築が可能
となる。
Ｃｕ配線２８のパターニングを行った後、保護膜２９を
形成する。（例えば、ブイ・エル・エス・アイ・マルチ
レベル・インターコネクション・コンファレンス(1991)
第170 頁から第176 頁（VLSIMultilevel Interconnecti
on Conference(1991) pp.170-176 ））。以上のような
技術を用いれば、高信頼性の多層配線構造の構築が可能
となる。
【０００８】
【発明が解決しようとする課題】しかしながら、第１の
従来例の場合、このような構造では、接続孔１５の充填
材料であるＷ膜１７と第１のＡｌ−Ｃｕ配線１３、第２
のＡｌ−Ｃｕ配線１９の材料が異なるために、電流を流
した場合、エレクトロマイグレーションによるＡｌ原子
の流れが接続孔１５において不連続となり、接続孔１５
の近傍の第１のＡｌ−Ｃｕ配線１３や第２のＡｌ−Ｃｕ
配線１９にボイドが発生し、抵抗上昇や断線に至るとい
う問題があった。すなわち、図１６に示すように、第１
のＡｌ−Ｃｕ配線１３と第２のＡｌ−Ｃｕ配線１９との
間にＷ膜１７が存在するため、Ａｌ原子の流れが不連続
となり、配線中を流れる電子４１によりＡｌ原子が拡散
することによって配線中にボイド４２が発生しやすくな
る。
従来例の場合、このような構造では、接続孔１５の充填
材料であるＷ膜１７と第１のＡｌ−Ｃｕ配線１３、第２
のＡｌ−Ｃｕ配線１９の材料が異なるために、電流を流
した場合、エレクトロマイグレーションによるＡｌ原子
の流れが接続孔１５において不連続となり、接続孔１５
の近傍の第１のＡｌ−Ｃｕ配線１３や第２のＡｌ−Ｃｕ
配線１９にボイドが発生し、抵抗上昇や断線に至るとい
う問題があった。すなわち、図１６に示すように、第１
のＡｌ−Ｃｕ配線１３と第２のＡｌ−Ｃｕ配線１９との
間にＷ膜１７が存在するため、Ａｌ原子の流れが不連続
となり、配線中を流れる電子４１によりＡｌ原子が拡散
することによって配線中にボイド４２が発生しやすくな
る。
【０００９】また、第２の従来例の場合、接続孔２６の
底部の第１のＡｌ−Ｃｕ配線２４と第２のＡｌ−Ｃｕ配
線２８との界面に第２のＴｉ膜２７が存在するために、
電流を流した場合、エレクトロマイグレーションによる
Ａｌ原子の流れが界面において不連続となり、接続孔２
６の近傍の第１のＡｌ−Ｃｕ配線２４や第２のＡｌ−Ｃ
ｕ配線２８にボイドが発生し、抵抗上昇や断線に至ると
いう問題があった。すなわち、図１７に示すように、第
１のＡｌ−Ｃｕ配線２４と第２のＡｌ−Ｃｕ配線２８と
の界面に第２のＴｉ膜２７が存在するため、同様に配線
中を流れる電子５２により配線を構成するＡｌ原子が拡
散することによってボイド５３が発生しやすくなる。
底部の第１のＡｌ−Ｃｕ配線２４と第２のＡｌ−Ｃｕ配
線２８との界面に第２のＴｉ膜２７が存在するために、
電流を流した場合、エレクトロマイグレーションによる
Ａｌ原子の流れが界面において不連続となり、接続孔２
６の近傍の第１のＡｌ−Ｃｕ配線２４や第２のＡｌ−Ｃ
ｕ配線２８にボイドが発生し、抵抗上昇や断線に至ると
いう問題があった。すなわち、図１７に示すように、第
１のＡｌ−Ｃｕ配線２４と第２のＡｌ−Ｃｕ配線２８と
の界面に第２のＴｉ膜２７が存在するため、同様に配線
中を流れる電子５２により配線を構成するＡｌ原子が拡
散することによってボイド５３が発生しやすくなる。
【００１０】したがって、この発明の目的は、上記の問
題点に鑑み、低抵抗かつ高信頼性の接続孔を含む多層配
線構造を形成することができる、半導体装置及びその製
造方法を提供することである。
題点に鑑み、低抵抗かつ高信頼性の接続孔を含む多層配
線構造を形成することができる、半導体装置及びその製
造方法を提供することである。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めこの発明の請求項１記載の半導体装置は、半導体基板
上に設けられた層間絶縁膜に開口された接続孔と、層間
絶縁膜の下に形成され、かつ接続孔の直下の部分が等方
的にエッチングされた第１の配線と、接続孔に埋め込ま
れ、かつ層間絶縁膜上に形成された第１の配線と同じ組
成の第２の配線とを備え、第２の配線の下と、接続孔の
側壁部と、第１の配線と第２の配線との界面の一部に、
第２の配線の密着性を良くするための導電膜が形成さ
れ、第１の配線と第２の配線とが直接接触していること
を特徴とする。
めこの発明の請求項１記載の半導体装置は、半導体基板
上に設けられた層間絶縁膜に開口された接続孔と、層間
絶縁膜の下に形成され、かつ接続孔の直下の部分が等方
的にエッチングされた第１の配線と、接続孔に埋め込ま
れ、かつ層間絶縁膜上に形成された第１の配線と同じ組
成の第２の配線とを備え、第２の配線の下と、接続孔の
側壁部と、第１の配線と第２の配線との界面の一部に、
第２の配線の密着性を良くするための導電膜が形成さ
れ、第１の配線と第２の配線とが直接接触していること
を特徴とする。
【００１２】このように、第１の配線と第２の配線とが
直接接触する構造になっているため、配線に電流が流れ
た場合、エレクトロマイグレーションによって第１と第
２の配線を構成する原子の流れが連続的になり、接続孔
近傍の配線にボイドが発生し難くなり、抵抗の上昇や断
線が発生し難くなる。請求項２記載の半導体装置は、請
求項１において、第１の配線と第２の配線がアルミニウ
ム配線からなる。このように、第１の配線と第２の配線
がアルミニウム配線からなるので、第１のアルミニウム
配線と第２のアルミニウム配線が直接接触する構造にな
り、エレクトロマイグレーションによるＡｌ原子の流れ
が連続的になり、接続孔近傍の配線にボイドが発生し難
くなり、請求項１と同様の作用効果がある。
直接接触する構造になっているため、配線に電流が流れ
た場合、エレクトロマイグレーションによって第１と第
２の配線を構成する原子の流れが連続的になり、接続孔
近傍の配線にボイドが発生し難くなり、抵抗の上昇や断
線が発生し難くなる。請求項２記載の半導体装置は、請
求項１において、第１の配線と第２の配線がアルミニウ
ム配線からなる。このように、第１の配線と第２の配線
がアルミニウム配線からなるので、第１のアルミニウム
配線と第２のアルミニウム配線が直接接触する構造にな
り、エレクトロマイグレーションによるＡｌ原子の流れ
が連続的になり、接続孔近傍の配線にボイドが発生し難
くなり、請求項１と同様の作用効果がある。
【００１３】請求項３記載の半導体装置は、請求項１に
おいて、第１の配線と第２の配線が銅膜からなる。この
ように、第１の配線と第２の配線が銅膜からなるので、
層間絶縁膜の上下の銅膜どうしが直接接触する構造にな
り、接続孔近傍の配線にボイドが発生し難くなり、請求
項１と同様の作用効果がある。
おいて、第１の配線と第２の配線が銅膜からなる。この
ように、第１の配線と第２の配線が銅膜からなるので、
層間絶縁膜の上下の銅膜どうしが直接接触する構造にな
り、接続孔近傍の配線にボイドが発生し難くなり、請求
項１と同様の作用効果がある。
【００１４】請求項４記載の半導体装置は、請求項１，
２または３おいて、導電膜がチタン膜からなる。このよ
うに、第２の配線の下と、接続孔の側壁部と、第１の配
線と第２の配線との界面の一部に導電膜が形成され、こ
の導電膜がチタン膜からなるので、第２の配線を接続孔
に埋め込みやすくなり、この導電膜はウェッティング層
となる。また、第２の配線のエレクトロマイグレーショ
ン耐性を強化する作用もある。
２または３おいて、導電膜がチタン膜からなる。このよ
うに、第２の配線の下と、接続孔の側壁部と、第１の配
線と第２の配線との界面の一部に導電膜が形成され、こ
の導電膜がチタン膜からなるので、第２の配線を接続孔
に埋め込みやすくなり、この導電膜はウェッティング層
となる。また、第２の配線のエレクトロマイグレーショ
ン耐性を強化する作用もある。
【００１５】請求項５記載の半導体装置は、請求項１，
２または３において、導電膜がチタン膜と窒化チタン膜
との２層膜からなる。第２の配線を形成する際の熱処理
温度によっては、チタン膜と第２の配線が反応して化合
物を作り、第２の配線の抵抗が上昇する場合があるが、
導電膜をチタン膜と窒化チタン膜との２層膜から構成し
たので、チタン膜と第２の配線との間に窒化チタン膜を
バリア層として形成することにより反応を防止でき、配
線抵抗の上昇を抑えることができる。
２または３において、導電膜がチタン膜と窒化チタン膜
との２層膜からなる。第２の配線を形成する際の熱処理
温度によっては、チタン膜と第２の配線が反応して化合
物を作り、第２の配線の抵抗が上昇する場合があるが、
導電膜をチタン膜と窒化チタン膜との２層膜から構成し
たので、チタン膜と第２の配線との間に窒化チタン膜を
バリア層として形成することにより反応を防止でき、配
線抵抗の上昇を抑えることができる。
【００１６】請求項６記載の半導体装置の製造方法は、
半導体基板上に第１の配線を形成する工程と、第１の配
線を形成した半導体基板上の全面に層間絶縁膜を形成す
る工程と、第１の配線と同じ組成の第２の配線を埋め込
み可能な接続孔を層間絶縁膜に開口する工程と、接続孔
の直下の第１の配線を等方的にエッチングする工程と、
層間絶縁膜上と、接続孔の側壁と、第１の配線の等方的
にエッチングされた部分の一部に、第２の配線の密着性
を良くするための導電膜を形成する工程と、接続孔の内
部と導電膜上に第２の配線を形成する工程とを含む。
半導体基板上に第１の配線を形成する工程と、第１の配
線を形成した半導体基板上の全面に層間絶縁膜を形成す
る工程と、第１の配線と同じ組成の第２の配線を埋め込
み可能な接続孔を層間絶縁膜に開口する工程と、接続孔
の直下の第１の配線を等方的にエッチングする工程と、
層間絶縁膜上と、接続孔の側壁と、第１の配線の等方的
にエッチングされた部分の一部に、第２の配線の密着性
を良くするための導電膜を形成する工程と、接続孔の内
部と導電膜上に第２の配線を形成する工程とを含む。
【００１７】このように、層間絶縁膜上と、接続孔の側
壁と、第１の配線の等方的にエッチングされた部分の一
部に導電膜を形成するので、接続孔の内部と導電膜上に
形成する第１の配線と同じ組成の第２の配線と第１の配
線とが直接接触する構造となる。このため、配線に電流
が流れた場合、エレクトロマイグレーションによって第
１と第２の配線を構成する原子の流れが連続的になり、
接続孔近傍の配線にボイドが発生し難くなり、抵抗の上
昇や断線が発生し難くなる。
壁と、第１の配線の等方的にエッチングされた部分の一
部に導電膜を形成するので、接続孔の内部と導電膜上に
形成する第１の配線と同じ組成の第２の配線と第１の配
線とが直接接触する構造となる。このため、配線に電流
が流れた場合、エレクトロマイグレーションによって第
１と第２の配線を構成する原子の流れが連続的になり、
接続孔近傍の配線にボイドが発生し難くなり、抵抗の上
昇や断線が発生し難くなる。
【００１８】請求項７記載の半導体装置の製造方法は、
請求項６において、第１の配線と第２の配線がアルミニ
ウム配線からなる。このように、第１の配線と第２の配
線をアルミニウム配線にすることにより、エレクトロマ
イグレーションによるＡｌ原子の流れが連続的になり、
接続孔近傍の配線にボイドが発生し難くなり、抵抗の上
昇や断線が発生し難くなる。
請求項６において、第１の配線と第２の配線がアルミニ
ウム配線からなる。このように、第１の配線と第２の配
線をアルミニウム配線にすることにより、エレクトロマ
イグレーションによるＡｌ原子の流れが連続的になり、
接続孔近傍の配線にボイドが発生し難くなり、抵抗の上
昇や断線が発生し難くなる。
【００１９】請求項８記載の半導体装置の製造方法は、
請求項６または７において、導電膜がチタン膜からな
る。このように、層間絶縁膜上と、接続孔の側壁と、第
１の配線の等方的にエッチングされた部分の一部に導電
膜を形成し、この導電膜がチタン膜からなるので、第２
の配線を接続孔に埋め込みやすくなり、この導電膜はウ
ェッティング層となる。また、第２の配線のエレクトロ
マイグレーション耐性を強化する作用もある。
請求項６または７において、導電膜がチタン膜からな
る。このように、層間絶縁膜上と、接続孔の側壁と、第
１の配線の等方的にエッチングされた部分の一部に導電
膜を形成し、この導電膜がチタン膜からなるので、第２
の配線を接続孔に埋め込みやすくなり、この導電膜はウ
ェッティング層となる。また、第２の配線のエレクトロ
マイグレーション耐性を強化する作用もある。
【００２０】請求項９記載の半導体装置の製造方法は、
請求項６または７において、導電膜がチタン膜と窒化チ
タン膜との２層膜からなる。第２の配線を形成する際の
熱処理温度によっては、チタン膜と第２の配線が反応し
て化合物を作り、第２の配線の抵抗が上昇する場合があ
るが、導電膜をチタン膜と窒化チタン膜との２層膜から
構成したので、チタン膜と第２の配線との間に窒化チタ
ン膜をバリア層として形成することにより反応を防止で
き、配線抵抗の上昇を抑えることができる。
請求項６または７において、導電膜がチタン膜と窒化チ
タン膜との２層膜からなる。第２の配線を形成する際の
熱処理温度によっては、チタン膜と第２の配線が反応し
て化合物を作り、第２の配線の抵抗が上昇する場合があ
るが、導電膜をチタン膜と窒化チタン膜との２層膜から
構成したので、チタン膜と第２の配線との間に窒化チタ
ン膜をバリア層として形成することにより反応を防止で
き、配線抵抗の上昇を抑えることができる。
【００２１】請求項１０記載の半導体装置の製造方法
は、請求項７において、第２のアルミニウム配線をスパ
ッタリング法により形成する。このように、第２のアル
ミニウム配線をスパッタリング法により形成するので、
従来の装置を使用でき、コスト面で有利である。請求項
１１記載の半導体装置の製造方法は、請求項７におい
て、第２のアルミニウム配線をＣＶＤ法により形成す
る。このように、第２のアルミニウム配線をＣＶＤ法に
より形成するので、第２のアルミニウム配線をより完全
に接続孔に埋め込むことができ、ステップ・カバレジが
良好である。
は、請求項７において、第２のアルミニウム配線をスパ
ッタリング法により形成する。このように、第２のアル
ミニウム配線をスパッタリング法により形成するので、
従来の装置を使用でき、コスト面で有利である。請求項
１１記載の半導体装置の製造方法は、請求項７におい
て、第２のアルミニウム配線をＣＶＤ法により形成す
る。このように、第２のアルミニウム配線をＣＶＤ法に
より形成するので、第２のアルミニウム配線をより完全
に接続孔に埋め込むことができ、ステップ・カバレジが
良好である。
【００２２】請求項１２記載の半導体装置の製造方法
は、請求項７において、第２のアルミニウム配線をＣＶ
Ｄ法とスパッタリング法の組み合わせにより形成する。
このように、導電膜を形成した後、第２のアルミニウム
配線をＣＶＤ法により形成し、その上にスパッタリング
法により形成することで、ＣＶＤ法によるとＡｌ膜が炭
素を多く含み信頼性が低下するという問題点を解消する
ことができる。
は、請求項７において、第２のアルミニウム配線をＣＶ
Ｄ法とスパッタリング法の組み合わせにより形成する。
このように、導電膜を形成した後、第２のアルミニウム
配線をＣＶＤ法により形成し、その上にスパッタリング
法により形成することで、ＣＶＤ法によるとＡｌ膜が炭
素を多く含み信頼性が低下するという問題点を解消する
ことができる。
【００２３】
【発明の実施の形態】この発明の実施の形態の半導体装
置及びその製造方法を図１〜図６に基づいて説明する。
図１はこの発明の実施の形態の半導体装置の断面図であ
る。図１において、１はシリコン基板、２は第１の層間
絶縁膜、３は第１のＴｉ膜、４は第１のＡｌ−Ｃｕ配
線、５は第２の層間絶縁膜である。第１の層間絶縁膜２
には接続孔６が開口してあり、この接続孔６の直下の第
１のＡｌ−Ｃｕ配線４の部分が等方的にエッチングされ
ている。また、第２のＡｌ−Ｃｕ配線８が第１の層間絶
縁膜２の上に形成されるとともに接続孔６に埋め込まれ
ている。第２のＡｌ−Ｃｕ配線８の下と、接続孔６の側
壁部と、第１のＡｌ−Ｃｕ配線４と第２のＡｌ−Ｃｕ配
線８との界面の一部に第２のＴｉ膜７が形成され、第１
のＡｌ−Ｃｕ配線４と第２のＡｌ−Ｃｕ配線８とが直接
接触している。９は保護膜である。
置及びその製造方法を図１〜図６に基づいて説明する。
図１はこの発明の実施の形態の半導体装置の断面図であ
る。図１において、１はシリコン基板、２は第１の層間
絶縁膜、３は第１のＴｉ膜、４は第１のＡｌ−Ｃｕ配
線、５は第２の層間絶縁膜である。第１の層間絶縁膜２
には接続孔６が開口してあり、この接続孔６の直下の第
１のＡｌ−Ｃｕ配線４の部分が等方的にエッチングされ
ている。また、第２のＡｌ−Ｃｕ配線８が第１の層間絶
縁膜２の上に形成されるとともに接続孔６に埋め込まれ
ている。第２のＡｌ−Ｃｕ配線８の下と、接続孔６の側
壁部と、第１のＡｌ−Ｃｕ配線４と第２のＡｌ−Ｃｕ配
線８との界面の一部に第２のＴｉ膜７が形成され、第１
のＡｌ−Ｃｕ配線４と第２のＡｌ−Ｃｕ配線８とが直接
接触している。９は保護膜である。
【００２４】つぎに、この半導体装置の製造方法につい
て説明する。まず、図２に示すように、半導体素子を形
成したシリコン基板１上に第１の層間絶縁膜２を形成し
た後、第１のＴｉ膜３と第１のＡｌ−Ｃｕ配線４を形成
する。次に、図３に示すように、全面に第２の層間絶縁
膜５を形成し平坦化を行った後、フォトリソグラフィ法
とドライエッチング法により接続孔６を形成する。
て説明する。まず、図２に示すように、半導体素子を形
成したシリコン基板１上に第１の層間絶縁膜２を形成し
た後、第１のＴｉ膜３と第１のＡｌ−Ｃｕ配線４を形成
する。次に、図３に示すように、全面に第２の層間絶縁
膜５を形成し平坦化を行った後、フォトリソグラフィ法
とドライエッチング法により接続孔６を形成する。
【００２５】次に、図４に示すように、ウェットエッチ
により接続孔６の直下の第１のＡｌ−Ｃｕ配線４を等方
的にエッチングする。次に、図５に示すように、Ａｒス
パッタエッチングまたは塩素系ガスによる表面処理を行
った後、スパッタリング法により第２のＴｉ膜７を形成
し、スパッタリング法により４００℃前後の温度でＡｌ
−Ｃｕ膜を堆積し、接続孔６の内部と第２のＴｉ膜７上
に第２のＡｌ−Ｃｕ配線８を形成する。この場合、第２
のＴｉ膜７はアンダーカットにより接続孔６の内部の一
部で不連続な膜となるため、第１のＡｌ−Ｃｕ配線４と
第２のＡｌ−Ｃｕ配線８とが直接接触する構造になる。
第２のＴｉ膜７は、第２のＡｌ−Ｃｕ配線８を接続孔６
に埋め込みやすくするための膜、いわゆるウェッティン
グ層であり、第２のＡｌ−Ｃｕ配線８のエレクトロマイ
グレーション耐性を強化する作用もある。第２のＡｌ−
Ｃｕ配線８の形成法は、従来の装置を使用できるため、
スパッタリング法がコスト面で有利であるが、より完全
に接続孔に埋め込むために、ステップ・カバレジの良い
ＣＶＤ法により形成してもよい。ただし、ＣＶＤ法によ
るＡｌ膜は炭素を多く含み、信頼性で問題が発生するこ
とがある。この場合、第２のＴｉ膜７を形成した後、Ｃ
ＶＤ法によりＡｌ膜を堆積し、その上にスパッタリング
法によりＡｌ−Ｃｕ膜を堆積してもよい。また、熱処理
温度によっては、第２のＴｉ膜７と第２のＡｌ−Ｃｕ配
線８が反応して化合物を作り、第２のＡｌ−Ｃｕ配線８
の抵抗が上昇する場合がある。このような時には、第２
のＴｉ膜７と第２のＡｌ−Ｃｕ配線８との間にバリア層
としてＴｉＮ膜を形成すると、反応を防止できるため、
配線抵抗の上昇を抑えることができる。
により接続孔６の直下の第１のＡｌ−Ｃｕ配線４を等方
的にエッチングする。次に、図５に示すように、Ａｒス
パッタエッチングまたは塩素系ガスによる表面処理を行
った後、スパッタリング法により第２のＴｉ膜７を形成
し、スパッタリング法により４００℃前後の温度でＡｌ
−Ｃｕ膜を堆積し、接続孔６の内部と第２のＴｉ膜７上
に第２のＡｌ−Ｃｕ配線８を形成する。この場合、第２
のＴｉ膜７はアンダーカットにより接続孔６の内部の一
部で不連続な膜となるため、第１のＡｌ−Ｃｕ配線４と
第２のＡｌ−Ｃｕ配線８とが直接接触する構造になる。
第２のＴｉ膜７は、第２のＡｌ−Ｃｕ配線８を接続孔６
に埋め込みやすくするための膜、いわゆるウェッティン
グ層であり、第２のＡｌ−Ｃｕ配線８のエレクトロマイ
グレーション耐性を強化する作用もある。第２のＡｌ−
Ｃｕ配線８の形成法は、従来の装置を使用できるため、
スパッタリング法がコスト面で有利であるが、より完全
に接続孔に埋め込むために、ステップ・カバレジの良い
ＣＶＤ法により形成してもよい。ただし、ＣＶＤ法によ
るＡｌ膜は炭素を多く含み、信頼性で問題が発生するこ
とがある。この場合、第２のＴｉ膜７を形成した後、Ｃ
ＶＤ法によりＡｌ膜を堆積し、その上にスパッタリング
法によりＡｌ−Ｃｕ膜を堆積してもよい。また、熱処理
温度によっては、第２のＴｉ膜７と第２のＡｌ−Ｃｕ配
線８が反応して化合物を作り、第２のＡｌ−Ｃｕ配線８
の抵抗が上昇する場合がある。このような時には、第２
のＴｉ膜７と第２のＡｌ−Ｃｕ配線８との間にバリア層
としてＴｉＮ膜を形成すると、反応を防止できるため、
配線抵抗の上昇を抑えることができる。
【００２６】次に、図１に示すように、第２のＡｌ−Ｃ
ｕ配線８のパターニングを行った後、保護膜９を形成す
る。以上のような方法を用いれば、図６に示すように、
第１のＡｌ−Ｃｕ配線４と第２のＡｌ−Ｃｕ配線８が直
接接触することにより、配線中を流れる電子６３により
配線を構成するＡｌ原子が拡散するエレクトロマイグレ
ーションによってＡｌ原子の流れが連続的になるため、
接続孔６の近傍の第１のＡｌ−Ｃｕ配線４や第２のＡｌ
−Ｃｕ配線８にボイドが発生し難くなる。
ｕ配線８のパターニングを行った後、保護膜９を形成す
る。以上のような方法を用いれば、図６に示すように、
第１のＡｌ−Ｃｕ配線４と第２のＡｌ−Ｃｕ配線８が直
接接触することにより、配線中を流れる電子６３により
配線を構成するＡｌ原子が拡散するエレクトロマイグレ
ーションによってＡｌ原子の流れが連続的になるため、
接続孔６の近傍の第１のＡｌ−Ｃｕ配線４や第２のＡｌ
−Ｃｕ配線８にボイドが発生し難くなる。
【００２７】この実施の形態では、配線材料としてＡｌ
−Ｃｕ膜を使用したが、Ｃｕ以外の元素を含有したアル
ミニウム合金を用いてもよい。また、アルミニウムより
も比抵抗の低い銅を配線材料として用いれば、より低抵
抗の多層配線構造を実現できる。また、第１のＡｌ−Ｃ
ｕ配線４と第２のＡｌ−Ｃｕ配線８の代わりに銅膜を用
いてもよい。また、Ａｌ−Ｃｕ膜の上下にＴｉ、Ｔｉ
Ｎ、ＴｉＷ等のアルミニウム合金以外の導電膜を積層し
ても同様の効果が得られる。また、この実施の形態にお
いては、２層配線を用いて説明したが、３層以上の配線
構造においても同様の効果が得られる。
−Ｃｕ膜を使用したが、Ｃｕ以外の元素を含有したアル
ミニウム合金を用いてもよい。また、アルミニウムより
も比抵抗の低い銅を配線材料として用いれば、より低抵
抗の多層配線構造を実現できる。また、第１のＡｌ−Ｃ
ｕ配線４と第２のＡｌ−Ｃｕ配線８の代わりに銅膜を用
いてもよい。また、Ａｌ−Ｃｕ膜の上下にＴｉ、Ｔｉ
Ｎ、ＴｉＷ等のアルミニウム合金以外の導電膜を積層し
ても同様の効果が得られる。また、この実施の形態にお
いては、２層配線を用いて説明したが、３層以上の配線
構造においても同様の効果が得られる。
【００２８】
【発明の効果】この発明の請求項１記載の半導体装置の
製造方法によれば、第１の配線と第２の配線とが直接接
触する構造になっているため、配線に電流が流れた場
合、エレクトロマイグレーションによって第１と第２の
配線を構成する原子の流れが連続的になる。したがっ
て、接続孔近傍の配線にボイドが発生し難くなり、抵抗
の上昇や断線が発生し難くなり、高信頼性の多層配線の
構築が可能となる。また、第１の配線が等方的にエッチ
ングされることにより、第１の配線と第２の配線との接
触面積が大きくなるため、接続孔における配線抵抗を低
減することが可能となる。
製造方法によれば、第１の配線と第２の配線とが直接接
触する構造になっているため、配線に電流が流れた場
合、エレクトロマイグレーションによって第１と第２の
配線を構成する原子の流れが連続的になる。したがっ
て、接続孔近傍の配線にボイドが発生し難くなり、抵抗
の上昇や断線が発生し難くなり、高信頼性の多層配線の
構築が可能となる。また、第１の配線が等方的にエッチ
ングされることにより、第１の配線と第２の配線との接
触面積が大きくなるため、接続孔における配線抵抗を低
減することが可能となる。
【００２９】請求項２では、第１の配線と第２の配線が
アルミニウム配線からなるので、第１のアルミニウム配
線と第２のアルミニウム配線が直接接触する構造にな
り、エレクトロマイグレーションによるＡｌ原子の流れ
が連続的になり、接続孔近傍の配線にボイドが発生し難
くなり、請求項１と同様の作用効果がある。請求項３で
は、第１の配線と第２の配線が銅膜からなるので、層間
絶縁膜の上下の銅膜どうしが直接接触する構造になり、
接続孔近傍の配線にボイドが発生し難くなり、請求項１
と同様の作用効果がある。
アルミニウム配線からなるので、第１のアルミニウム配
線と第２のアルミニウム配線が直接接触する構造にな
り、エレクトロマイグレーションによるＡｌ原子の流れ
が連続的になり、接続孔近傍の配線にボイドが発生し難
くなり、請求項１と同様の作用効果がある。請求項３で
は、第１の配線と第２の配線が銅膜からなるので、層間
絶縁膜の上下の銅膜どうしが直接接触する構造になり、
接続孔近傍の配線にボイドが発生し難くなり、請求項１
と同様の作用効果がある。
【００３０】請求項４では、第２の配線の下と、接続孔
の側壁部と、第１の配線と第２の配線との界面の一部に
導電膜が形成され、この導電膜がチタン膜からなるの
で、第２の配線を接続孔に埋め込みやすくなり、この導
電膜はウェッティング層となる。また、第２の配線のエ
レクトロマイグレーション耐性を強化する作用もある。
請求項５では、第２の配線を形成する際の熱処理温度に
よっては、チタン膜と第２の配線が反応して化合物を作
り、第２の配線の抵抗が上昇する場合があるが、導電膜
をチタン膜と窒化チタン膜との２層膜から構成したの
で、チタン膜と第２の配線との間に窒化チタン膜をバリ
ア層として形成することにより反応を防止でき、配線抵
抗の上昇を抑えることができる。
の側壁部と、第１の配線と第２の配線との界面の一部に
導電膜が形成され、この導電膜がチタン膜からなるの
で、第２の配線を接続孔に埋め込みやすくなり、この導
電膜はウェッティング層となる。また、第２の配線のエ
レクトロマイグレーション耐性を強化する作用もある。
請求項５では、第２の配線を形成する際の熱処理温度に
よっては、チタン膜と第２の配線が反応して化合物を作
り、第２の配線の抵抗が上昇する場合があるが、導電膜
をチタン膜と窒化チタン膜との２層膜から構成したの
で、チタン膜と第２の配線との間に窒化チタン膜をバリ
ア層として形成することにより反応を防止でき、配線抵
抗の上昇を抑えることができる。
【００３１】この発明の請求項６記載の半導体装置の製
造方法によれば、層間絶縁膜上と、接続孔の側壁と、第
１の配線の等方的にエッチングされた部分の一部に導電
膜を形成するので、接続孔の内部と導電膜上に形成する
第１の配線と同じ組成の第２の配線と第１の配線とが直
接接触する構造となる。このため、配線に電流が流れた
場合、エレクトロマイグレーションによる第１と第２の
配線を構成する原子の流れが連続的になる。したがっ
て、接続孔近傍の配線にボイドが発生し難くなり、抵抗
の上昇や断線が発生し難くなり、高信頼性の多層配線の
構築が可能となる。また、第１の配線が等方的にエッチ
ングされることにより、第１の配線と第２の配線との接
触面積が大きくなるため、接続孔における配線抵抗を低
減することが可能となる。
造方法によれば、層間絶縁膜上と、接続孔の側壁と、第
１の配線の等方的にエッチングされた部分の一部に導電
膜を形成するので、接続孔の内部と導電膜上に形成する
第１の配線と同じ組成の第２の配線と第１の配線とが直
接接触する構造となる。このため、配線に電流が流れた
場合、エレクトロマイグレーションによる第１と第２の
配線を構成する原子の流れが連続的になる。したがっ
て、接続孔近傍の配線にボイドが発生し難くなり、抵抗
の上昇や断線が発生し難くなり、高信頼性の多層配線の
構築が可能となる。また、第１の配線が等方的にエッチ
ングされることにより、第１の配線と第２の配線との接
触面積が大きくなるため、接続孔における配線抵抗を低
減することが可能となる。
【００３２】請求項７では、第１の配線と第２の配線を
アルミニウム配線にすることにより、エレクトロマイグ
レーションによるＡｌ原子の流れが連続的になり、接続
孔近傍の配線にボイドが発生し難くなり、抵抗の上昇や
断線が発生し難くなる。請求項８では、層間絶縁膜上
と、接続孔の側壁と、第１の配線の等方的にエッチング
された部分の一部に導電膜を形成し、この導電膜がチタ
ン膜からなるので、第２の配線を接続孔に埋め込みやす
くなり、この導電膜はウェッティング層となる。また、
第２の配線のエレクトロマイグレーション耐性を強化す
る作用もある。
アルミニウム配線にすることにより、エレクトロマイグ
レーションによるＡｌ原子の流れが連続的になり、接続
孔近傍の配線にボイドが発生し難くなり、抵抗の上昇や
断線が発生し難くなる。請求項８では、層間絶縁膜上
と、接続孔の側壁と、第１の配線の等方的にエッチング
された部分の一部に導電膜を形成し、この導電膜がチタ
ン膜からなるので、第２の配線を接続孔に埋め込みやす
くなり、この導電膜はウェッティング層となる。また、
第２の配線のエレクトロマイグレーション耐性を強化す
る作用もある。
【００３３】請求項９では、第２の配線を形成する際の
熱処理温度によっては、チタン膜と第２の配線が反応し
て化合物を作り、第２の配線の抵抗が上昇する場合があ
るが、導電膜をチタン膜と窒化チタン膜との２層膜から
構成したので、チタン膜と第２の配線との間に窒化チタ
ン膜をバリア層として形成することにより反応を防止で
き、配線抵抗の上昇を抑えることができる。
熱処理温度によっては、チタン膜と第２の配線が反応し
て化合物を作り、第２の配線の抵抗が上昇する場合があ
るが、導電膜をチタン膜と窒化チタン膜との２層膜から
構成したので、チタン膜と第２の配線との間に窒化チタ
ン膜をバリア層として形成することにより反応を防止で
き、配線抵抗の上昇を抑えることができる。
【００３４】請求項１０では、第２のアルミニウム配線
をスパッタリング法により形成するので、従来の装置を
使用でき、コスト面で有利である。請求項１１では、第
２のアルミニウム配線をＣＶＤ法により形成するので、
第２のアルミニウム配線をより完全に接続孔に埋め込む
ことができ、ステップ・カバレジが良好である。
をスパッタリング法により形成するので、従来の装置を
使用でき、コスト面で有利である。請求項１１では、第
２のアルミニウム配線をＣＶＤ法により形成するので、
第２のアルミニウム配線をより完全に接続孔に埋め込む
ことができ、ステップ・カバレジが良好である。
【００３５】請求項１２では、導電膜を形成した後、第
２のアルミニウム配線をＣＶＤ法により形成し、その上
にスパッタリング法により形成することで、ＣＶＤ法に
よるとＡｌ膜が炭素を多く含み信頼性が低下するという
問題点を解消することができる。
２のアルミニウム配線をＣＶＤ法により形成し、その上
にスパッタリング法により形成することで、ＣＶＤ法に
よるとＡｌ膜が炭素を多く含み信頼性が低下するという
問題点を解消することができる。
【図１】この発明の実施の形態の半導体装置の断面図で
ある。
ある。
【図２】この発明の実施の形態の半導体装置の製造方法
の初期工程の断面図である。
の初期工程の断面図である。
【図３】図２の次の工程の断面図である。
【図４】図３の次の工程の断面図である。
【図５】図４の次の工程の断面図である。
【図６】この発明の実施の形態の作用説明図である。
【図７】第１の従来例の半導体装置の製造方法の初期工
程の断面図である。
程の断面図である。
【図８】図７の次の工程の断面図である。
【図９】図８の次の工程の断面図である。
【図１０】図９の次の工程の断面図である。
【図１１】図１０の次の工程の断面図である。
【図１２】第２の従来例の半導体装置の製造方法の初期
工程の断面図である。
工程の断面図である。
【図１３】図１２の次の工程の断面図である。
【図１４】図１３の次の工程の断面図である。
【図１５】図１４の次の工程の断面図である。
【図１６】第１の従来例においてエレクトロマイグレー
ションによるボイド形成を示す説明図である。
ションによるボイド形成を示す説明図である。
【図１７】第２の従来例においてエレクトロマイグレー
ションによるボイド形成を示す説明図である。
ションによるボイド形成を示す説明図である。
１ シリコン基板
２ 第１の層間絶縁膜
３ 第１のＴｉ膜
４ 第１のＡｌ−Ｃｕ配線
５ 第２の層間絶縁膜
６ 接続孔
７ 第２のＴｉ膜
８ 第２のＡｌ−Ｃｕ配線
９ 保護膜
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−298288（ＪＰ，Ａ)
特開 平８−153783（ＪＰ，Ａ)
特開 平７−14836（ＪＰ，Ａ)
特開 平６−244135（ＪＰ，Ａ)
特開 平４−186867（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/768
H01L 21/3213
Claims (12)
- 【請求項１】 半導体基板上に設けられた層間絶縁膜に
開口された接続孔と、前記層間絶縁膜の下に形成され、
かつ前記接続孔の直下の部分が等方的にエッチングされ
た第１の配線と、前記接続孔に埋め込まれ、かつ前記層
間絶縁膜上に形成された第１の配線と同じ組成の第２の
配線とを備え、前記第２の配線の下と、前記接続孔の側
壁部と、前記第１の配線と前記第２の配線との界面の一
部に、前記第２の配線の密着性を良くするための導電膜
が形成され、前記第１の配線と前記第２の配線とが直接
接触していることを特徴とする半導体装置。 - 【請求項２】 第１の配線と第２の配線がアルミニウム
配線からなる請求項１記載の半導体装置。 - 【請求項３】 第１の配線と第２の配線が銅膜からなる
請求項１記載の半導体装置。 - 【請求項４】 導電膜がチタン膜からなる請求項１，２
または３記載の半導体装置。 - 【請求項５】 導電膜がチタン膜と窒化チタン膜との２
層膜からなる請求項１，２または３記載の半導体装置。 - 【請求項６】 半導体基板上に第１の配線を形成する工
程と、前記第１の配線を形成した半導体基板上の全面に
層間絶縁膜を形成する工程と、前記第１の配線と同じ組
成の第２の配線を埋め込み可能な接続孔を前記層間絶縁
膜に開口する工程と、前記接続孔の直下の第１の配線を
等方的にエッチングする工程と、前記層間絶縁膜上と、
前記接続孔の側壁と、前記第１の配線の等方的にエッチ
ングされた部分の一部に、前記第２の配線の密着性を良
くするための導電膜を形成する工程と、前記接続孔の内
部と前記導電膜上に前記第２の配線を形成する工程とを
含む半導体装置の製造方法。 - 【請求項７】 第１の配線と第２の配線がアルミニウム
配線からなる請求項６記載の半導体装置の製造方法。 - 【請求項８】 導電膜がチタン膜からなる請求項６また
は７記載の半導体装置の製造方法。 - 【請求項９】 導電膜がチタン膜と窒化チタン膜との２
層膜からなる請求項６または７記載の半導体装置の製造
方法。 - 【請求項１０】 第２のアルミニウム配線をスパッタリ
ング法により形成する請求項７記載の半導体装置の製造
方法。 - 【請求項１１】 第２のアルミニウム配線をＣＶＤ法に
より形成する請求項７記載の半導体装置の製造方法。 - 【請求項１２】 第２のアルミニウム配線をＣＶＤ法と
スパッタリング法の組み合わせにより形成する請求項７
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32418197A JP3436672B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32418197A JP3436672B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163132A JPH11163132A (ja) | 1999-06-18 |
| JP3436672B2 true JP3436672B2 (ja) | 2003-08-11 |
Family
ID=18162995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32418197A Expired - Fee Related JP3436672B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3436672B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385227B1 (ko) * | 2001-02-12 | 2003-05-27 | 삼성전자주식회사 | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 |
| US11502000B2 (en) * | 2020-08-24 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bottom lateral expansion of contact plugs through implantation |
-
1997
- 1997-11-26 JP JP32418197A patent/JP3436672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163132A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655213B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JP2003124313A (ja) | 半導体装置およびその製造方法 | |
| EP0913863A2 (en) | Method of manufacturing semiconductor device with copper wiring film | |
| JPH0572099B2 (ja) | ||
| JP2002329722A (ja) | 半導体装置及びその製造方法 | |
| JP3012187B2 (ja) | 半導体装置の製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH11307530A (ja) | 半導体装置及びその製造方法 | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| KR100588904B1 (ko) | 구리 배선 형성 방법 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| JP3436672B2 (ja) | 半導体装置及びその製造方法 | |
| KR100563817B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05206134A (ja) | 半導体装置とその製造方法 | |
| US8278758B1 (en) | Multilevel reservoirs for integrated circuit interconnects | |
| JP3401805B2 (ja) | Ａｌ系材料配線構造、半導体装置、及び配線構造形成方法 | |
| JP3035945B2 (ja) | 半導体装置 | |
| JPH08306690A (ja) | 半導体装置及びその製造方法 | |
| JPH07183377A (ja) | 半導体装置 | |
| JPH0774176A (ja) | Ａｌ系配線構造及びＡｌ系配線構造の形成方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| JP2005057063A (ja) | 電子デバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |