JP6783688B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6783688B2
JP6783688B2 JP2017048800A JP2017048800A JP6783688B2 JP 6783688 B2 JP6783688 B2 JP 6783688B2 JP 2017048800 A JP2017048800 A JP 2017048800A JP 2017048800 A JP2017048800 A JP 2017048800A JP 6783688 B2 JP6783688 B2 JP 6783688B2
Authority
JP
Japan
Prior art keywords
film
nitride film
silicon nitride
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017048800A
Other languages
English (en)
Other versions
JP2018152506A (ja
Inventor
覚 五十嵐
覚 五十嵐
伸二郎 加藤
伸二郎 加藤
長谷川　尚
尚 長谷川
勝 秋野
勝 秋野
行宏 井村
行宏 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017048800A priority Critical patent/JP6783688B2/ja
Priority to US15/915,992 priority patent/US10297562B2/en
Priority to TW107108229A priority patent/TW201834182A/zh
Priority to CN201810200156.2A priority patent/CN108573944A/zh
Publication of JP2018152506A publication Critical patent/JP2018152506A/ja
Application granted granted Critical
Publication of JP6783688B2 publication Critical patent/JP6783688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0225—Structure of the auxiliary member
    • H01L2224/02251—Multilayer auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0226—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体装置として、基板上に設けられたアルミニウムまたはアルミニウム合金からなる配線と、配線上に設けられた窒化チタンからなる反射防止膜と、反射防止膜上に設けられた酸化膜とを有し、酸化膜に形成された開口部と反射防止膜に形成された開口部とが平面視で重なる位置に、配線が露出されてなるパッド部が形成されたものがある。このような半導体装置では、高温高湿度環境下での長期信頼性試験（ＴＨＢ）により、開口部を囲む反射防止膜を形成している窒化チタンが腐食することがあった。
この問題を解決するために、反射防止膜を形成している窒化チタンが、開口部内に露出しない半導体装置が提案されている。
例えば、特許文献１には、パッド上に第１開口部が形成された第１表面保護膜と、パッド上に第２開口部が形成され、パッドおよび第１表面保護膜上に形成された第２表面保護膜とを備え、パッドは、第１導体膜と、第１導体膜上に形成された反射防止膜とを有し、第１開口部の内部領域に第２開口部が内包されており、第１開口部の内部領域では反射防止膜が除去されている半導体装置が提案されている。
特許第５４４３８２７号
しかしながら、特許文献１に示す方法では、パッド開口の処理に２回のフォトリソグラフィー工程が必要であり、工数が増えてしまうという問題があった。
また、従来の半導体装置においては、特に、窒化チタンからなる反射防止膜上にシリコン酸化膜が設けられ、窒化チタンおよびシリコン酸化膜がパッド開口部に露出している場合、高温高湿度環境下での長期信頼性試験（ＴＨＢ）により、反射防止膜が酸化チタンとなって外観不良をおこすことがあった。
本発明は、上記事情に鑑みてなされたものであり、窒化チタンからなる反射防止膜上にシリコン酸化膜が設けられていても、窒化チタンからなる反射防止膜の腐食が生じにくく、１回のフォトリソグラフィー工程によりパッド部を開口できる半導体装置およびその製造方法を提供することを課題とする。
本発明者は、上記課題を解決するために鋭意研究を重ねた。
その結果、配線膜上に窒化チタン膜が設けられた配線層の上面および側面を覆う保護層を、２つのシリコン窒化膜間に酸化膜が配置された３層構造とすればよいことを見出し、本発明を想到した。
すなわち、本発明は以下の事項に関する。
基板上に設けられた配線膜と、前記配線膜上に設けられた窒化チタン膜とからなる配線層と、
前記配線層の上面および側面を覆う保護層と、
前記保護層と前記窒化チタン膜とを貫通し、前記配線膜が露出されてなるパッド部とを有し、
前記保護層が、第１シリコン窒化膜と酸化膜と第２シリコン窒化膜とが前記配線層側からこの順で積層されたものであることを特徴とする半導体装置。
基板上に、配線膜と窒化チタン膜とをこの順で形成してパターニングすることにより、配線層を形成する配線層形成工程と、
前記配線層の上面および側面を覆うように、第１シリコン窒化膜と酸化膜と第２シリコン窒化膜とをこの順で形成することにより、保護層を形成する保護層形成工程と、
前記保護層と前記窒化チタン膜とをエッチングすることにより、前記保護層と前記窒化チタン膜とを貫通し、前記配線膜が露出されてなるパッド部を設けるパッド部形成工程とを有することを特徴とする半導体装置の製造方法。
本発明の半導体装置では、配線膜上に窒化チタン膜が設けられた配線層の上面および側面が、第１シリコン窒化膜と酸化膜と第２シリコン窒化膜とが配線層側からこの順で積層された保護層に覆われている。このため、反射防止膜として機能する窒化チタン膜の腐食が生じにくく、高い信頼性が得られる。
また、本発明の半導体装置は、１回のフォトリソグラフィー工程によりパッド部を開口でき、生産性に優れる。
本発明の半導体装置の一例を示した断面模式図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。
本発明者は、鋭意検討した結果、以下に示す知見を得た。
本発明者は、窒化チタンからなる反射防止膜を有する従来の半導体装置において、高温高湿度環境下での長期信頼性試験（ＴＨＢ）を行うことにより生じる窒化チタン膜の腐食について調べた。その結果、配線膜上に窒化チタン膜と酸化膜とがこの順で設けられ、酸化膜に形成された開口部と窒化チタン膜に形成された開口部とが平面視で重なる位置に、配線膜が露出されてなるパッド部が形成されている場合、特に、窒化チタン膜の酸化膜との対向面が腐食されやすいことが分かった。
反射防止膜である窒化チタン膜と上層の酸化膜との対向面における腐食は、主に、以下の反応により生じるものと推定される。すなわち、窒化チタン膜中のチタン原子と窒素原子は化学量論的組成ではなく、窒素原子が不足してチタン原子に未結合手が存在する状態となっている。そして、パッド部を露出させるための開口部に露出した酸化膜を通じて外部から水分が侵入すると、チタン原子の未結合手が水分と反応して酸化チタンを生じる。生成された酸化チタンは対向面との密着性を下げ、対向面への水分の侵入をさらに容易にするため、腐食が進むと推定される。
そこで、本発明者は、窒化チタン膜と外部から侵入した水分との上記反応を抑制すべく検討し、窒化チタン膜と酸化膜との間にシリコン窒化膜を形成すればよいとの知見を得た。さらに、本発明者は検討を重ね、充分な信頼性を有する半導体装置とするには、窒化チタン膜と酸化膜との間だけでなく、酸化膜上にもシリコン窒化膜を形成する方法を考案した。
このような半導体装置では、窒化チタン膜に接してシリコン窒化膜が形成されているため、シリコン窒化膜から窒化チタン膜に窒素原子が供給される。したかって、窒化チタン膜中のチタン原子とシリコン窒化膜中の窒素原子とが反応し、窒化チタン膜中のチタン原子と水分の酸素原子との反応が妨げられる。また、シリコン窒化膜は、良好な耐水性を有している。このため、酸化膜上にシリコン窒化膜が薄く形成されている場合であっても、外部から侵入した水分に起因する窒化チタン膜の腐食が抑制される。よって、上記の半導体装置では、窒化チタン膜の腐食が生じにくく、高い信頼性が得られる。
なお、窒化チタン膜と外部から侵入した水分との上記反応を抑制するために、酸化膜に代えてシリコン窒化膜のみからなる保護層を設けることも考えられる。しかし、シリコン窒化膜は、酸化膜と比較して配線層との応力差が大きい。したがって、シリコン窒化膜のみからなる保護層を十分な厚さで設けた場合には、配線層との応力差が大きいためにシリコン窒化膜中に亀裂が発生し、半導体装置の信頼性が不十分となる。
以下、本発明について、図面を参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施できる。
［半導体装置］
図１は、本発明の半導体装置の一例を示した断面模式図である。
本実施形態の半導体装置１０は、基板１と、基板１上に層間絶縁膜２を介して設けられた配線層５と、配線層５の上面５ａおよび側面５ｂを覆う保護層９とを有する。
配線層５は、図１に示すように、配線膜６と、配線膜６上に設けられた窒化チタン膜７とからなる。
保護層９は、図１に示すように、第１シリコン窒化膜４１と酸化膜３と第２シリコン窒化膜４２とが配線層５側からこの順で積層されたものである。
本実施形態の半導体装置１０は、保護層９と、配線層５を形成している窒化チタン膜７とを貫通し、配線膜５が露出されてなるパッド部８を有する。
基板１としては、シリコンなど公知の材料からなるものを用いることができる。
層間絶縁膜２としては、ＳｉＯ2膜、ＴＥＯＳ（オルトケイ酸テトラエチル（Ｓｉ（ＯＣ2Ｈ5）4））を原料とする酸化膜など公知の絶縁膜を用いることができる。
配線膜６は、アルミニウムまたはアルミニウム合金からなる。アルミニウム合金としては、例えば、アルミニウムとシリコンと銅との合金、アルミニウムと銅との合金、アルミニウムとシリコンとの合金などが挙げられる。配線膜６の厚みは、３０００〜３００００Åであることが好ましい。
窒化チタン膜７は、反射防止膜である。窒化チタン膜７の厚みは、２５０〜８００Åであることが好ましい。
第１シリコン窒化膜４１は、配線層５の上面を形成している窒化チタン膜７に接して設けられ、配線層５の上面５ａおよび側面５ｂを覆うように設けられている。
第１シリコン窒化膜４１は、第１シリコン窒化膜４１と接して配置される窒化チタン膜７に効率よく窒素原子を供給できるように、窒素含有量が多いことが好ましい。具体的には、第１シリコン窒化膜４１は、窒素含有量がシリコンと比較して原子組成比で１．２倍以上であることが好ましい。第１シリコン窒化膜４１中の窒素含有量は、例えばＸ線光電子分光分析法（ＸＰＳ）により測定できる。また、第１シリコン窒化膜４１は、第２シリコン窒化膜４２と比較して窒素含有量が多いものであることが好ましい。
第１シリコン窒化膜４１の膜厚は、第２シリコン窒化膜４２の膜厚未満であることが好ましい。この場合、第１シリコン窒化膜４１の膜厚が第２シリコン窒化膜４２の膜厚以上である場合と比較して、配線層５と保護層９との応力差が小さいものとなり、保護層９に亀裂が発生しにくい。
第１シリコン窒化膜４１の厚みは、１００〜１０００Åであることが好ましい。第１シリコン窒化膜４１の厚みが１００Å以上であると、窒化チタン膜７の腐食を防止する効果が顕著となる。第１シリコン窒化膜４１の厚みが１０００Å以下であると、第１シリコン窒化膜４１と窒化チタン膜７との応力差が十分に小さいものとなる。
以上のように、第１シリコン窒化膜４１は耐水性があり、さらにその下に窒素含有率の高い窒化チタン膜７が形成される。このため、たとえ、第１シリコン窒化膜４１が薄く形成された場合であっても、窒化チタン膜７と第１シリコン窒化膜４１上の酸化膜３中を侵入した水分との反応を抑制でき、高い信頼性を有する半導体装置１０となる。
酸化膜３は、第１シリコン窒化膜４１上を覆うように形成されている。酸化膜３としては、シリコン酸化膜を用いることが好ましい。具体的には、ＳｉＯ2膜、ＴＥＯＳを原料とする酸化膜などを用いることができる。
酸化膜３の厚みは、２０００〜８０００Åとすることが好ましく、５０００Å程度とすることがより好ましい。酸化膜３の厚みが２０００Å以上であると、酸化膜３を設けることによる配線層５と保護層９との応力差を緩和する効果が顕著となる。酸化膜３の厚みが８０００Å以下であると、酸化膜３の膜厚が半導体装置１０の小型化に影響を来し難く、好ましい。
第２シリコン窒化膜４２は、酸化膜３上を覆うように形成されている。
第２シリコン窒化膜４２の厚みは、５０００〜１５０００Åであることが好ましく、１００００Å程度であることがより好ましい。第２シリコン窒化膜４２の厚みが５０００Å以上であると、外部から侵入した水分に起因する窒化チタン膜７の腐食を防止する効果が顕著となる。第２シリコン窒化膜４２の厚みが１５０００Å以下であると、第２シリコン窒化膜４２と配線層５との間の応力差による亀裂が発生しにくく、好ましい。
［半導体装置の製造方法］
次に、本発明の半導体の製造方法の一例として、図１に示す半導体装置の製造方法を例に挙げて説明する。図２〜図６は、図１に示す半導体装置の製造方法の一例を説明するための工程図である。
図１に示す半導体装置１０を製造するには、まず、基板１の一方の主面に、層間絶縁膜２を堆積し、配線膜６、窒化チタン膜７からなる配線層５を形成する。
具体的には、図２に示すように、基板１上に化学気相成長（ＣＶＤ）法などにより層間絶縁膜２を形成する。その後、層間絶縁膜２上にスパッタリング法などにより配線膜６を形成する。次に、配線膜６上に、アルゴンガス（Ａｒ）と窒素ガス（Ｎ2）を用いる反応性スパッタ法により窒化チタン膜７を形成する。
次に、図３に示すように、従来公知のフォトリソグラフィー法およびエッチング法を用いて、配線膜６と窒化チタン膜７とを所定の形状にパターニングする。このことにより、配線膜６と窒化チタン膜７とからなる配線層５が形成される（配線層形成工程）。
次に、図４に示すように、配線層５の上面５ａおよび側面５ｂを覆うように、プラズマＣＶＤ法などにより、第１シリコン窒化膜４１を形成する。
第１シリコン窒化膜４１は、第１シリコン窒化膜４１と接して配置される窒化チタン膜７に効率よく窒素原子を供給できるように、プラズマＣＶＤ法における窒素を含んだガス（Ｎ2またはＮＨ3）の流量を多く設定した条件で形成することにより、窒素含有量が多いものとすることが好ましい。
次に、図５に示すように、第１シリコン窒化膜４１上に、プラズマＣＶＤ法などにより、酸化膜３を形成する。次に、図６に示すように、酸化膜３上に、プラズマＣＶＤ法などにより、第２シリコン窒化膜４２を形成する。このことにより、図６に示すように、第１シリコン窒化膜４１と酸化膜３と第２シリコン窒化膜４２とが配線層５側からこの順で積層された保護層９が形成される（保護膜形成工程）。
次いで、従来公知のフォトリソグラフィー法およびエッチング法を用いて、第２シリコン窒化膜４２と酸化膜３と第１シリコン窒化膜４１と窒化チタン膜７とを、同じマスクを用いて連続してエッチングする。このことにより、図１に示すように、保護層９と窒化チタン膜７とを貫通し、配線膜６が露出されてなるパッド部８を設ける（パッド部形成工程）。
パッド部形成工程において、第２シリコン窒化膜４２と第１シリコン窒化膜４１と窒化チタン膜７とをエッチングする際に用いるエッチングガスとしては、例えば、ＣＦ4ガスを用いることができる。
酸化膜３をエッチングする際に用いるエッチングガスとしては、例えば、ＣＨＦ3とＣＦ4とＡｒからなる混合ガスを用いることができる。
以上の工程により、図１に示す半導体装置１０が得られる。
本実施形態の半導体装置１０は、配線膜６上に窒化チタン膜７が設けられた配線層５の上面５ａおよび側面５ｂが、第１シリコン窒化膜４１と酸化膜３と第２シリコン窒化膜４２とが配線層５側からこの順で積層された保護層９に覆われている。このため、反射防止膜として機能する窒化チタン膜７の腐食が生じにくく、高い信頼性が得られる。
本実施形態の半導体装置１０の製造方法では、パッド部形成工程において、第２シリコン窒化膜４２と酸化膜３と第１シリコン窒化膜４１と窒化チタン膜７とを、同じマスクを用いて連続してエッチングする。このため、フォトリソ工程とエッチング工程が各１回ずつで済み、従来の半導体装置と同様に、マスクが１枚で作成する事が出来、上述の特許文献１よりも低コスト、短時間で効率よく半導体装置１０を製造できる。
＜他の例＞
本発明の半導体装置は、上述した実施形態の半導体装置１０に限定されない。
例えば、上述した実施形態の半導体装置１０では、配線膜６と窒化チタン膜７とからなる１層の配線層５を有する場合を例に挙げて説明したが、上記の配線層５を最上層とした公知の材料からなる多層配線構造をとってもよい。
また、本発明の半導体装置には、用途に応じて、さらに様々な機能を有する層が含まれていてもよい。
１・・・基板、２・・・層間絶縁膜、３・・・酸化膜、５・・・配線層、５ａ・・・上面、５ｂ・・・側面、６・・・配線膜、７・・・窒化チタン膜、８・・・パッド部、９・・・保護層、１０・・・半導体装置、４１・・・第１シリコン窒化膜、４２・・・第２シリコン窒化膜。

Claims (4)

  1. 基板上に設けられた配線膜と、前記配線膜上に設けられた窒化チタン膜とからなる配線層と、
    前記配線層の上面および側面を覆う保護層と、
    前記保護層と前記窒化チタン膜とを貫通し、前記配線膜が露出されてなるパッド部とを有し、
    前記保護層が、第１シリコン窒化膜と酸化膜と第２シリコン窒化膜とが前記配線層側からこの順で積層されたものであることを特徴とする半導体装置。
  2. 前記第１シリコン窒化膜の厚みが１００〜１０００Åであることを特徴とする請求項１に記載の半導体装置。
  3. 基板上に、配線膜と窒化チタン膜とをこの順で形成してパターニングすることにより、配線層を形成する配線層形成工程と、
    前記配線層の上面および側面を覆うように、第１シリコン窒化膜と酸化膜と第２シリコン窒化膜とをこの順で形成することにより、保護層を形成する保護層形成工程と、
    前記保護層と前記窒化チタン膜とをエッチングすることにより、前記保護層と前記窒化チタン膜とを貫通し、前記配線膜が露出されてなるパッド部を設けるパッド部形成工程とを有することを特徴とする半導体装置の製造方法。
  4. 前記保護層形成工程において、厚み１００〜１０００Åの前記第１シリコン窒化膜を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
JP2017048800A 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法 Active JP6783688B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017048800A JP6783688B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法
US15/915,992 US10297562B2 (en) 2017-03-14 2018-03-08 Semiconductor device and method of manufacturing a semiconductor device
TW107108229A TW201834182A (zh) 2017-03-14 2018-03-12 半導體裝置以及半導體裝置的製造方法
CN201810200156.2A CN108573944A (zh) 2017-03-14 2018-03-12 半导体装置和半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017048800A JP6783688B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018152506A JP2018152506A (ja) 2018-09-27
JP6783688B2 true JP6783688B2 (ja) 2020-11-11

Family

ID=63520355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017048800A Active JP6783688B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10297562B2 (ja)
JP (1) JP6783688B2 (ja)
CN (1) CN108573944A (ja)
TW (1) TW201834182A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
JPH09219450A (ja) * 1996-02-09 1997-08-19 Denso Corp 半導体装置の製造方法
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
JP2003142491A (ja) * 2001-11-08 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US20070238304A1 (en) * 2006-04-11 2007-10-11 Jui-Hung Wu Method of etching passivation layer
US8207052B2 (en) * 2009-01-16 2012-06-26 Globalfoundries Singapore Pte. Ltd. Method to prevent corrosion of bond pad structure
JP5452064B2 (ja) * 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5443827B2 (ja) 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
US8282846B2 (en) * 2010-02-27 2012-10-09 National Semiconductor Corporation Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure
US8872341B2 (en) * 2010-09-29 2014-10-28 Infineon Technologies Ag Semiconductor structure having metal oxide or nirtride passivation layer on fill layer and method for making same
US8664736B2 (en) * 2011-05-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
CN105793964A (zh) * 2014-11-13 2016-07-20 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201834182A (zh) 2018-09-16
US10297562B2 (en) 2019-05-21
US20180269170A1 (en) 2018-09-20
JP2018152506A (ja) 2018-09-27
CN108573944A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
US7888253B2 (en) Method of fabricating semiconductor device
KR20000002928A (ko) 반도체장치의 금속배선 구조 및 그 제조방법
JP4746829B2 (ja) 半導体装置およびその製造方法
JP6783688B2 (ja) 半導体装置および半導体装置の製造方法
KR100596794B1 (ko) 반도체 소자의 금속 배선 형성방법
JP6832755B2 (ja) 半導体装置および半導体装置の製造方法
US7755202B2 (en) Semiconductor device and method of fabricating the same
TWI399811B (zh) 半導體元件及其製造方法
JP6783689B2 (ja) 半導体装置および半導体装置の製造方法
TWI322471B (en) A semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US20030015798A1 (en) Semiconductor device and method of fabricating the semiconductor device
JP2010129693A (ja) 半導体装置及びその製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP5288734B2 (ja) 半導体装置およびその製造方法
JP2810649B2 (ja) 半導体装置
JP2010080606A (ja) 半導体装置の製造方法
JPH08115979A (ja) 多層配線形成法
KR20000027278A (ko) 반도체 소자의 금속 배선 형성 방법
JPH11260823A (ja) 集積回路の多層配線構造と多層配線形成法
KR20080061013A (ko) 반도체 소자의 다층금속배선 형성방법
JP2010073736A (ja) 半導体装置の製造方法
JPH11265938A (ja) 半導体装置及びその製造方法
KR20080041345A (ko) 반도체 소자 형성 방법
JPH0691079B2 (ja) 半導体装置の製造方法
KR20090069698A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191205

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6783688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150