JP2010073736A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010073736A JP2010073736A JP2008236649A JP2008236649A JP2010073736A JP 2010073736 A JP2010073736 A JP 2010073736A JP 2008236649 A JP2008236649 A JP 2008236649A JP 2008236649 A JP2008236649 A JP 2008236649A JP 2010073736 A JP2010073736 A JP 2010073736A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- sacrificial layer
- reaction product
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】第2バリア膜13の形成後に、SiH4を含むガスを用いたPECVD法により、Cu層20上にSiおよびOを含む絶縁材料からなる犠牲層21が積層される。犠牲層21にSiおよびOが含まれるので、犠牲層21の積層過程で、Cu層20と犠牲層21との界面にMnSiOからなる反応生成膜22が生じる。この反応生成膜22の生成にMnが使用されることにより、Cu層20に含まれるMnの量が減少する。よって、Cu層20からなる第2Cu配線中のMnの残留量を減らすことができる。
【選択図】図2H
Description
絶縁層の材料としては、通常、SiO2(酸化シリコン)が採用される。ところが、Cuは、SiO2への拡散性が高い。そのため、SiO2からなる絶縁層に形成された溝の内面とCu配線とが直に接すると、Cuが絶縁層中に拡散し、これにより絶縁層の絶縁耐圧が低下する。したがって、絶縁層とCu配線との間には、Cuの絶縁層への拡散を防止するためのバリア膜が必要となる。
犠牲層および反応生成膜の除去は、請求項3に記載のように、CMP法により達成されることが好ましい。犠牲層および反応生成膜の除去にCMP法を採用することにより、1工程で犠牲層および反応生成膜を除去することができる。また、犠牲層および反応生成膜のCMP法による除去に引き続いて、CMP法によりCu層がCu配線に加工される場合に、スラリーとしてTa(タンタル)膜除去用のスラリーを用いることにより、犠牲層および反応生成膜を良好に除去することができるうえに、Cu層および絶縁層をほぼ同じ研磨レートで除去することができる。その結果、平坦性に優れた表面を有するCu配線を得ることができる。
図1は、本発明の一実施形態に係る製造方法により製造される半導体装置の模式的な断面図である。
半導体装置1は、図示しない半導体基板を備えている。半導体基板には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの素子が作り込まれている。半導体基板上には、SiO2からなる第1絶縁層2が積層されている。
拡散防止膜7は、たとえば、SiC(炭化シリコン)および/またはSiCN(炭窒化シリコン)からなる。
エッチングストッパ膜9は、たとえば、SiCからなる。
第2絶縁層6の表層部には、第2溝11が形成されている。第2溝11は、絶縁膜10の上面から層間絶縁膜8の上面まで掘り下がった凹状をなしている。第2溝11の側面は、絶縁膜10およびエッチングストッパ膜9により形成され、第2溝11の底面は、層間絶縁膜8の上面により形成されている。
第2溝11およびビアホール12の内面(第2溝11の側面および底面ならびにビアホール12の側面)には、MnSiOからなる第2バリア膜13が形成されている。そして、第2溝11およびビアホール12には、第2バリア膜13を介して、それぞれCuを主成分とする金属材料からなる第2Cu配線14およびビア15が埋設されている。第2Cu配線14およびビア15は、一体をなしている。
図2Aに示すように、第1バリア膜4および第1Cu配線5が埋設された第1絶縁層2上に、CVD(Chemical Vapor Deposition:化学的気相成長)法により、拡散防止膜7、層間絶縁膜8、エッチングストッパ膜9および絶縁膜10がこの順に積層される。これにより、第1絶縁層2上に、第2絶縁層6が形成される。
その後、図2Dに示すように、スパッタ法により、合金膜18の表面全域を被覆するように、Cuを主成分とする金属材料からなるシード膜19が形成される。
その後、熱処理が行われる。第2絶縁層6および合金膜18に高熱が加えられることににより、第2絶縁層6と合金膜18との界面において、第2絶縁層6に含まれるSiおよびOと合金膜18に含まれるMnとが反応(結合)する。その結果、図2Fに示すように、第2絶縁層6とCu層20との間に、MnSiOからなる第2バリア膜13が形成される。このとき、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中に拡散し、その一部がCu層20の表面に出現する。また、熱処理が行われることにより、Cu層20の結晶構造が均一化され、Cu層20(第2Cu配線14)の比抵抗が低減する。合金膜18は、第2バリア膜13の形成に伴って消失する。
次いで、図2Hに示すように、SiH4を含むガスを用いたPECVD法により、Cu層20上に、SiおよびOを含む絶縁材料であるSiO2からなる犠牲層21が積層される。すなわち、Cu層20上に、シラン系シリコン酸化膜からなる犠牲層21が積層される。この犠牲層21が積層される過程で、Cu層20および積層途中の犠牲層21に高熱(約400℃)が加えられることにより、Cu層20と犠牲層21との界面で、犠牲層21に含まれるSiおよびOとCu層20に含まれるMnとが結合し、MnSiOからなる反応生成膜22が生じる。この反応生成膜22の生成にMnが使用されることにより、Cu層20に含まれるMnの量が減少する。犠牲層21の厚さは、反応生成膜22の生成に必要十分な厚さ(たとえば、100nm)でよい。
図2Jに示すように、犠牲層21および反応生成膜22の除去により露出したCu層20上に、犠牲層21と同じ材料からなる犠牲層23が積層される。すなわち、SiH4を含むガスを用いたPECVD法により、SiO2からなる犠牲層23が積層される。犠牲層23が積層される過程で、Cu層20および積層途中の犠牲層23に高熱(約400℃)が加えられることにより、Cu層20と犠牲層23との界面で、犠牲層23に含まれるSiおよびOとCu層20に含まれるMnとが結合し、MnSiOからなる反応生成膜24が生じる。この反応生成膜24の生成にMnが使用されることにより、Cu層20に含まれるMnの量がさらに減少する。犠牲層23の厚さは、反応生成膜24の生成に必要十分な厚さ(たとえば、100nm)でよい。
また、反応生成膜24の生成後に、犠牲層23および反応生成膜24が除去されて、Cu層20上にSiおよびOを含む絶縁材料からなる犠牲層が形成されることにより、その犠牲層とCu層20との界面にMnSiOからなる反応生成膜が形成されてもよい。すなわち、第2バリア膜13の形成後に、反応生成膜を生成させる工程(犠牲層を積層する工程)と犠牲層および反応生成膜を除去する工程とがこの順に3回以上繰り返されてもよい。これらの工程を複数回繰り返すことにより、回数を重ねるごとに、Cu層20に含まれるMnの量が減少する。よって、第2Cu配線14中のMnの残留量を確実に減らすことができる。
また、本発明がCuを主成分とする金属材料からなる第1Cu配線5および第2Cu配線14を有する半導体装置の製造方法に適用された場合を例にとったが、本発明は、SiおよびOを含む絶縁層にCuを主成分とする金属材料からなる電極を有するキャパシタの製造方法に適用することもできる。
6 第2絶縁層(絶縁層)
11 第2溝(溝)
13 第2バリア膜(バリア膜)
14 第2Cu配線(Cu配線)
18 合金膜
20 Cu層
21 犠牲層
22 反応生成膜
23 犠牲層
24 反応生成膜
Claims (6)
- SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、
前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、
前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、
熱処理により、前記Cu層と前記絶縁層との間にMnxSiyOz(x,y,z:零よりも大きい数)からなるバリア膜を形成する工程と、
前記バリア膜の形成後に、前記Cu層上にSiおよびOを含む絶縁材料からなる犠牲層を積層し、前記Cu層上にMnxSiyOzからなる反応生成膜を生成させる工程と、
前記Cu層上から前記犠牲層および前記反応生成膜を除去する工程とを含む、半導体装置の製造方法。 - 前記バリア膜の形成後であって前記犠牲層の積層前に、前記Cu層の表面を化学的機械的研磨法により研磨する工程をさらに含む、請求項1に記載の半導体装置の製造方法。
- 前記犠牲層および前記反応生成膜は、化学的機械的研磨法により除去される、請求項1または2に記載の半導体装置の製造方法。
- 前記犠牲層は、プラズマ化学気相成長法により積層される、請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記犠牲層は、SiH4を含むガスを用いたプラズマ化学気相成長法により積層される請求項4に記載の半導体装置の製造方法。
- 前記バリア膜の形成後に、前記反応生成膜を生成させる工程と前記犠牲層および前記反応生成膜を除去する工程とがこの順に複数回繰り返される、請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236649A JP2010073736A (ja) | 2008-09-16 | 2008-09-16 | 半導体装置の製造方法 |
US12/536,472 US8110504B2 (en) | 2008-08-05 | 2009-08-05 | Method of manufacturing semiconductor device |
US13/345,046 US8647984B2 (en) | 2008-08-05 | 2012-01-06 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236649A JP2010073736A (ja) | 2008-09-16 | 2008-09-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010073736A true JP2010073736A (ja) | 2010-04-02 |
Family
ID=42205285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008236649A Pending JP2010073736A (ja) | 2008-08-05 | 2008-09-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010073736A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531033B2 (en) | 2009-09-07 | 2013-09-10 | Advanced Interconnect Materials, Llc | Contact plug structure, semiconductor device, and method for forming contact plug |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319834A (ja) * | 2003-04-17 | 2004-11-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007142236A (ja) * | 2005-11-21 | 2007-06-07 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2007149813A (ja) * | 2005-11-25 | 2007-06-14 | Sony Corp | 半導体装置の製造方法 |
JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
JP2008124275A (ja) * | 2006-11-13 | 2008-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2008135569A (ja) * | 2006-11-28 | 2008-06-12 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2008153472A (ja) * | 2006-12-18 | 2008-07-03 | Toshiba Corp | 半導体装置の製造方法 |
-
2008
- 2008-09-16 JP JP2008236649A patent/JP2010073736A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319834A (ja) * | 2003-04-17 | 2004-11-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007142236A (ja) * | 2005-11-21 | 2007-06-07 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2007149813A (ja) * | 2005-11-25 | 2007-06-14 | Sony Corp | 半導体装置の製造方法 |
JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
JP2008124275A (ja) * | 2006-11-13 | 2008-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2008135569A (ja) * | 2006-11-28 | 2008-06-12 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2008153472A (ja) * | 2006-12-18 | 2008-07-03 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531033B2 (en) | 2009-09-07 | 2013-09-10 | Advanced Interconnect Materials, Llc | Contact plug structure, semiconductor device, and method for forming contact plug |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7718524B2 (en) | Method of manufacturing semiconductor device | |
JP5076482B2 (ja) | 半導体装置の製造方法 | |
JP5133852B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
US8647984B2 (en) | Method of manufacturing semiconductor device | |
JP5560696B2 (ja) | 半導体装置の製造方法 | |
JP2007059660A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
JP2007287816A (ja) | 半導体装置の製造方法 | |
JP4419025B2 (ja) | 半導体装置の製造方法 | |
JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
JP2010080607A (ja) | 半導体装置の製造方法 | |
JP5190415B2 (ja) | 半導体装置 | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009010016A (ja) | 配線の形成方法及び半導体装置の製造方法 | |
JP2007220738A (ja) | 半導体装置の製造方法 | |
JP2010073736A (ja) | 半導体装置の製造方法 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP2011029554A (ja) | 半導体装置の製造方法 | |
KR20100011899A (ko) | 반도체 장치 및 그의 제조 방법 | |
JP5288734B2 (ja) | 半導体装置およびその製造方法 | |
JP2007258390A (ja) | 半導体装置、および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130725 |
|
A02 | Decision of refusal |
Effective date: 20131121 Free format text: JAPANESE INTERMEDIATE CODE: A02 |