JP2009010016A - 配線の形成方法及び半導体装置の製造方法 - Google Patents
配線の形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009010016A JP2009010016A JP2007167730A JP2007167730A JP2009010016A JP 2009010016 A JP2009010016 A JP 2009010016A JP 2007167730 A JP2007167730 A JP 2007167730A JP 2007167730 A JP2007167730 A JP 2007167730A JP 2009010016 A JP2009010016 A JP 2009010016A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- conductive layer
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】Cu配線2の表面に形成したSi含有導電層3を複数回、例えば2回プラズマ処理し、Si含有導電層3の組成状態を調節して固定化する。各プラズマ処理では、N2,NH3,N2O,CO2,O2,H2,He,Ar,CxHy(x:1以上の自然数、y:2以上の自然数)から選択された1種又は2種以上のガスをソースガスとし、チャンバー内を、6.7×10Pa〜6.7×103Pa程度の間で圧力制御する。投入パワーとして、50W〜1500W程度、好ましくは50W〜600W程度の弱い高周波パワーのみ、又は当該高周波パワーと0W〜500W程度の低周波パワーとを組み合わせ、プラズマ処理を実行する。
【選択図】図2
Description
配線の微細化が進むにつれて配線間隔が狭くなり、配線間の寄生容量が増大する。この配線遅延を回避して伝搬速度を向上させるために、アルミニウム(Al)よりも抵抗の小さい銅(Cu)又はCu合金を配線材料として、いわゆるダマシン法により層間絶縁膜に配線溝を形成し、この配線溝を充填することにより配線(Cu配線)を形成する技術が検討されている。ここで、Cu配線を形成するための層間絶縁層に関しては誘電率の低い材料が求められており、Cuの拡散を防止するためのバリア絶縁膜に関しても同じく低誘電率化が進められている。
しかしながら、微細化の進行するCu配線にあっては、ストレスマイグレーション及びエレクトロマイグレーション等を抑制して電気的信頼性の十分な向上を得ることは困難である。
前記半導体素子を覆うように、又は前記半導体素子の上方に、第1の絶縁膜を形成する工程と、前記第1の絶縁膜に、配線形状の溝を形成する工程と、前記溝内を埋め込むように前記第1の絶縁膜上に金属膜を形成する工程と、前記金属膜を平坦化し、前記溝内を前記金属で充填する配線を形成する工程と、露出する前記配線の上面にシリコン含有導電層を形成する工程と、前記シリコン含有導電層及び前記第1の絶縁膜を覆うように第2の絶縁膜を形成する工程とを含み、前記シリコン含有導電層を形成する工程は、前記配線の前記上面を還元する工程と、前記配線の前記上面にシリコン系ガスを晒して前記シリコン含有導電層を形成する工程と、前記シリコン含有導電層を複数回プラズマ処理し、前記シリコン含有導電層の組成状態を調節する工程とを有する。
更に、該形成方法を適用することにより、高信頼性の半導体装置を実現することが可能となる。
本発明者は、ダマシン法により形成されるCu又はCu合金を材料とする配線(Cu配線)において、ストレスマイグレーション及びエレクトロマイグレーション等を抑制して電気的信頼性の十分な向上を得るべく鋭意検討した結果、以下に示す本発明に想到した。
Si含有導電層の形成時の処理温度としては、例えば300℃〜400℃程度とする。この処理温度は、第2の絶縁膜を形成する際の処理温度と同一に設定し、連続処理として実行することが望ましい。この理由としては、両者の処理温度が異なるようにすると、処理装置及び環境を変えなければならず、配線形成プロセスの増加、処理時間の増大等の生産性に与える影響が大きいからである。
1回目のプラズマ処理では、50W〜600W程度の弱い高周波パワーのみで実行する。これにより、更に電気的信頼性を向上することができる。この場合、プラズマによるイオン衝撃によりCu配線の表面に荒れが生じて電気的信頼性の低下が懸念されること、加えて既に形成されている低誘電率材料の部分に対してプラズマによるダメージが懸念されることから、比較的短時間で低パワーの高周波単体によるプラズマ処理が好ましい。このプラズマ照射時間としては、3秒間〜60秒間程度、ここでは20秒間以下とすることが望ましい。
しかしながらこれらの技術では、組成状態が調節されたシリコン含有層を得ることはできず、Cu配線の十分な電気的信頼性を実現することは困難である。
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
本実施形態では、Cu又はCu合金からなる配線(Cu配線)の形成方法を開示する。なお、本実施形態ではCu配線を例示するが、本発明は、例えばタングステン(W)又はW合金からなる配線(W配線)等を同様にダマシン法により形成する場合にも適用できる。
図1及び図2は、本実施形態によるCu配線の形成方法を工程順に示す概略断面図である。
詳細には、ここでは以下のようにシングルダマシン法を実行する。
先ず、半導体基板(不図示)の上方に、例えばCVD法により低誘電率絶縁膜、例えば商品名NCS(触媒化成製のポーラスシリカ)、商品名ALCAP−S(旭化成製のポーラスシリカ)、商品名Silk(ダウケミカル社製のポリアリエルエーテル)、商品名FLARE(アライドシグナル社製のポリアリエルエーテル)等、ここではNCSを例えば膜厚100nm程度に堆積し、第1の絶縁膜1を形成する。
次に、例えばスパッタ法により、配線溝11の内壁面を覆うように第1の絶縁膜1上に、例えばTa,TaN,Ti,TiN,W,WN,Zr,ZrN,又はこれらの積層膜、ここではTaを膜厚10nm程度に堆積し、バリアメタル膜12を形成する。
次に、例えばスパッタ法により、バリアメタル膜12を覆うように薄いCu(不図示)を堆積する。
そして、第1の絶縁膜1の表面が露出するまでメッキ金属13及びバリアメタル膜12を化学機械研磨法(Chemical-Mechanical Polishing:CMP法)により研磨平坦化する。
以上により、第1の絶縁膜1の配線溝11をバリアメタル膜12を介してメッキ金属13で充填してなるCu配線2を形成する。
詳細には、先ず、チャンバー(不図示)内に半導体基板を搬入し、所定のヒータにより後述するSi含有導電層3を形成する際の処理温度とほぼ同一温度となるように、ここでは半導体基板の温度を300℃〜430℃程度の所定温度とする。
そして、CMP法により平坦化した際にCu配線2の上面に付着等する有機物や、Cu配線2の上面が自然酸化して形成された薄い酸化膜を、例えばH2又はNH3を処理ガスとしたプラズマにより還元処理して除去する。当該還元処理の後、チャンバー内の処理ガスをパージする。
詳細には、還元処理されてメッキ金属面(上面)が露出するCu配線2の当該上面に、Si系ガスである有機シラン系(例えば4MS(テトラメチルシラン))ガス又は無機シラン系(例えばSiH4、SiH2、SiH2Cl2等)ガス、ここではSiH4/N2/NH3の混合ガスを晒す。
当該処理の後、チャンバー内の処理ガスをパージする。このときの処理時間は、1秒間〜60秒間程度、好ましくは10秒間程度である。
先ず、図2(a)に示すように、1回目のプラズマ処理を行う。
詳細には、N2,NH3,N2O,CO2,O2,H2,He,Ar,CxHy(x:1以上の自然数、y:2以上の自然数)から選択された1種又は2種以上のガスをソースガスとし、当該ソースガスと共にその圧力調整を兼ねた希釈ガスとしてN2,NH3,H2,Ar,He,CxHy(x:1以上の自然数、y:2以上の自然数)等のガスを単体又はこれらを2種類以上組み合わせたガスをチャンバー内に導入する。このとき、チャンバー内を、6.7×10Pa〜6.7×103Pa(0.5Torr〜50Torr)程度の間で圧力制御する。ここでは、ソースガスにNH3ガスを、希釈ガスにN2をそれぞれ用い、NH3/N2=4000sccm/1600sccmとし、チャンバー内の圧力を3.1×102Pa(2.3Torr)とする。
当該処理の後、チャンバー内の処理ガスをパージする。
なお、このプラズマ処理において、ソースガスの一部に炭素の化合物ガス(CO2,CxHy等)を用いた場合には、Si含有導電層3はCu,Si,Cの含有層、又はCu,Si,N,Cの含有層とされる。
詳細には、N2,NH3,N2O,CO2,O2,H2,He,Ar,CxHy(x:1以上の自然数、y:2以上の自然数)から選択された1種又は2種以上のガスをソースガスとし、当該ソースガスと共にその圧力調整を兼ねた希釈ガスとしてN2,NH3,H2,Ar,He,CxHy(x:1以上の自然数、y:2以上の自然数)等のガスを単体又はこれらを2種類以上組み合わせたガスをチャンバー内に導入する。このとき、チャンバー内を、6.7×10Pa〜6.7×103Pa(0.5Torr〜50Torr)程度の間で圧力制御する。ここでは、ソースガスにH2ガスを、希釈ガスにHeをそれぞれ用い、H2/He=9500sccm/5000sccmとし、チャンバー内の圧力を3.0×102Pa(2.25Torr)とする。
当該処理の後、チャンバー内の処理ガスをパージする。
なお、1回目のプラズマ処理において、ソースガスの一部に炭素の化合物ガス(CO2,CxHy等)を用いた場合には、Si−Cを含有する層又はSi−N,Si−Cを含有する層とされたSi含有導電層3中の過剰な炭素、又は過剰な窒素及び炭素が除去され、組成状態(Siに対するC又はC,Nの割合)が最適化されることになる。
詳細には、例えばCVD法により、ソースガスとして4MS又はTMSA(エチニルトリメチルシラン:(CH3)3SiCCH)等を用い、低誘電率絶縁膜であるSiCO,SiCN,SiC,SiN,SiOC,BN等、好ましくはSiCO,SiCN,SiC,SiOC,BN、ここではSiCOを例えば膜厚5nm〜70nm程度、好ましくは10nm〜30nm程度に堆積する。これにより、Si含有導電層3を介してCu配線2を覆うように、第1の絶縁膜1上に第2の絶縁膜4が形成される。
以下の各実験では、本実施形態により、配線幅を2μm程度に作製した上部及び下部のCu配線を、0.09nm程度の径に形成したビア部で接続してなる配線構造を対象とする。
Cu配線の上面に形成されたSi含有導電層に対して、ソースガスとしてNH3ガスを用いた1回目のプラズマ処理と、ソースガスとしてH2ガスを用いた2回目のプラズマ処理とを順次施し、各プラズマ処理後におけるビア不良発生率(via fail rate:配線抵抗値に20%の変動が確認された配線の割合)について調べた。ここで、対照実験として、当該プラズマ処理を施さないCu配線(対照サンプル:図3中ではRefと記す。)の不良発生率についても調べた。
Cu配線の上面に形成されたSi含有導電層に対して、ソースガスとしてNH3ガスを用いた1回目のプラズマ処理と、ソースガスとしてH2ガスを用いた2回目のプラズマ処理とを順次施し、各プラズマ処理後におけるビア抵抗値変動率(via resistance shift:)と正規確率(normal probability)との関係について調べた。ここで、対照実験として、当該プラズマ処理を施さないCu配線(対照サンプル)についても調べた。
本実施形態では、第1の実施形態によるCu配線の形成方法を適用した半導体装置の製造方法を開示する。本実施形態では、半導体装置としてMOSトランジスタを例示する。なお本発明は、MOSトランジスタ以外の半導体装置、例えば各種不揮発性半導体メモリやキャパシタ構造を有する半導体メモリ等、種々の半導体装置に適用することができる。
図4及び図5は、本実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
詳細には、シリコン基板21の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造22を形成する。この素子分離構造22により、シリコン基板21で素子活性領域が確定される。
詳細には、素子活性領域に例えば熱酸化法により膜厚3.0nm程度の薄いゲート絶縁膜23を形成し、ゲート絶縁膜23上に例えばCVD法により膜厚180nm程度の多結晶シリコン膜及び膜厚29nm程度の例えばシリコン窒化膜を堆積する。そして、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜23をリソグラフィー及びドライエッチングにより電極形状に加工することにより、素子活性領域においてゲート絶縁膜23上にゲート電極24を形成する。このとき同時に、各ゲート電極24上にはシリコン窒化膜からなるキャップ膜25が形成される。
このとき、半導体素子として、シリコン基板21上でゲート絶縁膜13を介して形成されたゲート電極24と、その両側に形成された一対のLDD領域26及びソース/ドレイン領域28とを有するトランジスタ構造20が完成する。
詳細には、トランジスタ構造20を覆うように、例えばCVD法により例えばSiNを膜厚50nm程度に堆積し、層間絶縁膜29を形成する。
詳細には、先ず、リソグラフィー及びドライエッチングにより、層間絶縁膜29及びキャップ膜25に、ゲート電極24の表面の一部を露出させるコンタクト孔31aを形成するとともに、層間絶縁膜29にソース/ドレイン領域28の表面の一部を露出させるコンタクト孔31bを形成する。
次に、コンタクト孔31a,31bの内壁面を覆うように、層間絶縁膜29上に不図示のバリアメタル膜を形成した後、このバリアメタル膜を介してコンタクト孔31a,31bを埋め込むように、導電材料、例えばWを例えばCVD法により堆積する。
そして、層間絶縁膜29の表面が露出するまでW及びバリアメタル膜をCMP法により研磨平坦化し、コンタクト孔31a,31b内をバリアメタル膜を介して充填する導電プラグ31を形成する。
詳細には、先ず、導電プラグ31を覆うように、層間絶縁膜29上に第1の絶縁膜1を形成する。
次に、各導電プラグ31の表面を露出するように配線溝11を形成し、バリアメタル膜12を形成した後、メッキ法及びCMP法等を実行して、第1の絶縁膜1の配線溝11をバリアメタル膜12を介してメッキ金属13で充填し、導電プラグ31と電気的に接続されてなるCu配線2を形成する。
前記溝内を埋め込むように前記第1の絶縁膜上に金属膜を形成する工程と、
前記金属膜を平坦化し、前記溝内を前記金属で充填する配線を形成する工程と、
露出する前記配線の上面にシリコン含有導電層を形成する工程と、
前記シリコン含有導電層及び前記第1の絶縁膜を覆うように第2の絶縁膜を形成する工程と
を含み、
前記シリコン含有導電層を形成する工程は、
前記配線の前記上面を還元する工程と、
前記配線の前記上面にシリコン系ガスを晒して前記シリコン含有導電層を形成する工程と、
前記シリコン含有導電層を複数回プラズマ処理し、前記シリコン含有導電層の組成を制御する工程と
を有することを特徴とする配線の形成方法。
NH3を含むガスをソースガスとして用いる第1のプラズマ処理と、
H2を含むガスをソースガスとして用いる第2のプラズマ処理と
を有することを特徴とする付記1〜5のいずれか1項に記載の配線の形成方法。
前記半導体素子を覆うように、又は前記半導体素子の上方に、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜に溝を形成する工程と、
前記溝内を埋め込むように前記第1の絶縁膜上に金属膜を形成する工程と、
前記金属膜を平坦化し、前記溝内を前記金属で充填する配線を形成する工程と、
露出する前記配線の上面にシリコン含有導電層を形成する工程と、
前記シリコン含有導電層及び前記第1の絶縁膜を覆うように第2の絶縁膜を形成する工程と
を含み、
前記シリコン含有導電層を形成する工程は、
前記配線の前記上面を還元する工程と、
前記配線の前記上面にシリコン系ガスを晒して前記シリコン含有導電層を形成する工程と、
前記シリコン含有導電層を複数回プラズマ処理し、前記シリコン含有導電層の組成を制御する工程と
を有することを特徴とする半導体装置の製造方法。
NH3を含むガスをソースガスとして用いる第1のプラズマ処理と、
H2を含むガスをソースガスとして用いる第2のプラズマ処理と
を有することを特徴とする付記7〜11のいずれか1項に記載の半導体装置の製造方法。
2 Cu配線
3 Si含有導電層
4 第2の絶縁膜
11 配線溝
12 バリアメタル膜
13 メッキ金属
21 シリコン基板
22 素子分離構造
23 ゲート絶縁膜
24 ゲート電極
25 キャップ膜
26 LDD領域
27 サイドウォール絶縁膜
28 ソース/ドレイン領域
29 層間絶縁膜
31 導電プラグ
31a,31b コンタクト孔
Claims (6)
- 基板上に形成された第1の絶縁膜に、溝を形成する工程と、
前記溝内を埋め込むように前記第1の絶縁膜上に金属膜を形成する工程と、
前記金属膜を平坦化し、前記溝内を前記金属で充填する配線を形成する工程と、
露出する前記配線の上面にシリコン含有導電層を形成する工程と、
前記シリコン含有導電層及び前記第1の絶縁膜を覆うように第2の絶縁膜を形成する工程と
を含み、
前記シリコン含有導電層を形成する工程は、
前記配線の前記上面を還元する工程と、
前記配線の前記上面にシリコン系ガスを晒して前記シリコン含有導電層を形成する工程と、
前記シリコン含有導電層を複数回プラズマ処理し、前記シリコン含有導電層の組成を制御する工程と
を有することを特徴とする配線の形成方法。 - 前記各プラズマ処理を、N2,NH3,N2O,CO2,O2,H2,He,Ar,CxHy(x:1以上の自然数、y:2以上の自然数)から選択された1種又は2種以上のガスをソースガスとして用いて行うことを特徴とする請求項1に記載の配線の形成方法。
- 前記プラズマ処理は、
NH3を含むガスをソースガスとして用いる第1のプラズマ処理と、
H2を含むガスをソースガスとして用いる第2のプラズマ処理と
を有することを特徴とする請求項1又は2に記載の配線の形成方法。 - 半導体基板の上方に半導体素子を形成する工程と、
前記半導体素子を覆うように、又は前記半導体素子の上方に、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜に溝を形成する工程と、
前記溝内を埋め込むように前記第1の絶縁膜上に金属膜を形成する工程と、
前記金属膜を平坦化し、前記溝内を前記金属で充填する配線を形成する工程と、
露出する前記配線の上面にシリコン含有導電層を形成する工程と、
前記シリコン含有導電層及び前記第1の絶縁膜を覆うように第2の絶縁膜を形成する工程と
を含み、
前記シリコン含有導電層を形成する工程は、
前記配線の前記上面を還元する工程と、
前記配線の前記上面にシリコン系ガスを晒して前記シリコン含有導電層を形成する工程と、
前記シリコン含有導電層を複数回プラズマ処理し、前記シリコン含有導電層の組成を制御する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記各プラズマ処理を、N2,NH3,N2O,CO2,O2,H2,He,Ar,CxHy(x:1以上の自然数、y:2以上の自然数)から選択された1種又は2種以上のガスをソースガスとして用いて行うことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記プラズマ処理は、
NH3を含むガスをソースガスとして用いる第1のプラズマ処理と、
H2を含むガスをソースガスとして用いる第2のプラズマ処理と
を有することを特徴とする請求項4又は5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007167730A JP5217272B2 (ja) | 2007-06-26 | 2007-06-26 | 配線の形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007167730A JP5217272B2 (ja) | 2007-06-26 | 2007-06-26 | 配線の形成方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010016A true JP2009010016A (ja) | 2009-01-15 |
JP5217272B2 JP5217272B2 (ja) | 2013-06-19 |
Family
ID=40324851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007167730A Expired - Fee Related JP5217272B2 (ja) | 2007-06-26 | 2007-06-26 | 配線の形成方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5217272B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010186977A (ja) * | 2009-01-19 | 2010-08-26 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
US9595601B2 (en) | 2014-12-03 | 2017-03-14 | Joled, Inc. | Method of fabricating thin-film semiconductor substrate |
CN108538810A (zh) * | 2017-03-06 | 2018-09-14 | 三星电子株式会社 | 集成电路装置 |
KR20180117639A (ko) * | 2016-03-18 | 2018-10-29 | 어플라이드 머티어리얼스, 인코포레이티드 | 수소 어닐링에 의한 코발트 저항 회복 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347299A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2004193544A (ja) * | 2002-05-08 | 2004-07-08 | Nec Electronics Corp | 半導体装置、および半導体装置の製造方法 |
JP2006237257A (ja) * | 2005-02-24 | 2006-09-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006287022A (ja) * | 2005-04-01 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2008235480A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2007
- 2007-06-26 JP JP2007167730A patent/JP5217272B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193544A (ja) * | 2002-05-08 | 2004-07-08 | Nec Electronics Corp | 半導体装置、および半導体装置の製造方法 |
JP2003347299A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2006237257A (ja) * | 2005-02-24 | 2006-09-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006287022A (ja) * | 2005-04-01 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2008235480A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010186977A (ja) * | 2009-01-19 | 2010-08-26 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
US8536706B2 (en) | 2009-01-19 | 2013-09-17 | Kabushiki Kaisha Toshiba | Method for fabricating semiconductor device and semiconductor device |
US9595601B2 (en) | 2014-12-03 | 2017-03-14 | Joled, Inc. | Method of fabricating thin-film semiconductor substrate |
KR20180117639A (ko) * | 2016-03-18 | 2018-10-29 | 어플라이드 머티어리얼스, 인코포레이티드 | 수소 어닐링에 의한 코발트 저항 회복 |
CN108886017A (zh) * | 2016-03-18 | 2018-11-23 | 应用材料公司 | 通过氢退火恢复钴电阻 |
KR102327446B1 (ko) * | 2016-03-18 | 2021-11-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 수소 어닐링에 의한 코발트 저항 회복 |
CN108538810A (zh) * | 2017-03-06 | 2018-09-14 | 三星电子株式会社 | 集成电路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5217272B2 (ja) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267130B2 (ja) | 半導体装置およびその製造方法 | |
US8384217B2 (en) | Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride | |
US6893956B2 (en) | Barrier layer for a copper metallization layer including a low-k dielectric | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
JP5430946B2 (ja) | 相互接続構造体形成方法 | |
US7507659B2 (en) | Fabrication process of a semiconductor device | |
US9385034B2 (en) | Carbonization of metal caps | |
US20080280432A1 (en) | Barrier Material and Process for Cu Interconnect | |
US20120256324A1 (en) | Method for Improving Performance of Etch Stop Layer | |
US7816789B2 (en) | Germanium-containing dielectric barrier for low-k process | |
US20070099010A1 (en) | An etch stop layer for a metallization layer with enhanced adhesion, etch selectivity and hermeticity | |
US7413985B2 (en) | Method for forming a self-aligned nitrogen-containing copper silicide capping layer in a microstructure device | |
JP5217272B2 (ja) | 配線の形成方法及び半導体装置の製造方法 | |
US10373867B2 (en) | Cobalt contact and interconnect structures | |
US7381660B2 (en) | Dielectric barrier layer for a copper metallization layer having a varying silicon concentration along its thickness | |
JP2000174019A (ja) | 半導体装置及びその製造方法 | |
KR101152203B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
US7476626B2 (en) | Etch stop layer for a metallization layer with enhanced etch selectivity and hermeticity | |
US20070037378A1 (en) | Method for forming metal pad in semiconductor device | |
JP4457884B2 (ja) | 半導体装置 | |
JP2009130211A (ja) | 半導体装置及びその製造方法 | |
JP2009117673A (ja) | 半導体装置およびその製造方法 | |
JP2007194566A (ja) | 半導体装置およびその製造方法 | |
JP2015133382A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5217272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |