CN108538810A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN108538810A
CN108538810A CN201710888495.XA CN201710888495A CN108538810A CN 108538810 A CN108538810 A CN 108538810A CN 201710888495 A CN201710888495 A CN 201710888495A CN 108538810 A CN108538810 A CN 108538810A
Authority
CN
China
Prior art keywords
metal
cap rock
wiring layer
metal silicide
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710888495.XA
Other languages
English (en)
Other versions
CN108538810B (zh
Inventor
朴相真
权奇相
白在职
高镛璿
李光旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108538810A publication Critical patent/CN108538810A/zh
Application granted granted Critical
Publication of CN108538810B publication Critical patent/CN108538810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种集成电路装置。所述集成电路装置包括：绝缘膜，位于基底上；下布线层，贯穿绝缘膜的至少一部分，下布线层包括第一金属；下导电阻挡膜，围绕下布线层的底表面和侧壁，下导电阻挡膜包括与第一金属不同的第二金属；第一金属硅化物盖层，覆盖下布线层的顶表面，第一金属硅化物盖层包括第一金属；第二金属硅化物盖层，接触第一金属硅化物盖层并且设置在下导电阻挡膜上，第二金属硅化物盖层包括第二金属。

Description

集成电路装置
于2017年3月6日提交到韩国知识产权局的第10-2017-0028549号且名 称为“集成电路装置(Integrated Circuit Device)”的韩国专利申请通过引用全 部包含于此。
技术领域
实施例涉及一种集成电路装置，更具体地，涉及一种包括金属布线层的 集成电路装置。
背景技术
由于电子技术的发展，集成电路装置在近几年已经按比例缩小，因此， 集成电路装置中包括的金属布线层的线宽和节距减小了。因此，需要开发一 种包括呈现出改善的可靠性的低电阻金属布线层的集成电路装置。
发明内容
根据实施例的一方面，提供了一种集成电路装置，集成电路装置包括： 绝缘膜，位于基底上；下布线层，贯穿绝缘膜的至少一部分，下布线层包括 第一金属；下导电阻挡膜，围绕下布线层的底表面和侧壁，下导电阻挡膜包 括与第一金属不同的第二金属；第一金属硅化物盖层，覆盖下布线层的顶表 面，第一金属硅化物盖层包括第一金属；第二金属硅化物盖层，接触第一金 属硅化物盖层并且设置在下导电阻挡膜上，第二金属硅化物盖层包括第二金 属。
根据实施例的另一方面，提供了一种集成电路装置，集成电路装置包括： 鳍式有源区，从基底向上突出；多个源区和漏区，填充鳍式有源区中的多个 凹进区；栅极线，位于鳍式有源区上，栅极线在与鳍式有源区相交的方向上 延伸；源极接触件和漏极接触件，连接到来自多个源区和漏区之中的一个源 区和漏区的顶表面；栅极接触件，连接到栅极线的顶表面，其中，源极接触 件、漏极接触件和栅极接触件中的至少一个包括：下布线层，包括第一金属； 下导电阻挡膜，围绕下布线层的底表面和侧壁，并且包括与第一金属不同的 第二金属；第一金属硅化物盖层，覆盖下布线层的顶表面，并且包括第一金 属；第二金属硅化物盖层，接触第一金属硅化物盖层，设置在下导电阻挡膜 上，并且包括第二金属。
根据实施例的又一方面，提供了一种集成电路装置，集成电路装置包括： 绝缘膜，位于基底上；下布线层，贯穿绝缘膜的至少一部分，下布线层包括 第一金属；下布线阻挡膜，围绕下布线层的底表面和侧壁，下导电阻挡膜包 括与第一金属不同的第二金属；第一金属硅化物盖层，覆盖下布线层的顶表 面，第一金属硅化物盖层包括第一金属；第二金属硅化物盖层，设置在下导 电阻挡膜的顶表面上并且包括第二金属，第一金属硅化物盖层的侧边表面和 第二金属硅化物盖层的侧边表面彼此接触。
附图说明
通过参照附图详细地描述示例性实施例，特征对于本领域普通技术人员 来说将变得明显，在附图中：
图1A示出根据实施例的集成电路装置的一些组件的平面布置的平面图；
图1B示出沿图1A的线B-B'的剖视图；
图1C示出沿图1A的线C-C'的剖视图；
图2至图5示出根据其它实施例的集成电路装置的主要组件的剖视图；
图6A至图6G示出根据实施例的制造集成电路装置的方法中的步骤的剖 视图；
图7A至图7C示出根据实施例的制造集成电路装置的方法中的步骤的剖 视图；
图8A至图8C示出根据实施例的制造集成电路装置的方法中的步骤的剖 视图；
图9A至图9D示出根据实施例的制造集成电路装置的方法中的步骤的剖 视图；
图10A和图10B示出根据实施例的制造集成电路装置的方法中的步骤的 剖视图；
图11示出根据另一实施例的集成电路装置的示意性布局图；
图12A示出沿图11的线X1-X1'和线X2-X2'的剖视图；以及
图12B示出沿图11的线Y-Y'的剖视图。
具体实施方式
在下文中，将参照附图详细地描述实施例。贯穿说明书将通过同样的附 图标记来指示同样的组件，并将省略对其重复的描述。
图1A至图1C是示出根据实施例的集成电路装置的图。图1A是示出集 成电路装置100的一些组件的平面布置的示例的平面图，图1B和图1C是示 出集成电路装置100的主要组件的剖视图。具体地，图1B是集成电路装置 100的与沿图1A的线B-B'截取的剖面对应的部分的剖视图，图1C是集成电 路装置100的与沿图1A的线C-C'截取的剖面对应的部分的剖视图。
参照图1A至图1C，集成电路装置100可以包括下布线层130、下导电 阻挡膜132、第一金属硅化物盖层140和第二金属硅化物盖层142，其中，下 布线层130包括第一金属并且贯穿基底110之上的第一绝缘膜124的至少一 部分，下导电阻挡膜132围绕下布线层130的底表面和侧壁并且包括与第一 金属不同的第二金属，第一金属硅化物盖层140覆盖下布线层130的顶表面 并且包括第一金属，第二金属硅化物盖层142接触第一金属硅化物盖层140、 设置在下导电阻挡膜132上并且包括第二金属。在一个实施例中，第一金属 硅化物盖层140的侧边表面和第二金属硅化物盖层142的侧边表面彼此接触。 在一个实施例中，第一金属硅化物盖层140和第二金属硅化物盖层142分别 完全地覆盖下布线层130的顶表面和下导电阻挡膜132的顶表面。
基底110可以包括例如Si或Ge的半导体，或者例如SiGe、SiC、GaAs、 InAs或InP的化合物半导体。基底110可以包括导电区域。导电区域可以包 括掺杂杂质的阱、掺杂杂质的结构或导电层。
下绝缘膜114和贯穿下绝缘膜114的下导电膜120可以布置在基底110 上。下绝缘膜114可以包括氧化硅膜。在一些实施例中，下绝缘膜114可以 包括氧化硅，例如，等离子体增强氧化物(PEOX)、正硅酸四乙酯(TEOS)、 硼TEOS(BTEOS)、磷TEOS(PTEOS)、硼磷TEOS(BPTEOS)、硼硅玻璃 (BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。
下导电膜120可以是栅极线、源区/漏区或布线层。在一些实施例中，下 导电膜120可以是包括金属膜和围绕金属膜的导电阻挡膜的布线层。金属膜 可以包括例如Co、Cu、W或Al。导电阻挡膜可以包括例如Ti、TiN、Ta、TaN或者其组合。在一些其它实施例中，下导电膜120可以是包括在基底110 的有源区上的半导体外延层(例如，外延生长的Si层、外延生长的SiC层或 外延生长的SiGe层)的源区/漏区。在另一些实施例中，下导电膜120可以 是包括在基底110上的含功函数金属的层的栅极线。含功函数金属的层可以 包括例如Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd 中的至少一种金属。栅极线还可以包括覆盖含功函数金属的层的间隙填充金 属膜。间隙填充金属膜可以包括例如W膜或Al膜。在一些实施例中，栅极 线可以包括例如TiAlC/TiN/W的堆叠结构、TiN/TaN/TiAlC/TiN/W的堆叠结 构或TiN/TaN/TiN/TiAlC/TiN/W的堆叠结构。
第一绝缘膜124可以形成在下绝缘膜114上，下布线层130和下导电阻 挡膜132可以穿过第一绝缘膜124延伸到下导电膜120。第一绝缘膜124的 构成材料与相对于下绝缘膜114描述的构成材料基本相同。
在一些实施例中，构成下布线层130的第一金属可以是例如Co、W、Cu、 Ru、Mn、Ti、Ta及其组合中的至少一种，即，下布线层130可以包括例如 Co、W、Cu、Ru、Mn、Ti、Ta及其组合。第一金属硅化物盖层140可以包 括包含第一金属的硅化物。例如，如果第一金属是Co，则下布线层130可以 包括Co膜，第一金属硅化物盖层140可以包括硅化钴膜。
构成下导电阻挡膜132的第二金属是与第一金属不同的金属，并且可以 是例如Ti或Ta。例如，下导电阻挡膜132可以包括例如Ti、TiN、Ta、TaN 或其组合。第二金属硅化物盖层142可以包括具有例如Ti或Ta的硅化物膜。 在一些实施例中，第二金属硅化物盖层142可以包括硅化钛(TiSi2)或硅化 钽(TaSi2)。在一些其它实施例中，第二金属硅化物盖层142可以包括TiSi2与氮化钛硅(TiSiN)的组合或者TaSi2与氮化钽硅(TaSiN)的组合。
绝缘盖层150形成在第一金属硅化物盖层140、第二金属硅化物盖层142 和第一绝缘膜124上。绝缘盖层150可以延伸，以覆盖第一金属硅化物盖层 140的顶表面、第二金属硅化物盖层142的顶表面以及第一绝缘膜124的顶 表面。绝缘盖层150可以直接接触第一金属硅化物盖层140的顶表面、第二 金属硅化物盖层142的顶表面以及第一绝缘膜124的顶表面中的每个。
绝缘盖层150可以具有第一绝缘盖层152和第二绝缘盖层154以该陈述 的顺序进行堆叠的多层结构。绝缘盖层150可以包括硅膜、氮化物膜、碳化 物膜或其组合。在一些实施例中，第一绝缘盖层152可以包括硅化物膜，第 二绝缘盖层154可以包括氮化物膜、碳化物膜或其组合。在一些实施例中， 第二绝缘盖层154可以包括包含金属的绝缘膜或不包含金属的氮化物膜。在 一些实施例中，第二绝缘盖层154可以包括例如氮化硅(SiN)，氮掺杂碳化 硅(SiC:N)、SiOC、AlN、AlON、AlO、AlOC或其组合。在一个实施例中， 第二绝缘盖层154可以是包括例如SiC、SiN、SiC:N或SiOC的单层。在另 一实施例中，第二绝缘盖层154可以具有这样的结构，其中，包括例如AlN、 AlON、AlO或AlOC的第一层以及包括例如SiC、SiN、SiC:N或SiOC的第 二层以该陈述的顺序进行堆叠。即，第二绝缘盖层154可以包括包含金属的绝缘膜和不包含金属的氮化物膜。
上布线层160可以形成在第一金属硅化物盖层140之上，并且穿过绝缘 盖层150来接触第一金属硅化物盖层140。上导电阻挡膜162可以形成在第 一金属硅化物盖层140和第二金属硅化物盖层142上，并且围绕上布线层160 的底表面和侧壁。上布线层160和上导电阻挡膜162可以穿过第二绝缘膜156 和绝缘盖层150延伸以接触第一金属硅化物盖层140。第二绝缘膜156的构 成材料与相对于下绝缘膜114描述的构成材料基本相同。上布线层160和上 导电阻挡膜162可以经由第一金属硅化物盖层140电连接到下布线层130。
在一些实施例中，上布线层160可以包括与构成下布线层130的第一金 属不同的金属。在一些其它实施例中，上布线层160可以包括与构成下布线 层130的第一金属相同的金属。上布线层160可以包括例如W、Co、Cu、Ru、 Mn、Ti和Ta中的至少一种金属。例如，下布线层130可以包括Co，上布线 层160可以包括W，而不限于此。上导电阻挡膜162可以包括与构成上布线 层160的金属不同的金属。例如，上导电阻挡膜162可以包括Ti、TiN、Ta、 TaN或其组合。
第一金属硅化物盖层140和第二金属硅化物盖层142中的每个可以具有 在例如相对于基底110比第一绝缘膜124的顶表面高的水平面处的顶表面， 并且可以具有在例如相对于基底110比第一绝缘膜124的顶表面低的水平面 处的底表面。因此，第一金属硅化物盖层140的顶表面可以在例如相对于基 底110比第一绝缘膜124的顶表面高的水平面处来例如直接接触上导电阻挡 膜162，第一金属硅化物盖层140的底表面可以在例如相对于基底110比第 一绝缘膜124的顶表面低的水平面处来例如直接接触下布线层130。
如图1C中示出的，构成绝缘盖层150的第一绝缘盖层152和第二绝缘 盖层154中的每个可以在下布线层130和围绕下布线层130的第一绝缘膜124 之上具有大致平坦的顶表面。第一绝缘盖层152的覆盖第一金属硅化物盖层 140的部分的厚度D1可以小于第一绝缘盖层152的覆盖第一绝缘膜124的部 分的厚度D2。第二绝缘盖层154的覆盖第一金属硅化物盖层140的部分的厚 度可以大致等于第二绝缘盖层154的覆盖第一绝缘膜124的部分的厚度。例 如，如图1C中示出的，与第一绝缘盖层152的在第一金属硅化物盖层140 之上的厚度相比，第一绝缘盖层152可以在第一绝缘膜124之上具有较大的 厚度，而第二绝缘盖层154可以具有均匀的厚度。
第二金属硅化物盖层142可以具有围绕第一金属硅化物盖层140(例如， 围绕第一金属硅化物盖层140的外围)的平面形状(图1A)。上布线层160 可以布置在下布线层130之上，以覆盖(例如，叠置)的第一金属硅化物盖 层140的一部分，例如，下布线层130的顶表面可以比上布线层160的底表 面宽并且其间的第一金属硅化物盖层140使下布线层130和上布线层160完 全分离。第一金属硅化物盖层140可以包括在下布线层130和上布线层160 之间的部分，以及在下布线层130和绝缘盖层150之间的部分(图1C)。第 一金属硅化物盖层140可以与第一绝缘膜124间隔开，并且第二金属硅化物 盖层142置于第一金属硅化物盖层140和第一绝缘膜124之间。
图2和图3是示出根据其它实施例的集成电路装置的主要组件的剖视图。 图2和图3分别示出集成电路装置的与沿图1A的线B-B'截取的剖面对应的 部分的剖面构造。
参照图2和图3，集成电路装置200A和200B中每个具有与图1中示出 的集成电路装置100的结构基本相同的结构。然而，集成电路装置200A和 200B分别包括具有单个层的绝缘盖层250A和250B，来替代具有多层结构的 绝缘盖层150。
例如，参照图2，绝缘盖层250A在下布线层130和围绕下布线层130 的第一绝缘膜124之上具有大致平坦的顶表面。因此，绝缘盖层250A的覆 盖第一金属硅化物盖层140的部分的顶表面与绝缘盖层250A的覆盖第一绝 缘膜124的部分的顶表面可以处于大致相同的水平面处并且在大致相同的平 面上。绝缘盖层250A的覆盖第一金属硅化物盖层140的部分的厚度D11可 以小于绝缘盖层250A的覆盖第一绝缘膜124的部分的厚度D12。绝缘盖层250A可以接触第一金属硅化物盖层140的顶表面、第二金属硅化物盖层142 的顶表面、第一绝缘膜124的顶表面中的每个。在一些实施例中，绝缘盖层 250A可以包括硅膜。对绝缘盖层250A的描述与参照图1A至图1C提供的关 于第二绝缘盖层154的描述基本相同。
在另一示例中，参照图3，绝缘盖层250B可以具有带台阶的顶表面。如 图3中示出的，绝缘盖层250B的覆盖第一金属硅化物盖层140和第二金属硅 化物盖层142的部分的顶表面可以处于比绝缘盖层250B的覆盖第一绝缘膜 124的部分的顶表面高的水平面处。绝缘盖层250B的覆盖第一金属硅化物盖 层140的部分的厚度D21可以大致等于绝缘盖层250B的覆盖第一绝缘膜124 的部分的厚度D22。绝缘盖层250B可以接触第一金属硅化物盖层140的顶表 面、第二金属硅化物盖层142的顶表面和第一绝缘膜124的顶表面中的每个。 在一些实施例中，绝缘盖层250B可以包括例如SiN、SiC:N、SiOC、AlN、 AlON、AlO、AlOC或其组合。在一个实施例中，绝缘盖层250B可以是包括 例如SiC、SiN、SiC:N或SiOC的单层。在另一实施例中，绝缘盖层250B可 以具有这样的结构，在该结构中，包括例如AlN、AlON、AlO或AlOC的第 一层和包括例如SiC、SiN、SiC:N或SiOC的第二层以该陈述的顺序进行堆 叠。对绝缘盖层250B的描述与参照图1A至图1C提供的关于第二绝缘盖层 154的描述基本相同。
在图2和图3中示出的集成电路装置200A和200B中，尽管第一金属硅 化物盖层140、第二金属硅化物盖层142、上布线层160和上导电阻挡膜162 可以分别具有与图1A中示出的平面结构相同或相似的平面结构，但是实施 例不限于此，可以从上述实施例进行各种改变和修改。
图4是示出根据又一实施例的集成电路装置的主要组件的剖视图。
参照图4，集成电路装置300可以具有与图3中示出的集成电路装置200B 的构造基本相同的构造。然而，集成电路装置300包括具有多层结构的第一 金属硅化物盖层340，来替代具有单层结构的第一金属硅化物盖层140。
详细地，第一金属硅化物盖层340可以包括第一下金属硅化物盖层340A 和第一上金属硅化物盖层340B，第一下金属硅化物盖层340A包括与下布线 层130中包括的第一金属相同的金属，第一上金属硅化物盖层340B包括与第 一金属不同的金属。在一些实施例中，第一上金属硅化物盖层340B包括与第 二金属相同的金属。例如，下布线层130可以包括Co，第一下金属硅化物盖 层340A可以包括硅化钴，第一上金属硅化物盖层340B可以包括硅化钛或硅 化钽。然而，实施例不限于此，并且在不脱离上面描述的范围的情况下可以 进行各种改变和修改。第一下金属硅化物盖层340A位于下布线层130和第 一上金属硅化物盖层340B之间。
图5是示出根据又一其它实施例的集成电路装置的主要组件的剖视图。
参照图5，集成电路装置400可以具有与图3中示出的集成电路装置200B 的构造基本相同的构造。然而，在集成电路装置400中，下布线层130和下 导电阻挡膜132可以利用金属盖层440来覆盖。金属盖层440可以包括与构 成下布线层130的第一金属不同并且也与构成下导电阻挡膜132的第二金属 不同的金属，例如，当下布线层130包括Co并且下导电阻挡膜132包括Ti 或Ta时，金属盖层440可以包括W。
绝缘盖层450可以延伸为覆盖金属盖层440的顶表面和第一绝缘膜124 的顶表面。绝缘盖层450可以直接接触金属盖层440的顶表面和第一绝缘膜 124的顶表面。在一些实施例中，绝缘盖层450可以包括例如SiN、SiC:N、 SiOC、AlN、AlON、AlO、AlOC或其组合。对绝缘盖层450的描述与参照 图1A至图1C提供的关于第二绝缘盖层154的描述基本相同。
上布线层160以及围绕上布线层160的底表面和侧壁的上导电阻挡膜 162可以形成在金属盖层440上。上布线层160和上导电阻挡膜162可以穿 过第二绝缘膜156和绝缘盖层450延伸以接触金属盖层440，并且可以经由 金属盖层440连接到下布线层130。
参照图1A至图5描述的集成电路装置100、200A、200B、300和400 中的每个可以包括在下布线层130和上布线层160之间的含金属导电盖层。 含金属导电盖层可以包括如图1A至图5中示出的第一金属硅化物盖层140、 第二金属硅化物盖层142、具有多层结构的第一金属硅化物盖层340或金属 盖层440，或者其组合。含金属导电盖层可以在形成容纳上布线层160的接 触孔期间保护下布线层130免于被暴露或损坏。因此，可以通过抑制下布线层130的物理劣化来抑制下布线层130中的电阻增加或漏电流等，从而可以 改善集成电路装置的可靠性。
图6A至图6G是示出根据实施例的制造集成电路装置的方法的示例的顺 序的工艺的剖视图。将参照图6A至图6G来描述制造图1A至图1C中示出 的集成电路装置100的方法。注意的是，图6A至图6G对应于图1B中示出 的剖面。
参照图6A，可以在基底110上形成下绝缘膜114，随后，通过对下绝缘 膜114的一部分进行蚀刻来形成暴露基底110的导电区域的开口114H。然后， 可以通过利用导电材料填充开口114H来形成下导电膜120。
可以在下绝缘膜114和下导电膜120上形成第一绝缘膜124，随后，形 成贯穿第一绝缘膜124并暴露下导电膜120的第一孔H1。接下来，可以在第 一孔H1中且在第一绝缘膜124的顶表面上形成(例如，共形地形成)下导 电阻挡膜132，随后，在下导电阻挡膜132上形成下布线层130，以填充第一 孔H1。接下来，可以通过化学机械抛光(CMP)工艺和/或回蚀刻工艺对因 此获得的所得产物进行平坦化，从而暴露第一绝缘膜124的顶表面。在一些 实施例中，第一孔H1可以具有各种平面形状，例如，岛形和线形等。
参照图6B，形成覆盖下布线层130、下导电阻挡膜132和第一绝缘膜124 的第一绝缘盖层152，例如，第一绝缘盖层152可以形成为与整个基底110 叠置，并且可以具有基本均匀的厚度。在一些实施例中，第一绝缘盖层152 可以包括硅膜。可以使用化学气相沉积(CVD)工艺或原子层沉积(ALD) 工艺来形成第一绝缘盖层152。
参照图6C，图6B的包括第一绝缘盖层152的所得产物经受热处理。结 果，第一绝缘盖层152的一部分、下布线层130的一部分和下导电阻挡膜132 的一部分形成第一金属硅化物盖层140和第二金属硅化物盖层142。即，热 处理导致例如硅化，因此构成下布线层130的金属和构成第一绝缘盖层152 的硅原子之间的反应以及构成下导电阻挡膜132的金属和构成第一绝缘盖层 152的硅原子之间的反应形成第一金属硅化物盖层140和第二金属硅化物盖 层142。在形成第一金属硅化物盖层140和第二金属硅化物盖层142之后， 第一绝缘盖层152的未反应部分可以残留在第一金属硅化物盖层140、第二 金属硅化物盖层142和第一绝缘膜124中的每个上。
例如，可以在大约300℃至大约400℃的温度下并且在大约1托至大约 20托的压强下执行热处理大约1秒至大约1分钟。然而，示例不限于此。在 一些实施例中，在热处理后，尽管第一金属硅化物盖层140和第二金属硅化 物盖层142中的至少一个可能没有处于稳定相，但是第一金属硅化物盖层140 和第二金属硅化物盖层142中的至少一个可以由于通过后续工艺对其施加的 热预算(thermal budget)而达到稳定相。
当下布线层130包括第一金属时，第一金属硅化物盖层140可以包括由MxSiy表示的材料(其中，M是第一金属，x是1至6的整数，y是1至10 的整数)。例如，下布线层130可以包括Co，第一金属硅化物盖层140可以 包括CoSi、CoSi2、Co2Si或Co3Si等，而不限于此。当下导电阻挡膜132包 括Ti/TiN的双层时，第二金属硅化物盖层142可以包括具有TiSi2的部分和具有TiSiN的部分。
参照图6D，可以在第一绝缘盖层152上形成第二绝缘盖层154。第二绝 缘盖层154可以在第一绝缘盖层152上具有恒定的厚度。第二绝缘盖层154 可以包括例如SiN、SiC:N、SiOC、AlN、AlON、AlO、AlOC或其的组合。 第二绝缘盖层154可以具有包括单种材料的单层结构或其中顺序地堆叠有至 少两个材料层的多层结构。可以使用例如CVD工艺、ALD工艺、溅射工艺 或其组合来形成第二绝缘盖层154。
参照图6E，可以形成第二绝缘膜156来覆盖第二绝缘盖层154。
参照图6F，可以通过利用绝缘盖层150作为蚀刻停止层来对第二绝缘膜 156进行蚀刻，从而形成暴露第一金属硅化物盖层140的第二孔H2。在一些 实施例中，第二绝缘膜156和绝缘盖层150可以通过等离子体蚀刻工艺或反 应离子蚀刻(RIE)工艺进行干蚀刻，然后，利用纯水经受清洁工艺，以形成 第二孔H2。
在对绝缘盖层150进行蚀刻以形成第二孔H2之后，第一金属硅化物盖 层140可以被第二孔H2暴露。尽管第一金属硅化物盖层140可以被第二孔 H2暴露于在第二绝缘膜156和绝缘盖层150的蚀刻工艺和清洁工艺之后可以 残留在所得产物上的残留物(例如，诸如HF的酸性材料)，但是由于第一金 属硅化物盖层140相对于残留物具有相对高的抗蚀刻性，因此可以防止第一 金属硅化物盖层140被残留物无意地蚀刻或消耗。
另外，在形成第二孔H2期间，下布线层130可以被第一金属硅化物盖 层140保护，不必担心下布线层130会暴露于第二绝缘膜156和绝缘盖层150 的蚀刻工艺和清洁工艺的气氛。因此，可以防止下布线层130被残留物无意 地蚀刻或消耗。结果，可以抑制在形成第二孔H2期间下布线层130由于残 留物的物理劣化，因此，可以抑制下布线层130中的电阻增加或漏电流等， 从而改善包括下布线层130的布线结构的可靠性。
参照图6G，上导电阻挡膜162可以例如共性地形成在第二孔H2中。然 后，可以在上导电阻挡膜162上形成上布线层160，以填充第二孔H2。
尽管已经参照图6A至图6G描述了制造图1A至图1C中示出的集成电 路装置100的方法，但是本领域的技术人员将理解的是，在不脱离上述方法 的范围的情况下，可以通过参照图6A至图6G描述的方法或者从该方法改变 或修改的方法来制造图2至图5中示出的集成电路装置200A、200B、300和 400。
例如，在制造图2中示出的集成电路装置200A的方法的示例中，第一 金属硅化物盖层140和第二金属硅化物盖层142可以以与参照图6A至图6C 描述的方式相同的方式来形成。结果，图6C中所示的第一绝缘盖层152的未 反应部分可以残留在第一金属硅化物盖层140和第二金属硅化物盖层142上。 第一绝缘盖层152的未反应部分可以构成图2中所示的绝缘盖层250A。接下 来，可以省略已经参照图6D描述的形成第二绝缘盖层154的工艺，可以在 绝缘盖层250A上直接形成第二绝缘膜156。接下来，可以执行参照图6F和 图6G描述的工艺。
图7A至图7C是示出根据实施例的制造集成电路装置的方法的另一示例 的顺序工艺的剖视图。将参照图7A至图7C描述制造图3中示出的集成电路 装置200B的方法的示例。
参照图7A，在以与参照图6A至图6C描述的方式相同的方式来形成第 一金属硅化物盖层140和第二金属硅化物盖层142之后，可以去除第二金属 硅化物盖层142上的剩余未反应的第一绝缘盖层152，从而暴露第一金属硅 化物盖层140，第二金属硅化物盖层142和第一绝缘膜124中的每个的顶表 面。
参照图7B，形成绝缘盖层250B以覆盖第一金属硅化物盖层140、第二 金属硅化物盖层142和第一绝缘膜124。绝缘盖层250B可以共形地覆盖第一 金属硅化物盖层140、第二金属硅化物盖层142和第一绝缘膜124中的每个 的暴露的表面。可以利用CVD工艺、ALD工艺、溅射工艺或其组合来形成 绝缘盖层250B。
参照图7C，可以在绝缘盖层250B上直接形成第二绝缘膜156。接下来， 可以执行参照图6F和图6G描述的工艺。
图8A至图8C是示出根据实施例的制造集成电路装置的方法的另外的示 例的顺序工艺的剖视图。将参照图8A至图8C描述制造图3中示出的集成电 路装置200B的方法的另一示例。
参照图8A，可以以与参照图6A描述的方式相同的方式在基底110上形 成下绝缘膜114和下导电膜120，可以在下绝缘膜114和下导电膜120上形成 平面化的第一绝缘膜124、下导电阻挡膜132和下布线层130。
接下来，可以在还原气体气氛236中对因此获得的所得产物进行退火。 在一些实施例中，还原气体气氛236可以是H2气体气氛。在一些其它实施例 中，还原气体气氛236可以是H2气体与例如Ar、He、Ne、N2等的惰性气体 的气体混合的气氛。根据需要，可以在还原气体气氛236中对所得产物进行 退火期间，通过施加RF功率来形成等离子体气氛。
当下布线层130包括Co时，包括下布线层130的所得产物在还原气体 气氛236中进行退火，从而可以通过还原来去除无意地残留在下布线层130 的暴露的表面上的氧化钴，并且可以治愈(例如，修复)下布线层130的表 面损伤。可以在大约300℃至大约400℃的温度并且在大约1托至大约20托 的压强下执行大约1秒至大约1分钟的还原气体气氛236中的退火。例如， 可以在大约360℃的温度下并且在大约2.4托的压强下执行大约30秒的还原气体气氛236中的退火。然而，这些条件仅是示例，实施例不限于此。
参照图8B，在下布线层130和下导电阻挡膜132上选择性地形成牺牲硅 膜244。可以仅在下布线层130和下导电阻挡膜132中的每个的暴露表面上 选择性地形成牺牲硅膜244，而不在第一绝缘膜124的暴露的表面上形成。 在一些实施例中，可以执行用于将下布线层130和下导电阻挡膜132的顶表 面暴露于含硅气体的浸泡工艺，以形成牺牲硅膜244。含硅气体可以是SiH4、 Si2H6及其衍生物中的至少一种。可以在大约200℃至大约500℃的温度下并 且在大约1托至大约20托的压强下执行浸泡工艺，而不限于此。可以在还原 气体气氛236中的退火工艺之后原位地执行浸泡工艺，已经参照图8A描述 了退火工艺。
参照图8C，形成覆盖牺牲硅膜244(参见图8B)的暴露的表面和第一 绝缘膜124的暴露的表面的绝缘盖层250B，随后，对因此获得的所得产物进 行热处理。在一些实施例中，可以在参照图8B描述的浸泡工艺之后原位地执 行形成绝缘盖层250B的工艺。
绝缘盖层250B可以共形地覆盖牺牲硅膜244的暴露的表面和第一绝缘 膜124的暴露的表面。可以利用CVD工艺或ALD工艺来形成绝缘盖层250B。 可以在比参照图8B描述的浸泡工艺的温度高的温度下执行用于形成绝缘盖 层250B的沉积工艺。例如，可以在大约400℃至大约800℃的温度下执行用 于形成绝缘盖层250B的沉积工艺。由于用于形成绝缘盖层250B的工艺的相 对高的温度，可以造成牺牲硅膜244的硅原子与构成下布线层130和下导电 阻挡膜132的原子之间的反应，结果，可以形成第一金属硅化物盖层140和 第二金属硅化物盖层142。在一些其它实施例中，在形成绝缘盖层250B之后， 可以通过执行造成硅化反应的单独的热处理工艺来形成第一金属硅化物盖层 140和第二金属硅化物盖层142。尽管绝缘盖层250B可以包括SiN、SiC:N、 SiOC或其组合，但实施例不限于此。
接下来，根据参照图6E描述的方法，可以在绝缘盖层250B上直接形成 第二绝缘膜156，可以执行参照图6F和图6G描述的工艺。
图9A至图9D是示出根据实施例的制造集成电路装置的方法的另一示例 的顺序工艺的剖视图。将参照图9A至图9D描述图4中示出的集成电路装置 300的制造方法的示例。
参照图9A，以与参照图8A和图8B描述的方式相同的方式，在还原气 体气氛236中对下导电阻挡膜132和下布线层130形成在基底110之上的所 得产物进行退火，随后，在下布线层130和下导电阻挡膜132上选择性地形 成牺牲硅膜244。
参照图9B，形成覆盖牺牲硅膜244(参见图9A)的暴露的表面和第一 绝缘膜124的暴露的表面的含金属牺牲膜336。含金属牺牲膜336可以包括 与下布线层130中包括的第一金属不同的金属。在一些实施例中，下布线层 130可以包括Co，含金属牺牲膜336可以包括例如Ti、TiN、Ta或TaN。
可以利用CVD工艺或ALD工艺，以形成含金属牺牲膜336。可以在比 图9A中示出的形成牺牲硅膜244的浸泡工艺的温度高的温度下，执行形成 含金属牺牲膜336的沉积工艺。例如，可以在在大约400℃至大约800℃的温 度下执行形成含金属牺牲膜336的沉积工艺。由于用于形成含金属牺牲膜336 的工艺的相对高的温度，可以造成牺牲硅膜244的硅原子与构成在牺牲硅膜 244下方的下布线层130和下导电阻挡膜132的金属原子之间的反应以及牺 牲硅膜244的硅原子和构成在牺牲硅膜224上的含金属牺牲膜336的金属原 子之间的反应，从而可以形成第一下金属硅化物盖层340A、第一上金属硅化 物盖层340B和第二金属硅化物盖层142。在一些其它实施例中，在形成含金 属牺牲膜336之后，可以通过执行造成硅化反应的单独的热处理工艺来形成 第一下金属硅化物盖层340A、第一上金属硅化物盖层340B和第二金属硅化 物盖层142。
参照图9C，可以从图9B的所得产物去除未反应的含金属牺牲膜336， 从而暴露第一上金属硅化物盖层340B、第二金属硅化物盖层142和第一绝缘 膜124。在一些实施例中，可以执行利用过氧化氢的湿蚀刻工艺，来去除含 金属牺牲膜336。
参照图9D，以与参照图8C描述的方式相似的方式，可以形成绝缘盖层 250B来覆盖第一上金属硅化物盖层340B、第二金属硅化物盖层142和第一 绝缘膜124中的每个的暴露的表面。绝缘盖层250B可以共形地覆盖第一上金 属硅化物盖层340B、第二金属硅化物盖层142和第一绝缘膜124中的每个的 暴露的表面。
接下来，根据参照图6E描述的方法，可以在绝缘盖层250B上直接形成 第二绝缘膜156。接下来，可以执行参照图6F和图6G描述的工艺。
图10A至图10B是示出根据实施例的制造集成电路装置的方法的又一示 例的顺序工艺的剖视图。将参照图10A至图10B描述图5中示出的集成电路 装置400的制造方法的示例。
参照图10A，以与参照图8A描述的方式相同的方式，在还原气体气氛 236中对下导电阻挡膜132和下布线层130形成在基底110之上的所得产物 进行退火，随后，在下布线层130和下导电阻挡膜132上选择性地形成金属 盖层440。金属盖层440可以包括不包括在下布线层130和下导电阻挡膜132 中的金属。在一些实施例中，金属盖层440可以包括难熔金属。例如，下布 线层130可以包括Co，金属盖层440可以包括W。可以使用选择性的CVD 工艺来形成金属盖层440。可以如参照图8A描述的在还原气体气氛236中的 退火工艺之后原位地执行形成金属盖层440的工艺。
参照图10B，可以形成绝缘盖层450，以覆盖金属盖层440和第一绝缘 膜124中的每个的暴露的表面。关于形成绝缘盖层450的方法的描述，可以 参照关于形成绝缘盖层250B的方法的图7B进行的描述。绝缘盖层450可以 共形地覆盖金属盖层440和第一绝缘膜124中的每个的暴露的表面。
接下来，根据参照图6E描述的方法，可以在绝缘盖层450上直接形成 第二绝缘膜156。接下来，可以执行参照图6F和图6G描述的工艺。
因此，尽管已经描述了制造图1A至图5中示出的集成电路装置100、200A、200B、300和400的方法，但是实施例不限于此，在不脱离上述描述 的范围的情况下，可以进行各种改变和修改。
图11、图12A和图12B是示出根据另外的实施例的集成电路装置的图。 图11是集成电路装置500的示意性布局图，图12A示出集成电路装置500 的分别沿图11的线X1-X1'和线X2-X2'截取的剖视图，图12B示出集成电路 装置500的沿图11的线Y-Y'截取的剖视图。图11、图12A和图12B中示出 的集成电路装置500可以构成包括鳍式场效应晶体管(FinFET)器件的逻辑 单元。
参照图11、图12A和图12B，具有在水平方向(X方向和Y方向)上延 伸的主表面110M的基底110可以包括器件有源区AC。在基底110的器件有 源区AC中，多个鳍式有源区FA从基底110突出。多个鳍式有源区FA可以 沿着一个方向(X方向)彼此平行地延伸。隔离绝缘膜512可以形成在器件 有源区AC上和多个鳍式有源区FA之间。多个鳍式有源区FA从隔离绝缘膜 512向上以鳍形状突出。
栅极绝缘膜518和多条栅极线GL可以沿与多个鳍式有源区FA相交的方 向(Y方向)在基底110上延伸。栅极绝缘膜518和多条栅极线GL可以延 伸，同时覆盖多个鳍式有源区FA中的每个的顶表面和两个侧壁以及隔离绝缘 膜512的顶表面。
多个MOS晶体管可以在器件有源区AC上沿多条栅极线GL形成。多个 MOS晶体管中的每个可以是沟道形成在多个鳍式有源区FA中的每个的顶表 面和两个侧壁上的3维结构的MOS晶体管。
栅极绝缘膜518可以包括例如氧化硅膜、高K介电膜或其组合。高K介 电膜可以包括具有比氧化硅膜的介电常数大的介电常数的材料。例如，栅极 绝缘膜518可以具有大约10至大约25的介电常数。高K介电膜可以包括金 属氧化物或金属氮氧化物。例如，高K介电膜可以包括例如氧化铪、氮氧化 铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛及 其组合中的至少一种，而不限于此。在一些实施例中，界面层可以布置在鳍式有源区FA和栅极绝缘膜518之间。界面层可以包括绝缘材料，例如，氧化 物膜、氮化物膜或氧氮化物膜。
多条栅极线GL可以包括功函数含金属层。功函数含金属层可以包括例 如Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd之中的 至少一种金属。多条栅极线GL还可以包括覆盖功函数含金属层的间隙填充 金属膜。间隙填充金属膜可以包括W膜或Al膜。在一些实施例中，尽管多 条栅极线GL中的每条可以包括例如TiAlC/TiN/W的堆叠结构、 TiN/TaN/TiAlC/TiN/W的堆叠结构或TiN/TaN/TiN/TiAlC/TiN/W的堆叠结构， 但实施例不限于此。
多条栅极线GL中的每条的两个侧壁被绝缘间隔件562覆盖。绝缘间隔 件562可以沿栅极线GL(Y方向)的长度方向平行于栅极线GL延伸。绝缘 间隔件562可以包括例如氮化硅膜、SiOCN膜、SiCN膜或其组合。
多条栅极线GL中的每条可以被栅极绝缘盖层580覆盖，并且栅极间电 介质564可以布置在多条栅极线GL之间。每个栅极绝缘盖层580可以与栅 极线GL和绝缘间隔物562垂直地叠置，并且可以平行于栅极线GL延伸。栅 极绝缘盖层580可以包括氮化硅膜，不限于此。栅极间电介质564可以包括 氧化硅膜。栅极绝缘盖层580和栅极间电介质564被绝缘盖层150覆盖。绝 缘盖层150可以具有多层结构，其中，第一绝缘盖层152和第二绝缘盖层154以该陈述的顺序堆叠。关于绝缘盖层150的描述，可以参照根据图1A至图 1C进行的描述。
多个源区/漏区572可以在多条栅极线GL的两侧处形成在多个鳍式有源 区FA中。多个源区/漏区572可以包括在位于每个鳍式有源区FA中的多个凹 进区R1上外延地生长的半导体外延层。多个源区/漏区572可以包括外延生 长的Si层、外延生长的SiC层或多个外延生长的SiGe层。当形成在多个鳍 式有源区FA上的晶体管为NMOS晶体管时，多个源区/漏区572可以包括外 延生长的Si层或外延生长的SiC层，并且可以包括N型杂质。当形成在多个 鳍式有源区FA上的晶体管为PMOS晶体管时，多个源/漏区572可以包括外 延生长的SiGe层，并且可以包括P型杂质。多个源区/漏区572之中的一些 区域可以被栅极间电介质564覆盖。
连接到源区/漏区572的至少一个第一导电插塞CP1和连接到栅极线GL 的至少一个第二导电插塞CP2可以布置在多个鳍式有源区FA之上。第一导 电插塞CP1可以构成源极/漏极接触件，第二导电插塞CP2可以构成栅极接 触件。
每个第一导电插塞CP1可以在与多个鳍式有源区FA交叉的方向上延伸。 图11示出形成在三个鳍式有源区FA之上在Y方向上与三个鳍式有源区FA 交叉的第一导电插塞CP1的示例。金属硅化物层574可以布置在源区/漏区 572和第一导电插塞CP1之间。金属硅化物层574可以包括硅化钛或硅化钽， 而不限于此。第二导电插塞CP2可以穿过栅极绝缘盖层580与栅极线GL的 顶表面接触。第一导电插塞CP1和第二导电插塞CP2中的每个可以包括已经参照图1A至图1C描述的下布线层130和下导电阻挡膜132。
第一导电插塞CP1和第二导电插塞CP2中的每个的顶表面被含金属导电 盖层550覆盖。含金属导电盖层550可以包括已经参照图1A至图1C描述的 第一金属硅化物盖层140和第二金属硅化物盖层142。含金属导电盖层550、 栅极绝缘盖层580和栅极间电介质564中的每个的顶表面被绝缘盖层150覆 盖。绝缘盖层150可以具有多层结构，在该多层结构中第一绝缘盖层152和 第二绝缘盖层154以该陈述的顺序进行堆叠。关于绝缘盖层150的描述，可 以参考根据图1A至图1C进行的描述。
上绝缘膜594可以形成在绝缘盖层150上。集成电路装置500可以包括： 至少一个第一导电通孔接触件VC1，穿过上绝缘膜594和绝缘盖层150连接 到第一导电插塞CP1；第二导电通孔接触件VC2，穿过上绝缘膜594和绝缘 盖层150连接到第二导电插塞CP2；多个布线层598，位于上绝缘膜594上， 多个布线层598连接到第一导电通孔接触件VC1和第二导电插塞CP2。在一 些实施例中，多个第一导电通孔接触件VC1以及多个布线层598中的一些布 线层598可以形成为一个整体。另外，第二导电通孔接触件VC2以及多个布 线层598中的一些其它布线层598可以形成为一个整体。多个布线层598、 第一导电通孔接触件VC1和第二导电通孔接触件VC2中的每个可以具有包 括已经参照图1A至图1C描述的上布线层160和上导电阻挡膜162的结构。
构成第一导电插塞CP1和第二导电插塞CP2的每个下布线层130以及构 成第一导电通孔接触件VC1和第二导电通孔接触件VC2的上布线层160可 以包括相同的金属或不同的金属。在一些实施例中，尽管下布线层130可以 包括Co以及上布线层160可以包括Co、Cu或W，但是实施例不限于此。
上绝缘膜594可以包括氧化硅层。例如，上绝缘膜594可以包括具有大 约2.2至大约2.4的超低介电常数K的正硅酸四乙酯(TEOS)膜或超低K (ULK)膜。ULK膜可以包含SiOC膜或SiCOH膜。
在集成电路装置500中，第一导电插塞CP1和第二导电插塞CP2中的每 个的顶表面被包括第一金属硅化物盖层140和第二金属硅化物盖层142的含 金属导电盖层550覆盖。因此，为了形成第一导电通孔接触件VC1和第二导 电通孔接触件VC2，在通过对上绝缘膜594和绝缘盖层150进行蚀刻来形成 孔H3的工艺过程中，第一金属硅化物盖层140被孔H3暴露，因为下布线层 130被第一金属硅化物盖层140覆盖，所以不不必担心下布线层130被孔H3暴露。因此，因为在形成孔H3的过程中，下布线层130被第一金属硅化物 盖层140保护，所以可以抑制下布线层130的物理劣化，因此，可以抑制下 布线层130中的电阻增加或漏电流等，从而改善包括下布线层130的集成电 路装置500的可靠性。
在参照图11、图12A和图12B描述的集成电路装置500中，尽管描述 了下面的示例，但实施例不限于此，在所述示例中，绝缘盖层150以及包括 第一金属硅化物盖层140和第二金属硅化物盖层142的含金属导电盖层550 覆盖第一导电插塞CP1和第二导电插塞CP2中的每个的顶表面。在一些实施 例中，集成电路装置500的含金属导电盖层550可以包括如图4中示出的具 有多层结构的第一金属硅化物盖层340，来替代第一金属硅化物盖层140。在一些其它实施例中，集成电路装置500可以包括图5中示出的金属盖层440 作为含金属导电盖层550。在一些其它实施例中，可以利用图2中示出的绝 缘盖层250A、图3和图4中示出的绝缘盖层250B或图5中示出的绝缘盖层 450，来代替集成电路装置500的绝缘盖层150。
通过总结和回顾，实施例提供了具有呈改善的可靠性的低电阻布线结构 的集成电路装置。即，根据实施例的集成电路装置包括在下布线层和上布线 层之间的含金属导电盖层。当形成接触孔时，含金属导电盖层保护下布线层 不被用于形成上布线层的接触孔暴露或损坏。因此，抑制了下布线层的物理 劣化，从而可以提供能够抑制下布线层中的电阻增加、漏电流等的结构，并 且可以改善集成电路装置的可靠性。
已经在这里公开了示例实施例，虽然采用了特定术语，但是它们仅以通 用且描述性的意义被使用和被理解，并不是出于限制性的目的。在某些情况 下，对于本领域的普通技术人员将明显的是，正如本申请自提交之时起，除 非另有具体指示，否则关于特定实施例描述的特征、特性和/或元件可以单独 使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本 领域的技术人员将理解的是，在不脱离如权利要求所阐述的本发明的精神和 范围的情况下，可以做出形式和细节上的各种改变。

Claims (20)

1.一种集成电路装置，所述集成电路装置包括：
绝缘膜，位于基底上；
下布线层，贯穿绝缘膜的至少一部分，下布线层包括第一金属；
下导电阻挡膜，围绕下布线层的底表面和侧壁，下导电阻挡膜包括与第一金属不同的第二金属；
第一金属硅化物盖层，覆盖下布线层的顶表面，第一金属硅化物盖层包括第一金属；
第二金属硅化物盖层，接触第一金属硅化物盖层并且设置在下导电阻挡膜上，第二金属硅化物盖层包括第二金属。
2.根据权利要求1所述的集成电路装置，其中，第一金属硅化物盖层包括：
第一下金属硅化物盖层，包括第一金属；
第一上金属硅化物盖层，包括与第一金属不同的第三金属，第一下金属硅化物盖层位于下布线层和第一上金属硅化物盖层之间。
3.根据权利要求2所述的集成电路装置，其中，第三金属包括与第二金属相同的金属。
4.根据权利要求1所述的集成电路装置，所述集成电路装置还包括绝缘盖层，绝缘盖层覆盖第一金属硅化物盖层的顶表面、第二金属硅化物盖层的顶表面和绝缘膜的顶表面。
5.根据权利要求4所述的集成电路装置，其中，绝缘盖层是包括硅膜的单层。
6.根据权利要求4所述的集成电路装置，其中，绝缘盖层包括硅膜、氮化物膜、碳化物膜或其组合。
7.根据权利要求4所述的集成电路装置，其中，绝缘盖层是包括硅膜、绝缘膜和氮化物膜的多层，绝缘膜包括金属，氮化物膜不包括金属。
8.根据权利要求4所述的集成电路装置，所述集成电路装置还包括贯穿绝缘盖层并且经由第一金属硅化物盖层连接到下布线层的上布线层。
9.根据权利要求8所述的集成电路装置，其中，上布线层包括与第一金属不同的第四金属。
10.根据权利要求1所述的集成电路装置，所述集成电路装置还包括：
栅极线，位于基底上；
一对源区和漏区，位于栅极线的相对的侧处，
其中，下布线层连接到所述一对源区和漏区与栅极线中的一个。
11.一种集成电路装置，所述集成电路装置包括：
鳍式有源区，从基底向上突出；
多个源区和漏区，填充鳍式有源区中的多个凹进区；
栅极线，位于鳍式有源区上，栅极线在与鳍式有源区相交的方向上延伸；
源极接触件和漏极接触件，连接到来自所述多个源区和漏区之中的一个源区和漏区的顶表面；
栅极接触件，连接到栅极线的顶表面，
其中，源极接触件、漏极接触件和栅极接触件中的至少一个包括：下布线层，具有第一金属；下导电阻挡膜，围绕下布线层的底表面和侧壁，并且具有与第一金属不同的第二金属；第一金属硅化物盖层，覆盖下布线层的顶表面，并且具有第一金属；第二金属硅化物盖层，接触第一金属硅化物盖层，设置在下导电阻挡膜上，并且具有第二金属。
12.根据权利要求11所述的集成电路装置，其中，第一金属硅化物盖层包括以下面陈述的顺序堆叠在下布线层上的第一下金属硅化物盖层和第一上金属硅化物盖层，第一下金属硅化物盖层和第一上金属硅化物盖层包括相互不同的金属。
13.根据权利要求12所述的集成电路装置，其中，第一下金属硅化物盖层包括硅化钴，第一上金属硅化物盖层包括硅化钛。
14.根据权利要求11所述的集成电路装置，其中，第一金属硅化物盖层包括硅化钴，第二金属硅化物盖层包括硅化钛。
15.根据权利要求11所述的集成电路装置，所述集成电路装置还包括：
绝缘盖层，覆盖第一金属硅化物盖层的顶表面、第二金属硅化物盖层的顶表面和栅极线，并且包括硅膜；
上布线层，贯穿绝缘盖层，并且经由第一金属硅化物盖层连接到下布线层，上布线层包括与第一金属不同的金属。
16.一种集成电路装置，所述集成电路装置包括：
绝缘膜，位于基底上；
下布线层，贯穿绝缘膜的至少一部分，下布线层包括第一金属；
下布线阻挡膜，围绕下布线层的底表面和侧壁，下导电阻挡膜包括与第一金属不同的第二金属；
第一金属硅化物盖层，覆盖下布线层的顶表面，第一金属硅化物盖层包括第一金属；
第二金属硅化物盖层，设置在下导电阻挡膜的顶表面上并且包括第二金属，第一金属硅化物盖层的侧边表面和第二金属硅化物盖层的侧边表面彼此接触。
17.根据权利要求16所述的集成电路装置，其中，第一金属硅化物盖层和第二金属硅化物盖层分别完全地覆盖下布线层的顶表面和下导电阻挡膜的顶表面。
18.根据权利要求16所述的集成电路装置，所述集成电路装置还包括：
绝缘盖层，位于下布线层上；
上布线层，穿过绝缘盖层，第一金属硅化物盖层位于下布线层和上布线层之间。
19.根据权利要求18所述的集成电路装置，其中，上布线层经由第一金属硅化物盖层连接到下布线层，上布线层包括与第一金属不同的金属。
20.根据权利要求18所述的集成电路装置，其中，下布线层的顶表面比上布线层的底表面宽，第一金属硅化物盖层将下布线层和上布线层完全地分离。
CN201710888495.XA 2017-03-06 2017-09-27 集成电路装置 Active CN108538810B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0028549 2017-03-06
KR1020170028549A KR102471158B1 (ko) 2017-03-06 2017-03-06 집적회로 소자

Publications (2)

Publication Number Publication Date
CN108538810A true CN108538810A (zh) 2018-09-14
CN108538810B CN108538810B (zh) 2022-03-22

Family

ID=63355233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710888495.XA Active CN108538810B (zh) 2017-03-06 2017-09-27 集成电路装置

Country Status (3)

Country Link
US (1) US10438891B2 (zh)
KR (1) KR102471158B1 (zh)
CN (1) CN108538810B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323733B1 (ko) * 2017-11-01 2021-11-09 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
US20190148150A1 (en) * 2017-11-13 2019-05-16 Applied Materials, Inc. Methods for forming capping protection for an interconnection structure
WO2020045853A1 (ko) 2018-08-29 2020-03-05 주식회사 엘지화학 수계 전해질 및 이를 포함하는 의사 커패시터
US11282938B2 (en) 2018-09-28 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Capping layers in metal gates of transistors
US10998238B2 (en) * 2018-10-31 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with buried interconnect conductors
EP3975697A1 (en) 2019-05-29 2022-04-06 Bejo Zaden B.V. Downy mildew resistant spinach plant
US20210057273A1 (en) * 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-Less Structures
US11233050B2 (en) 2019-11-06 2022-01-25 Samsung Electronics Co., Ltd. Semiconductor device with diffusion barrier in the active contact
US11798846B2 (en) * 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug
US11646377B2 (en) * 2020-08-21 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11282790B1 (en) * 2020-09-09 2022-03-22 Nanya Technology Corporation Semiconductor device with composite landing pad for metal plug
US11637018B2 (en) * 2020-10-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for contact structures of semiconductor devices
US20220231137A1 (en) * 2021-01-19 2022-07-21 Applied Materials, Inc. Metal cap for contact resistance reduction
US11699734B2 (en) * 2021-02-10 2023-07-11 Nanya Technology Corporation Semiconductor device with resistance reduction element and method for fabricating the same
US11929314B2 (en) * 2021-03-12 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures including a fin structure and a metal cap

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171147A1 (en) * 2001-05-15 2002-11-21 Tri-Rung Yew Structure of a dual damascene via
US6492266B1 (en) * 1998-07-09 2002-12-10 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects
US20030036263A1 (en) * 2001-08-20 2003-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
US20060040490A1 (en) * 2004-08-18 2006-02-23 Jei-Ming Chen Method of fabricating silicon carbide-capped copper damascene interconnect
US20080003866A1 (en) * 2006-07-03 2008-01-03 Samsung Electronics Co., Ltd. Wiring structure in a semiconductor device, method of forming the wiring structure, semiconductor device including the wiring structure and method of manufacturing the semiconductor device
CN101188210A (zh) * 2006-11-21 2008-05-28 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN100429771C (zh) * 2002-03-13 2008-10-29 恩益禧电子股份有限公司 半导体器件及其制造方法
JP2009010016A (ja) * 2007-06-26 2009-01-15 Fujitsu Microelectronics Ltd 配線の形成方法及び半導体装置の製造方法
US20120181693A1 (en) * 2011-01-17 2012-07-19 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same
CN104008996A (zh) * 2013-02-27 2014-08-27 格罗方德半导体公司 于金属接触和互连件间具覆盖层的集成电路及其制造方法
CN105047600A (zh) * 2014-04-24 2015-11-11 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US20150357236A1 (en) * 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
CN105374794A (zh) * 2014-08-15 2016-03-02 台湾积体电路制造股份有限公司 互连结构及其形成方法
US20160141246A1 (en) * 2014-11-03 2016-05-19 Jin-Nam Kim Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012242A (ko) 1997-07-28 1999-02-25 윤종용 반도체장치의 콘택 구조 및 그 형성방법
KR100638422B1 (ko) 2004-12-23 2006-10-24 동부일렉트로닉스 주식회사 에피택셜 공정을 이용한 반도체 소자의 콘택홀 충진 방법
KR20080002480A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4362785B2 (ja) 2006-09-28 2009-11-11 エルピーダメモリ株式会社 半導体装置の製造方法
KR20140028908A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 금속 배선을 포함하는 반도체 소자의 형성방법
KR102001493B1 (ko) 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9362285B2 (en) 2014-10-02 2016-06-07 International Business Machines Corporation Structure and method to increase contact area in unmerged EPI integration for CMOS FinFETs
US9466530B2 (en) 2014-10-29 2016-10-11 Globalfoundries Inc. Methods of forming an improved via to contact interface by selective formation of a metal silicide capping layer
KR102352153B1 (ko) * 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492266B1 (en) * 1998-07-09 2002-12-10 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects
US20020171147A1 (en) * 2001-05-15 2002-11-21 Tri-Rung Yew Structure of a dual damascene via
US20030036263A1 (en) * 2001-08-20 2003-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
CN100429771C (zh) * 2002-03-13 2008-10-29 恩益禧电子股份有限公司 半导体器件及其制造方法
US20060040490A1 (en) * 2004-08-18 2006-02-23 Jei-Ming Chen Method of fabricating silicon carbide-capped copper damascene interconnect
US20080003866A1 (en) * 2006-07-03 2008-01-03 Samsung Electronics Co., Ltd. Wiring structure in a semiconductor device, method of forming the wiring structure, semiconductor device including the wiring structure and method of manufacturing the semiconductor device
CN101188210A (zh) * 2006-11-21 2008-05-28 台湾积体电路制造股份有限公司 半导体结构的形成方法
JP2009010016A (ja) * 2007-06-26 2009-01-15 Fujitsu Microelectronics Ltd 配線の形成方法及び半導体装置の製造方法
US20120181693A1 (en) * 2011-01-17 2012-07-19 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same
CN104008996A (zh) * 2013-02-27 2014-08-27 格罗方德半导体公司 于金属接触和互连件间具覆盖层的集成电路及其制造方法
CN105047600A (zh) * 2014-04-24 2015-11-11 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US20150357236A1 (en) * 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
CN105374794A (zh) * 2014-08-15 2016-03-02 台湾积体电路制造股份有限公司 互连结构及其形成方法
US20160141246A1 (en) * 2014-11-03 2016-05-19 Jin-Nam Kim Semiconductor device

Also Published As

Publication number Publication date
KR102471158B1 (ko) 2022-11-25
US20180254246A1 (en) 2018-09-06
KR20180101953A (ko) 2018-09-14
US10438891B2 (en) 2019-10-08
CN108538810B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN108538810A (zh) 集成电路装置
KR101971403B1 (ko) 반도체 디바이스 및 그 제조 방법
CN109390337B (zh) 集成电路装置
US11670690B2 (en) Semiconductor device with dielectric spacer liner on source/drain contact
CN109755119A (zh) 形成集成电路的方法
US11309393B2 (en) Integrated circuit device including an overhanging hard mask layer
KR20180102887A (ko) 집적회로 소자 및 그 제조 방법
CN103811550A (zh) 半导体器件的接触结构
CN109427742B (zh) 接触结构上的自对准金属线及其形成方法
US20200365698A1 (en) Semiconductor device and method of manufacture
US11217486B2 (en) Semiconductor device and method
US20150380516A1 (en) Doped protection layer for contact formation
CN107123677B (zh) 鳍片型场效应晶体管装置及其制造方法
TWI715674B (zh) 鰭狀場效電晶體元件與其製造方法
CN112563243A (zh) 半导体装置
US20160013100A1 (en) Via structure and method of forming the same
CN105990405A (zh) 半导体结构及其制造方法
US20170098707A1 (en) Semiconductor structure and manufacturing method thereof
CN108573916A (zh) 集成电路器件
US11961763B2 (en) Self-aligned metal gate for multigate device and method of forming thereof
US20240021673A1 (en) Semiconductor device and manufacturing method thereof
US11978669B2 (en) Semiconductor structure with a laminated layer
US11862726B2 (en) Transistor, integrated circuit, and manufacturing method of transistor
US12015060B2 (en) Structure and formation method of semiconductor device with backside contact
US20240021535A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant