JP4362785B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4362785B2
JP4362785B2 JP2006264221A JP2006264221A JP4362785B2 JP 4362785 B2 JP4362785 B2 JP 4362785B2 JP 2006264221 A JP2006264221 A JP 2006264221A JP 2006264221 A JP2006264221 A JP 2006264221A JP 4362785 B2 JP4362785 B2 JP 4362785B2
Authority
JP
Japan
Prior art keywords
cobalt
film
opening
interlayer insulating
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006264221A
Other languages
English (en)
Other versions
JP2008085124A (ja
Inventor
賢治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006264221A priority Critical patent/JP4362785B2/ja
Priority to US11/860,579 priority patent/US7863191B2/en
Publication of JP2008085124A publication Critical patent/JP2008085124A/ja
Application granted granted Critical
Publication of JP4362785B2 publication Critical patent/JP4362785B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は半導体装置の製造方法に関し、特にＤＲＡＭなどの半導体デバイスの低抵抗化プロセスに関する。
ロジックデバイスや、ＤＲＡＭとロジック回路との混載デバイスの高速化には、シリサイドプロセスによるソース電極、ドレイン電極、ゲート電極、ポリシリコンコンタクトと金属配線との接続箇所などの低抵抗化が必要であり、コバルトシリサイド技術が細線効果、耐熱性の観点から利用されている（例えば、特許文献１）。
特許文献１によれば、コバルトシリサイドの形成は、半導体基板上に選択的に形成された絶縁膜から露出した部分に形成されたソース・ドレイン領域、シリコンゲート電極上及び絶縁膜上にコバルトを堆積した後、熱処理によってソース・ドレイン領域、シリコンゲート電極上にコバルトシリサイド膜を形成する。未反応で残ったコバルトは、塩酸、過酸化水素及び水の混合水溶液からなるエッチング液で除去し、自己整合的に低抵抗化されたソース・ドレイン電極、及びゲート電極を形成している。
一方、ゲート電極の低抵抗化を図るため、ポリシリコン膜上に高融点で低抵抗の金属膜を積層したポリメタル構造のゲート電極（ポリメタルゲート）を使用するのが主流になってきており、特に、タングステン膜からなるタングステンポリメタルゲートを使用するのが主流になりつつある。タングステンは、過酸化水素水が混合された薬液に溶解してしまうため、タングステンポリメタルゲートでは、特許文献１に記載のような方法でシリサイドプロセスを行うことはできない。したがって、半導体デバイスの洗浄プロセスで標準的に使われているＡＰＭ溶液（アンモニア水と過酸化水素水と水の混合物で、Ammonium Hydroxide / Hydrogen Peroxide / Water Mixtureの略）や、SPM溶液（硫酸、過酸化水素水、水の混合物はSulfuric Acid/Hydrogen Peroxide/Water Mixtureの略）をタングステンポリメタルゲートが露出する状態では使用することができず、シリサイドプロセスを行う前にタングステンのゲート配線を保護するためのプロセスが必要になり、フォトリゾグラフィの工程が増えてくる。
これらの問題を、図１に示すＤＲＡＭ製造プロセスにおけるセル形成領域（左側）及び周辺回路形成領域（右側）の１部を示す断面図を用いて説明する。なお、セル形成領域では、図の左端の線の右側に表示された領域と対称な領域が左端の線の左側に形成されるがその図示は省略してある。図１は、基板に各種膜を形成し、ゲート電極を形成した状態の積層構造に、第１の開口４１及び第２の開口４３を形成した状態を示す。このような構造が形成されるまでのプロセスを本発明との関係で必要な範囲について述べると、酸化膜からなる素子分離領域１１、活性領域等（図示せず）が形成された基板１０に、ゲート絶縁膜（シリコン酸化膜）（図示せず）、ポリシリコン膜、窒化タングステン（図示せず）、タングステン膜、シリコン窒化膜を形成し、ゲート電極を形成すべき所定の領域にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、シリコン窒化膜をエッチングしてゲートキャップ２３を形成する。レジストパターンを除去した後、ゲートキャップ２３をマスクとしてエッチングにより、タングステン膜、窒化タングステン膜を除去し、タングステン膜２２、窒化タングステン膜（図示せず）、ポリシリコンゲート２１からなるタングステンポリメタルゲートを形成する。
しかる後に、シリコン窒化膜を成膜し、異方性エッチングによってエッチバックを行いゲート・サイドウオール２４を形成する。その後、写真製版処理及びイオン注入処理を施して、基板にＮ＋拡散層及びＰ＋拡散層を形成しソース領域・ドレイン領域を形成する。さらに、全面にわたって第１の層間絶縁膜となる酸化膜３５を形成した後、コンタクトホールを形成して、そこにポリシリコンを埋め込んで、コンタクトプラグ３２を形成する。しかる後に、第２の層間絶縁膜３７を積層し、第２の層間絶縁膜に第１の開口部（第１のコンタクトホール）４１、第２の開口部（第２のコンタクトホール）４３を形成する。第１の開口部（第１のコンタクトホール）４１は、コンタクトプラグ３２の上面が露出する深さであり、第２の開口部（第２のコンタクトホール）４３は、第１の層間絶縁膜をも貫き周辺回路形成領域の基板に達する深さである。図１はこのようにして得られた構造を示す。
図１のように、第１の開口部４１と第２の開口部４３が形成された状態で、その全面に、図２に示すように、スパッタによりコバルト膜５１を成膜する。
そして、５００℃以上の不活性ガス雰囲気中で熱処理し、第１の開口部４１のコンタクトプラグ３２表面及び第２の開口部４３の基板１０表面に、図３に示すように、コバルトシリサイド層５２を形成する。
次に、層間絶縁膜上等に残るシリサイド化されない未反応のコバルトを除去する。従来技術では、このコバルトの除去を行う際、SPM(硫酸-過酸化水素−水の混合液)をはじめとする、過酸化水素水が混合された薬液によって除去し、図４に示すコバルトシリサイド化された膜が形成された構造を得るようにしている。
図４に示すように、コンタクトプラグ表面及び半導体基板の配線が接続される領域をシリサイド化した構造で、レジストパターン（図示せず）を形成し、レジストパターンをマスクとして酸化膜３７、酸化膜３５をドライエッチングすることにより、さらに、キャップ層を形成する窒化膜およびその上の窒化膜をエッチングすることによって、周辺回路形成領域のタングステンポリメタルゲート（２１，２２）に達するコンタクトホール４２を形成する。図５は、このようにして形成された状態を示す。
したがって、図５は、第２の層間絶縁膜３７に第１のコンタクトホールが形成され、その底部のコンタクトプラグ３２上にシリサイド膜５２が形成され、第１の層間絶縁膜３５と第２の層間絶縁膜３７に第２のコンタクトホールが形成され、その底部の半導体基板表面にシリサイド膜５２が形成され、そして、第３のコンタクトホールが、周辺回路形成領域の第２の層間絶縁膜３７と第１の層間絶縁膜３５にタングステンポリメタルゲートのタングステン膜に達する深さに形成された状態である。
しかる後に、図５のホール内に、配線となる金属膜（タングステン）をＣＶＤ法により形成する。さらに、ＣＭＰで過剰なタングステンを研磨し整えた後に、配線となる金属膜（タングステン）を形成する。その結果、図６に示すように、第１のコンタクトホールにコンタクト６３、第２のコンタクトホールにコンタクト６３、第３のコンタクトホールにコンタクト６３が形成され、同時に全面に金属膜６４が形成される。この後、金属配線をパターン化して配線を形成し、さらにセルのストレージキャパシタの形成などが行われる。
以上のように従来技術では、タングステンポリメタルゲート構造を用いる半導体装置では、シリサイド化されないコバルトを除去する時点で、ゲート配線へつながるコンタクトホールを開口しておくことができず、必ず、除去ステップのあとに別工程で開口の加工をする必要がある。この制約のため、常にマスクを複数用意し、ステップを追加して開口することが必要である。 したがって、工程手順が煩雑になり、マスク枚数が増加するためにコストが削減できないという課題が生ずる。
特開２００２-７５９０５号公報
したがって、本発明の目的は、タングステンポリメタルゲート電極構造を有し、コンタクトホール下面の半導体基板表面及びコンタクトホール下面のコンタクトプラグ表面にシリサイド膜を有する半導体装置の製造方法において、タングステンポリメタルゲート電極にダメージを与えることなくゲート電極構造への配線とコンタクトホールのシリサイド膜への配線工程を簡略化できる半導体装置の製造方法を提供することである。
本発明におけるシリサイド膜を有する半導体装置の製造方法は、
層間絶縁膜に、コンタクトプラグに達するように形成される第１の開口部と半導体基板に達するように形成される第２の開口部とポリメタルのゲート電極に達するように形成される第３の開口部とをそれぞれ形成する第１の工程と、
前記層間絶縁層上および前記第１乃至第３の開口内にコバルト（Co）層を堆積させる第２の工程と、
前記コバルト層の酸化防止のためのコバルト酸化防止膜を成膜することなく熱処理し前記コンタクトプラグの表面及び前記半導体基板の表面にコバルトシリサイド層を形成する第３の工程と、
前記コバルトシリサイド層が形成された状態で前記ポリメタルのゲート電極を溶解せずコバルトを溶解する薬液により未反応のコバルトを除去する第４の工程とを少なくとも含むことを特徴とする。
また、本発明のシリサイド膜を有する半導体装置の製造方法は、
層間絶縁膜に、コンタクトプラグに達するように形成される第１の開口部と半導体基板に達するように形成される第２の開口部とポリメタルのゲート電極に達するように形成される第３の開口部とをそれぞれ形成する第１の工程と、
前記層間絶縁層上および前記第１乃至第３の開口内にコバルト層を堆積させる第２の工程と、
前記コバルト層上に酸化防止のための金属を成膜する第３の工程と、
前記酸化防止のための金属が成膜された状態で熱処理し前記コンタクトプラグの表面及び前記半導体基板の表面にコバルトシリサイド層を形成する第４の工程と、
前記酸化防止のための金属を溶解する薬液により該金属を除去する第５の工程と、
前記酸化防止のための金属を除去した後に前記コバルトシリサイド層が形成された状態で、前記ポリメタルのゲート電極を溶解せずコバルトを溶解する、前記金属を溶解する薬液とは異なる薬液により未反応のコバルトを除去する第６の工程とを少なくとも含むことを特徴とする。
前記ゲート電極の表面はタングステン（Ｗ）であることを特徴とする。
前記前記コバルト（Ｃｏ）を溶解する薬液は、酸化作用を有しない薬液である。
前記コバルトを溶解する薬液は硫酸を主体とする溶液である。
前記コバルトを溶解する薬液は塩酸と水との混合溶液でもよい。
本発明では、コバルトを溶解し、タングステンは溶解しない液を用いることで、メタルゲートゲート配線上、基板上、プラグ上等に至るコンタクトホールを一回のリゾグラフィーで同時に開口することができ、マスク数の低減、工程削減が可能となる。
次に、図面を参照して、本発明について説明する。
図７乃至図１０は、本発明の実施形態にかかる断面図である。これらの図は、ＤＲＡＭ製造プロセスにおけるメモリセル形成領域（左側）及び周辺回路形成領域（右側）の１部を示す。すなわち、左はメモリセル部の領域で後ほど容量構造が形成され、情報が蓄積される領域で、また、右側はそのメモリセルの情報を読み書きする動作を1ビット(一つの“０”“1”データ)毎に制御する回路部となる領域である。
図７は、本発明に係る開口部が形成される前の構造を示す。素子分離領域１１及び活性領域等（図示せず）が形成された基板１０に、ゲート絶縁膜（シリコン酸化膜）（図示せず）、ポリシリコン膜、窒化タングステン（図示せず）、タングステン膜、シリコン窒化膜を形成し、ゲート電極を形成すべき所定の領域にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、シリコン窒化膜をエッチングしてゲートキャップ２３をセル形成領域（左側）及び周辺回路形成領域（右側）に形成する。レジストパターンを除去した後、ゲートキャップ２３をマスクとしてエッチングにより、タングステン膜、窒化タングステン膜を除去し、タングステン膜２２、窒化タングステン膜（図示せず）、ポリシリコン２１からなるタングステンポリメタルゲート電極を形成する。
しかる後に、シリコン窒化膜を成膜し、異方性エッチングによってエッチバックを行いゲート・サイドウオール２４を形成する。このサイドウオールは、基板へのイオン注入に際し、その打ち込みエリアを調整する。その後、写真製版処理及びイオン注入処理を施して、基板にＮ＋拡散層及びＰ＋拡散層を形成する。さらに、全面にわたって第１の層間絶縁膜となる酸化膜３５を形成した後、第１の層間絶縁膜にコンタクトホールを形成して、そこにポリシリコンを埋め込んで、コンタクトプラグ３２を形成する。しかる後に第２の層間絶縁膜３７を形成した状態が図７である。
図７において、第２の層間絶縁膜３７に第１の開口部（第１のコンタクトホール）４１、第２の層間絶縁膜３７及び第１の層間絶縁膜３５に第２の開口部（第２のコンタクトホール）４３、第２の層間絶縁膜３７と第１の層間絶縁膜３５とサイドウオール用のシリコン窒化膜とシリコン窒化膜２３に第３の開口部（第３のコンタクトホール）４２を形成して図８の構造が得られる。第１の開口部４１は、コンタクトプラグ３２の上面が露出する深さであり、第２の開口部４３は、第１の層間絶縁膜３５をも貫き周辺回路形成領域の基板１０に達する深さであり、第３の開口部４２はポリメタルゲート電極のタングステン膜２２に達する深さである。各々の開口部はそれぞれコンタクトプラグ３２上、ゲート電極のタングステン膜２２上、基板１０上に開口しているため、開口部の底部には異なる材料が露出されている。すなわち、第1の開口部４１ではポリシリコン、第2の開口部ではタングステン、第３の開口部４２では単結晶シリコンである。
図８のように、第１の開口部４１、第２の開口部４３及び第３の開口部４２が形成された状態で、その全面に、スパッタによりコバルト膜５１を成膜する。
そして、５００℃以上の不活性ガス雰囲気中で熱処理し、第１の開口部４１のコンタクトプラグ３２表面及び第２の開口部４３のシリコン基板１０表面に、図９に示すように、コバルトシリサイド（ＣｏＳｉ２）層５２を形成する（なお、対応する基板表面には、ソース領域あるいはドレイン領域にする処理が事前に行われている。）。一方、ゲート電極は、ポリメタルのためコバルトシリサイド（ＣｏＳｉ２）層が形成されず、コバルト（Ｃｏ）が未反応のまま残る。同様に層間絶縁膜３７の表面にもコバルト（Ｃｏ）が未反応のまま残る。
この状態で、ウエット処理により、未反応Coを除去する。このとき硫酸などを用いて除去を行う。この硫酸溶液には、過酸化水素水等の酸化剤になりうる薬液を混合しない。このような薬液を用いるとゲート配線材料のメタルを溶解させず、未反応コバルトだけを除去できる。硫酸は、例えば、７０〜９０％の硫酸を用いる。硫酸の代わりに塩酸を使用することができる。この場合にも、過酸化水素水等の酸化剤を混合しない薬液とする。塩酸は、例えば、水を混合し、１０〜３０％の割合の薬液にする。このようにして必要な領域をシリサイド化し、未反応コバルトを除去した後に、１回目の熱処理で完全にＣｏＳｉ２ができないこともあるため、もう一度熱処理を行い、完全にシリサイド化した状態が図１０である。
即ち、本発明では、第１の開口部４１、第２の開口部４３、第３の開口部４２を、同じ開口形成プロセスで行い、コバルト膜の形成とシリサイド化を行った後、硫酸又塩酸を主体とし、過酸化水素などの酸化剤を混合させない薬液で処理することによって、ポリメタルゲートのメタル配線であるタングステン膜を溶解させることなく、未反応コバルトを除去することができる。
しかる後に、図１０のホール内に、コンタクトプラグとなる金属膜（タングステン）をＣＶＤ法により形成する。さらに、ＣＭＰで過剰なタングステンを研磨し整えた後に、配線となる金属膜（タングステン）を形成する。その結果、図６に示すように、第１の開口部４１、第2の開口部４３及び第3の開口部４２に、コンタクトプラグ６３が形成される。また、全面に金属膜６４が形成される。この後、金属膜６４をパターン化して配線とし、さらにセルのストレージキャパシタの形成などが行われる。
上記実施の形態では、図９において、コバルト膜を形成し、シリコンが露出する領域表面を熱処理によりコバルトシリサイド化した後に、硫酸を主体とし、過酸化水素などの酸化剤を含まない薬液で未反応コバルトを除去する例を示したが、コバルト膜の酸化を防止するために、窒化チタン膜などをコバルト酸化防止膜としてコバルト膜上に重ねて成膜してから、加熱処理によりコバルトシリサイド化し、未反応コバルトを除去する場合にも適用できる。
この場合には、シリサイド化の後、コバルト酸化防止膜を溶解させる薬液、例えば、ＡＰＭを用いて溶解させて除去する。酸化防止膜の除去にAPMを使っても、未反応Coが除去される前なので、Coによりゲートのタングステンが覆われており、APMによりタングステンが溶解することは無い。しかる後に、コバルトを溶解し、タングステンを溶解しない薬液を最終ステップに用い て、ポリメタルゲートの金属配線を溶解せずに未反応コバルトを除去することができる。
即ち、この場合にも、１回のリソグラフィープロセスによって同時に開口した形状に、コバルト膜を形成し、コバルト上に別の酸化防止用金属材料を成膜して、シリサイド化し、その後、その酸化防止膜の金属材料を除去できる薬液とコバルト除去用の薬液の２種類を用いて、酸化防止膜の除去ステップとコバルトの除去ステップに分けることで１回のリゾグラフィーで済ますことができる。
従来の半導体装置を製造する方法において、層間絶縁膜に第１の開口及び第２の開口を形成した状態を示す断面図である。 従来の半導体装置を製造する方法に関し、図１の状態にコバルト膜を形成した状態を示す断面図である。 従来の半導体装置を製造する方法に関し、図２の状態にコバルト膜を熱処理してコバルトシリサイド化した状態を示す断面図である。 従来の半導体装置を製造する方法に関し、図３の状態から未反応のコバルトを過酸化水素を含む薬液で除去した状態を示す断面図である。 従来の半導体装置を製造する方法に関し、図４の状態に第３の開口を形成した状態を示す断面図である。 従来の半導体装置を製造する方法に関し、図５の状態の各開口にコンタクトを形成し、層間絶縁膜上に金属膜を形成した状態を示す断面図である。 本発明の実施形態に関し、開口形成前の積層構造を示す断面図である。 本発明の実施形態に関し、図７の積層構造に、３種の開口を形成した状態を示す断面図である。 本発明の実施形態に関し、図８の全面にコバルト膜を形成した後、シリサイド化した状態を示す断面図である。 本発明の実施形態に関し、図９の構造に薬液処理を施して未反応のコバルトを除去した状態を示す断面図である。
符号の説明
１０ 半導体基板
１１ 素子分離領域
２１ ポリシリコンゲート
２２ タングステンゲート配線
２３ キャップ層（シリコン窒化膜）
２４ サイドウオール
３５ 第１の層間絶縁膜
３２ ポリシリコンプラグ
３７ 第２の層間絶縁膜
４１ 第１の開口部（第１のコンタクトホール）
４２ 第３の開口部（第３のコンタクトホール）
４３ 第２の開口部（第２のコンタクトホール）
５１ コバルト膜
５２ コバルトシリサイド膜
６３、６４ 金属膜

Claims (4)

  1. シリサイド膜を有する半導体装置の製造方法であって、
    層間絶縁膜に、コンタクトプラグに達するように形成される第１の開口部と半導体基板に達するように形成される第２の開口部とポリメタルのゲート電極に達するように形成される第３の開口部とをそれぞれ形成する第１の工程と、
    前記層間絶縁層上および前記第１乃至第３の開口内にコバルト（Co）層を堆積させる第２の工程と、
    前記コバルト層の酸化防止のためのコバルト酸化防止膜を成膜することなく熱処理し前記コンタクトプラグの表面及び前記半導体基板の表面にコバルトシリサイド層を形成する第３の工程と、
    前記コバルトシリサイド層が形成された状態で前記ポリメタルのゲート電極を溶解せずコバルトを溶解する薬液により未反応のコバルトを除去する第４の工程とを少なくとも含む半導体装置の製造方法。
  2. シリサイド膜を有する半導体装置の製造方法であって、
    層間絶縁膜に、コンタクトプラグに達するように形成される第１の開口部と半導体基板に達するように形成される第２の開口部とポリメタルのゲート電極に達するように形成される第３の開口部とをそれぞれ形成する第１の工程と、
    前記層間絶縁層上および前記第１乃至第３の開口内にコバルト層を堆積させる第２の工程と、
    前記コバルト層上に酸化防止のための金属を成膜する第３の工程と、
    前記酸化防止のための金属が成膜された状態で熱処理し前記コンタクトプラグの表面及び前記半導体基板の表面にコバルトシリサイド層を形成する第４の工程と、
    前記酸化防止のための金属を溶解する薬液により該金属を除去する第５の工程と、
    前記酸化防止のための金属を除去した後に前記コバルトシリサイド層が形成された状態で、前記ポリメタルのゲート電極を溶解せずコバルトを溶解する、前記金属を溶解する薬液とは異なる薬液により未反応のコバルトを除去する第６の工程とを少なくとも含む半導体装置の製造方法。
  3. 前記ゲート電極の表面はタングステンであることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記コバルトを溶解する薬液は、酸化作用を有しない薬液であることを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
JP2006264221A 2006-09-28 2006-09-28 半導体装置の製造方法 Expired - Fee Related JP4362785B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006264221A JP4362785B2 (ja) 2006-09-28 2006-09-28 半導体装置の製造方法
US11/860,579 US7863191B2 (en) 2006-09-28 2007-09-25 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006264221A JP4362785B2 (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008085124A JP2008085124A (ja) 2008-04-10
JP4362785B2 true JP4362785B2 (ja) 2009-11-11

Family

ID=39261636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006264221A Expired - Fee Related JP4362785B2 (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7863191B2 (ja)
JP (1) JP4362785B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101739709B1 (ko) 2008-07-16 2017-05-24 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP5326113B2 (ja) * 2009-06-25 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の洗浄方法
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
JP2015060895A (ja) 2013-09-17 2015-03-30 株式会社東芝 半導体装置
US9397004B2 (en) * 2014-01-27 2016-07-19 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings
US9728543B1 (en) * 2016-08-15 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
CN108346574B (zh) 2017-01-25 2021-08-10 联华电子股份有限公司 制作具有钴硅化物层的半导体元件的方法
CN108538838B (zh) 2017-03-01 2019-11-26 联华电子股份有限公司 制作半导体元件的方法
KR102471158B1 (ko) 2017-03-06 2022-11-25 삼성전자주식회사 집적회로 소자
CN110534414B (zh) * 2019-09-29 2022-05-31 武汉新芯集成电路制造有限公司 半导体器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209293A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体装置の製造方法
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP2000332105A (ja) 1999-05-18 2000-11-30 Hitachi Ltd 半導体装置の製造方法
JP3334692B2 (ja) 1999-10-04 2002-10-15 日本電気株式会社 半導体装置の製造方法
JP2002075905A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置の製造方法
US6888198B1 (en) * 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device
JP2003069013A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
JP2003234307A (ja) 2002-02-12 2003-08-22 Matsushita Electric Ind Co Ltd エッチング方法、基板洗浄方法及び半導体装置の製造方法
JP2005259773A (ja) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20080076246A1 (en) * 2006-09-25 2008-03-27 Peterson Brennan L Through contact layer opening silicide and barrier layer formation

Also Published As

Publication number Publication date
US7863191B2 (en) 2011-01-04
JP2008085124A (ja) 2008-04-10
US20080081472A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4362785B2 (ja) 半導体装置の製造方法
KR20020028804A (ko) 반도체 집적회로장치 및 그 제조방법
KR100278665B1 (ko) 디램 및 로직 혼합소자에서 화학기계적 연마에 의한 자기정렬 방식의 선택적 실리사이드층 형성방법
US20130189835A1 (en) Method for cleaning a semiconductor device
JP2006173429A (ja) 半導体装置の製造方法
JP2585140B2 (ja) 半導体装置の配線接触構造
JP2000332210A (ja) 半導体装置の製造方法
US7351663B1 (en) Removing whisker defects
TW201603129A (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
JP2002141500A (ja) 半導体装置及びその製造方法
JP2010118439A (ja) 半導体記憶装置及びその製造方法
US6864546B2 (en) Semiconductor device having memory cell portion and manufacturing method thereof
US7514314B2 (en) Method of manufacturing semiconductor device and semiconductor memory device
TW492160B (en) Method to produce integrated semiconductor-elements
JP5379366B2 (ja) 半導体装置およびその製造方法
JP4299852B2 (ja) 半導体装置の製造方法
KR20010059193A (ko) 메모리소자의 텅스텐 전극 형성방법
US7494864B2 (en) Method for production of semiconductor device
JP2005333165A (ja) 半導体装置
KR100301816B1 (ko) 반도체 소자의 실리사이드층 형성 방법
KR100550345B1 (ko) 반도체 장치의 실리사이드막 형성방법
KR100713927B1 (ko) 반도체 소자의 제조방법
KR100480586B1 (ko) 국부적인 실리사이드막을 갖는 반도체 장치의 제조방법
JP2007180181A (ja) 半導体記憶装置及びその製造方法
KR100995329B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees