CN110534414B - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN110534414B
CN110534414B CN201910935220.6A CN201910935220A CN110534414B CN 110534414 B CN110534414 B CN 110534414B CN 201910935220 A CN201910935220 A CN 201910935220A CN 110534414 B CN110534414 B CN 110534414B
Authority
CN
China
Prior art keywords
layer
semiconductor device
metal
trench
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910935220.6A
Other languages
English (en)
Other versions
CN110534414A (zh
Inventor
黄胜男
曹开玮
李赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910935220.6A priority Critical patent/CN110534414B/zh
Publication of CN110534414A publication Critical patent/CN110534414A/zh
Application granted granted Critical
Publication of CN110534414B publication Critical patent/CN110534414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Abstract

本发明提供了一种半导体器件及其制作方法，包括：提供一衬底，所述衬底上形成有结构层，所述结构层中形成有暴露出所述衬底的沟槽；在所述结构层表面和所述沟槽表面依次形成金属层和金属氮化物层，高温退火使所述金属层反应生成金属硅化物层；通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层；所述沟槽的侧壁附带形成颗粒，所述颗粒的表面形成有氧化层；使用HF清洗所述沟槽，以去除所述颗粒和所述氧化层；使用SC1清洗所述沟槽，以全部去除所述颗粒，消除所述氧化层包裹所述颗粒附着在所述沟槽侧壁引起的空洞缺陷，从而提高半导体器件的良率。

Description

半导体器件及其制作方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
在集成电路制造业中，自对准硅化物被广泛应用在源、漏、栅极与金属之间的接触，自对准硅化物在大规模和超大规模CMOS逻辑集成电路技术中起着非常重要的作用。
如图1所示，相邻的自对准硅化物结构之间形成有沟槽，传统的自对准硅化物形成是先沉积一层钴和氮化钛，再通过高温反应使得晶体硅和钴反应形成自对准硅化物。紧接着再通入双氧水和硫酸去除氮化钛和未反应的钴。但是在去除未反应的钴时，因为硫酸的存在，容易在沟槽侧壁表面和硅化物表面形成一层薄薄的氧化层，该氧化层还将反应过程中产生颗粒的颗粒A吸附包裹在沟槽侧壁表面和硅化物表面。
自对准硅化物形成之后在沟槽中填充介质层，填充介质层例如采用HDP(高密度等离子体)沉积工艺，沟槽侧壁表面的颗粒及包裹颗粒的氧化层在HDP沉积介质层过程中会阻挡介质层的沉积，在沟槽中形成空洞，空洞会导致后续本该有介质层绝缘的相邻的接触孔间互连，形成电路的短路，造成半导体器件良率的降低。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，清洗去除颗粒，避免空洞，提高半导体器件的良率。
本发明提供一种半导体器件的制作方法，包括：
提供一衬底，所述衬底上形成有结构层，所述结构层中形成有暴露出所述衬底的沟槽；
在所述结构层表面和所述沟槽表面依次形成金属层和金属氮化物层，高温退火使部分所述金属层反应生成金属硅化物层；
通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层；使用HF清洗所述沟槽；以及，
使用SC1清洗所述沟槽。
进一步的，所述HF的PH值大于5。
进一步的，使用HF清洗所述沟槽的步骤中：所述HF的浓度范围为0.5～3.0％，清洗温度范围为：10～30℃，清洗时间范围为：60～180s。
进一步的，所述退火的温度范围为470℃～500℃。所述退火的时间范围为20s～40s。
进一步的，所述沟槽的侧壁形成有第一介质层，位于所述沟槽的侧壁的所述金属层覆盖所述第一介质层。
进一步的，位于所述沟槽的侧壁的所述金属层未反应，位于所述沟槽底部的所述金属层和位于所述结构层上表面的所述金属层反应生成金属硅化物层。
进一步的，所述SC1包括体积比为1:1:5的NH4OH:H2O2:H2O混合溶液。
进一步的，所述金属层的材质包括：钴、钨、钛、镍中的任意一种。
进一步的，所述半导体器件为闪存，所述结构层关于所述沟槽对称分布，所述结构层包括：位于所述衬底上依次分布的隧穿氧化层、浮栅、第二介质层和控制栅。
本发明还提供一种半导体器件，采用上述方法制成。
与现有技术相比，本发明具有如下有益效果：
本发明提供的半导体器件及其制作方法中，通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层；所述沟槽的侧壁附带产生颗粒，所述颗粒的表面形成有氧化层；使用HF清洗所述沟槽，以去除所述颗粒和所述氧化层；以及，使用SC1清洗所述沟槽，以全部去除所述颗粒，消除所述氧化层包裹所述颗粒附着在所述沟槽侧壁引起的空洞缺陷，从而提高半导体器件的良率。
附图说明
图1为现有的半导体器件沟槽中附着有杂质颗粒的示意图；
图2为本发明实施例的半导体器件的制作方法流程图；
图3至图7为本发明实施例的半导体器件的制作方法各步骤的剖面示意图。
其中，附图标记如下：
11-衬底；B-结构层；12-隧穿氧化层；13-浮栅；14-第二介质层；15-控制栅；16-第一介质层；17a-金属层；18-金属氮化物层；17b-金属硅化物层；21-颗粒；22-氧化层；31-沟槽。
具体实施方式
本发明实施例提供了一种半导体器件及其制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种半导体器件的制作方法，如图2所示，包括：
提供一衬底，所述衬底上形成有结构层，所述结构层中形成有暴露出所述衬底的沟槽；
在所述结构层表面和所述沟槽表面依次形成金属层和金属氮化物层，高温退火使部分所述金属层反应生成金属硅化物层；
通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层；
使用HF清洗所述沟槽；以及，
使用SC1清洗所述沟槽。
下面结合图3至图7介绍本实施例的半导体器件的制作方法的各步骤。
如图3和图4所示，提供一衬底11，所述衬底11上形成有结构层B，所述结构层B中形成有沟槽31。在所述结构层B表面和所述沟槽31表面依次形成金属层17a和金属氮化物层18，金属氮化物层18例如为氮化钛层，所述金属层17a的材质包括：钴、钨、钛、镍中的任意一种。可采用化学气相沉积(CVD)或者物理气相沉积(PVD)方法形成金属层17a和金属氮化物层18。进一步的，所述沟槽31的侧壁形成有第一介质层16，所述第一介质层16例如为ONO膜层，即依次层叠的氧化硅层、氮化硅层和氧化硅层的多层结构。位于所述沟槽31的侧壁的所述金属层17a覆盖所述第一介质层16。高温退火使部分所述金属层17a反应生成金属硅化物层17b。具体的，位于所述沟槽31的侧壁的所述金属层17a与所述结构层B之间因有第一介质层16的隔离而未反应，结构层B可包括多晶硅层用于形成栅极，所述衬底11例如是硅，位于所述沟槽31底部的所述金属层17a和衬底11反应，位于所述结构层B上表面的所述金属层17a和结构层B上表面(例如多晶硅层)反应，在高温退火反应生成金属硅化物层17b。所述退火的温度范围为470℃～500℃。所述退火的时间范围为20s～40s。
金属硅化物简称硅化物，是由金属和硅经过物理-化学反应形成的一种化合态，其导电性介于金属和硅之间。硅化物是一种稳定性较强的金属化合物，并且在硅/难熔金属的分界面具有低的电阻率。硅化物既能降低栅极电阻，又能降低源漏电阻。低的电阻，热稳定性好，好的化学稳定性，能与硅形成均匀一致的界面。为了提高半导体器件的性能，需要减小源漏和栅区硅接触的电阻。钛和钴是用于接触的难熔金属。难熔金属和多晶硅反应生成多晶硅化物。掺杂的多晶硅被用作栅电极，有较高的电阻率，正是这导致了不应有的信号延迟。多晶硅化物对减小连接多晶硅的串联电阻是有益的。由于在优化超大规模集成电路的性能方面，需要进一步按比例缩小器件的尺寸，因此在源/漏和金属层之间电接触的面积是很小的。这个小的接触面积将导致接触电阻增加。自对准硅化物技术可提供稳定接触结构、减小源/漏区接触电阻。
所述衬底11可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，所述衬底11例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulksilicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。
如图3至图5所示，通入SC1和热硫酸去除所述金属氮化物层18和未反应的所述金属层17a；金属氮化物层18的材质包括：氮化钛、氮化钨、氮化钽中的任意一种。金属氮化物层18起阻挡层的作用，防止所述金属层17a向后续在金属氮化物层18上形成的其他层中扩散，同时提高所述金属层17a与后续在金属氮化物层18上形成的其他层的粘附性。在图5中所示出的区域为沟槽附近的区域，去除了所述金属氮化物层18，在图中未示出的其他区域根据需要保留部分金属氮化物层18。具体的，可先通入SC1例如5～10分钟湿法刻蚀所述金属氮化物层18和未反应的所述金属层17a，再通入热硫酸去除多余的未反应的金属层17a。所述沟槽31的侧壁附带产生颗粒21，所述颗粒21的表面形成有氧化层22；具体的，热硫酸酸槽中含颗粒，以及去除金属氮化物层18和未反应的所述金属层17a的过程中容易产生颗粒(例如氧化物颗粒)；这些氧化物颗粒可以在H2SO4的作用下容易吸附在沟槽31表面，并在高温加热后形成一层表面氧化层。所述沟槽31的侧壁表面和所述金属硅化物层17b的表面形成氧化层22，所述氧化层22将所述颗粒吸附包裹在沟槽侧壁表面和金属硅化物层17b表面(未示出)。大部分氧化物颗粒被薄薄的氧化层包裹附着在沟槽侧壁。所述SC1(StandardCleaning1)包括体积比为1:1:5的NH4OH:H2O2:H2O混合溶液。通入所述SC1和所述热硫酸去除所述金属氮化物层和未反应的所述金属层的时间范围为:4～8分钟。
如图5和图6所示，使用HF清洗所述沟槽表面和所述金属硅化物层17b表面，以至少去除所述氧化层22。所述HF的PH值大于5，使用HF清洗所述沟槽的步骤中：所述HF(氢氟酸)的浓度例如为0.5～3.0％，温度例如为10～30℃，洗净时间例如是60～180s。
如图6和图7所示，使用SC1清洗所述沟槽表面和所述金属硅化物层17b表面，以完全去除颗粒21。
进一步的，如图3所示，所述半导体器件可为闪存，所述结构层B关于所述沟槽31对称分布，所述结构层B包括：在所述衬底11上依次分布的隧穿氧化层12、浮栅13、第二介质层14和控制栅15。所述第二介质层14例如为ONO膜层，即依次层叠的氧化硅层、氮化硅层和氧化硅层的多层结构。所述衬底100可以为硅、锗或者锗化硅。
本发明还提供一种半导体器件，采用上述方法制备而成。
综上所述，本发明提供的半导体器件的制作方法中，使用HF清洗所述沟槽，以去除所述颗粒和所述氧化层；使用SC1清洗所述沟槽，以全部完全去除所述颗粒，消除所述氧化层包裹所述颗粒附着在所述沟槽侧壁引起的空洞缺陷，从而提高半导体器件的良率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底上形成有结构层，所述结构层中形成有暴露出所述衬底的沟槽；
在所述结构层表面和所述沟槽表面依次形成金属层和金属氮化物层，高温退火使部分所述金属层反应生成金属硅化物层；
通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层，所述沟槽的侧壁附带产生颗粒，所述颗粒的表面形成有氧化层；
使用HF清洗所述沟槽，以去除所述颗粒和所述氧化层；以及，
使用SC1清洗所述沟槽，以全部去除所述颗粒。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述HF的PH值大于5。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，使用HF清洗所述沟槽的步骤中：所述HF的浓度范围为0.5～3.0％，清洗温度范围为：10～30℃，清洗时间范围为：60～180s。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述退火的温度范围为470℃～500℃，所述退火的时间范围为20s～40s。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述沟槽的侧壁形成有第一介质层，位于所述沟槽的侧壁的所述金属层覆盖所述第一介质层。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，位于所述沟槽的侧壁的所述金属层未反应，位于所述沟槽底部的所述金属层和位于所述结构层上表面的所述金属层反应生成金属硅化物层。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述SC1包括体积比为1:1:5的NH4OH:H2O2:H2O混合溶液。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述金属层的材质包括：钴、钨、钛、镍中的任意一种。
9.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件为闪存，所述结构层关于所述沟槽对称分布，所述结构层包括：位于所述衬底上依次分布的隧穿氧化层、浮栅、第二介质层和控制栅。
10.一种半导体器件，其特征在于，通过如权利要求1至9任意一项所述的制作方法制备而成。
CN201910935220.6A 2019-09-29 2019-09-29 半导体器件及其制作方法 Active CN110534414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910935220.6A CN110534414B (zh) 2019-09-29 2019-09-29 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910935220.6A CN110534414B (zh) 2019-09-29 2019-09-29 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN110534414A CN110534414A (zh) 2019-12-03
CN110534414B true CN110534414B (zh) 2022-05-31

Family

ID=68670958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910935220.6A Active CN110534414B (zh) 2019-09-29 2019-09-29 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110534414B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543843A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4362785B2 (ja) * 2006-09-28 2009-11-11 エルピーダメモリ株式会社 半導体装置の製造方法
CN101207063A (zh) * 2006-12-18 2008-06-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法
JP2010518230A (ja) * 2007-02-08 2010-05-27 フォンタナ・テクノロジー パーティクル除去方法及び組成物
CN107393812A (zh) * 2017-08-31 2017-11-24 长江存储科技有限责任公司 一种晶片清洗方法
CN107633998B (zh) * 2017-09-13 2020-08-25 武汉新芯集成电路制造有限公司 形成欧姆接触的方法以及半导体器件的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543843A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法

Also Published As

Publication number Publication date
CN110534414A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
US11410846B2 (en) Method for metal gate surface clean
CN110176443A (zh) 用于减小接触电阻的双金属通孔
US8318574B2 (en) SOI trench DRAM structure with backside strap
JP2021507533A (ja) 垂直型トランジスタのための自己整合された底部スペーサを形成する方法及び半導体デバイス
JP2005175121A (ja) 半導体装置の製造方法および半導体装置
CN106531805B (zh) 互连结构及其制造方法以及使用互连结构的半导体器件
KR20160031726A (ko) 반도체 소자의 제조 방법
US20110237036A1 (en) Manufacturing method of semiconductor device and semiconductor device
CN103187274A (zh) 形成半导体器件的方法
JP2004134687A (ja) 半導体装置及びその製造方法
US20230215866A1 (en) Integrated circuit devices and methods of manufacturing the same
US7622348B2 (en) Methods for fabricating an integrated circuit
CN102983104B (zh) Cmos晶体管的制作方法
CN110534414B (zh) 半导体器件及其制作方法
CN105789203B (zh) 一种半导体器件及其制备方法、电子装置
US20090209096A1 (en) Method for manufacturing semiconductor device having decreased contact resistance
TWI759094B (zh) 半導體裝置之製造方法
JP4810077B2 (ja) 半導体装置の製造方法
CN111627907B (zh) 半导体结构及其形成方法
CN102487002B (zh) 连接件的制造方法
CN103081064B (zh) 半导体器件的制备方法
TWI779882B (zh) 製造半導體裝置的方法
JP2007518274A (ja) 集積回路技術における低応力の側壁スペーサ
CN115116939A (zh) 半导体结构的形成方法
TW202401602A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant