CN102543843A - 互连结构的制造方法 - Google Patents
互连结构的制造方法 Download PDFInfo
- Publication number
- CN102543843A CN102543843A CN2010106133831A CN201010613383A CN102543843A CN 102543843 A CN102543843 A CN 102543843A CN 2010106133831 A CN2010106133831 A CN 2010106133831A CN 201010613383 A CN201010613383 A CN 201010613383A CN 102543843 A CN102543843 A CN 102543843A
- Authority
- CN
- China
- Prior art keywords
- titanium nitride
- hard mask
- layer
- semiconductor substrate
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种互连结构的制造方法,通过在干法刻蚀形成金属导线沟槽和湿法清洗金属导线沟槽中的刻蚀残留物之后,利用含氟的酸性溶液湿法清洗所形成金属导线沟槽开口处的氧化硅保护层和氮化钛硬掩模层,去除部分氧化硅和氮化钛,进而使得金属导线沟槽的氧化硅保护层和氮化钛硬掩模层开口宽度与氧化硅保护层下方的低介电常数介质层的开口宽度对应,改善了所形成的金属导线沟槽的形态,利于后续工艺中籽晶层和金属互连线的沉积,提高了所制造半导体器件的性能。
Description
技术领域
本发明涉及半导体技术领域,更为具体的,本发明涉及一种互连结构的制造方法。
背景技术
半导体制造工艺是一种平面制造工艺,其在同一衬底上形成大量各种类型的复杂器件,并互相连接以具有完整的电子功能。在这一制造过程中,常需要在衬底上形成大量的沟槽,其可通过填充金属形成金属互连结构。
随着半导体器件工艺节点降低到32nm甚至更小,其器件形态,例如后段制程中金属导线沟槽的刻蚀,很难通过传统的方法控制。在干法刻蚀工艺中,为了得到更好的低介电常数材料刻蚀选择性,常常利用氮化钛作为硬质幕罩层,通过干法刻蚀方法形成半导体器件的金属导线沟槽。
如图1所示,示出了现有工艺中互连结构制造方法的流程示意图,包括:S101,提供半导体衬底,所述半导体衬底包含内部形成有金属插塞的低介电常数层间介质层,所述半导体衬底上具有形成开口的氮化钛硬掩模层,其中位于所述氮化钛硬掩模层下的半导体衬底部分为氧化硅保护层,所述氮化钛硬掩模层中的开口正对半导体衬底中低介电常数层间介质层内的金属插塞;S102,干法刻蚀所述半导体衬底,以形成暴露出金属插塞的金属导线沟槽;S103,湿法清洗所述半导体衬底,以去除所述干法刻蚀后的刻蚀残留物。
现有工艺形成的金属导线沟槽如图2所示,其所在的半导体衬底从下到上依次包括暴露出金属插塞101的低介电常数层间介质层100、氮掺杂碳化硅阻挡层102、低介电常数介质层103、氧化硅保护层104和氮化钛硬掩模层105。由于低介电常数介质层103比氧化硅保护层104和氮化钛硬掩模层105疏松,干法刻蚀后所形成的金属导线沟槽其开口处的氧化硅保护层104和氮化钛硬掩模层105较其下方的低介电常数介质层103横向凸起。而其后的湿法清洗只能够清洗干法刻蚀残留物,并不会改变所形成沟槽的形状,因此,金属导线沟槽开口处的氮化钛和氧化硅横向凸起必然会影响后续工艺中的籽晶层和金属互连线的沉积,进而影响所制造器件的性能。
在公开号为CN101587837A的中国专利,公开了更多互连结构中金属导线沟槽的制造方法。但随着半导体器件工艺节点的不断降低,该制造互连结构的方法也会面临金属导线沟槽开口处的半导体衬底横向凸起,影响后续互连结构中籽晶层和金属互连线的沉积。
因此,需要提供一种新的互连结构的制造方法,来减小金属导线沟槽开口处的氧化硅保护层和氮化钛硬掩模层横向凸起,防止形成的氧化硅保护层和氮化钛硬掩模层横向凸起,影响后续工艺中籽晶层和金属互连线的沉积,提高所制造半导体器件的性能。
发明内容
本发明解决的问题是提供了一种互连结构的制造方法,通过湿法清洗半导体衬底表面的氧化硅保护层和氮化钛硬掩模层,改善所形成的金属导线沟槽的形态,提高所制造半导体器件的性能。
为解决上述问题,本发明提供的互连结构的制造方法,基本步骤包括:
提供半导体衬底,所述半导体衬底包含内部形成有金属插塞的低介电常数层间介质层,所述半导体衬底上具有形成开口的氮化钛硬掩模层,其中位于所述氮化钛硬掩模层下的半导体衬底部分为氧化硅保护层,所述氮化钛硬掩模层中的开口正对半导体衬底中低介电常数层间介质层内的金属插塞;
干法刻蚀所述半导体衬底,以形成暴露出金属插塞的金属导线沟槽,所述金属导线沟槽中氧化硅保护层和氮化钛硬掩模层在金属导线沟槽开口处横向凸起;
利用含氟的酸性溶液湿法清洗所述氧化硅保护层和氮化钛硬掩模层,以去除部分氧化硅和氮化钛,使氧化硅保护层和氮化钛硬掩模层的开口宽度与所述金属导线沟槽对应。
可选的,在半导体衬底中,所述层间介质层和氧化硅保护层之间还形成有氮掺杂碳化硅阻挡层和低介电常数介质层。
可选的,所述干法刻蚀采用等离子体刻蚀。
可选的,所述干法刻蚀之后还包含有湿法清洗所述半导体衬底,以去除所述干法刻蚀后的刻蚀残留物,所述去除刻蚀残留物的清洗溶液为H2O、H2SO4、H2O2和HF的混合溶液。
可选的,所述利用含氟的酸性溶液湿法清洗所述氧化硅保护层和氮化钛硬掩模层包括:将半导体衬底包含氧化硅保护层和氮化钛硬掩模层的一面朝下并浸入湿洗溶液,所述湿洗溶液浸没氧化硅保护层和氮化钛硬掩模层;提起所述半导体衬底,将半导体衬底中包含氧化硅保护层和氮化钛硬掩模层的一面朝上。
可选的,所述含氟的酸性溶液为HF和H2O的混合溶液,所述HF和H2O的混合溶液中HF和H2O的体积比为1∶50~1∶100,所述HF和H2O的混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
可选的,所述含氟的酸性溶液为NH4F和HF的混合溶液,所述NH4F和HF的混合溶液中NH4F和HF的体积比为10~500∶1,所述NH4F和HF混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
可选的,所述含氟的酸性溶液为NH4F、HF和H2O的混合溶液,所述NH4F、HF和H2O的混合溶液中NH4F、HF和H2O的体积比为7~10∶1~2∶88~130,所述NH4F、HF和H2O的混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
与现有技术相比,本发明具有以下优点:本发明通过在干法刻蚀形成金属导线沟槽和湿法清洗刻蚀残留物之后,利用含氟的酸性溶液湿法清洗所述半导体衬底表面的氧化硅保护层和氮化钛硬掩模层来去除部分氧化硅和氮化硅,使得氧化硅保护层和氮化钛硬掩模层与所形成的金属导线沟槽对应,进而改善所形成的金属导线沟槽的形态,有利于后续工艺中籽晶层和金属互连线的沉积,改善所制造半导体器件的性能。
附图说明
图1是现有工艺互连结构制造方法的流程示意图。
图2是现有工艺制造的互连结构中金属导线沟槽的剖面结构示意图。
图3是本发明互连结构制造方法流程图示意图。
图4~图6是本发明一个实施例的各阶段剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述,现有技术互连结构半导体中,在通过以氮化钛为硬掩模层干法刻蚀形成金属导线沟槽以及湿法清洗之后直接进行籽晶层和金属互连线的沉积。由于该半导体衬底中低介电常数介质层比氧化硅保护层和氮化钛硬掩模层疏松,导致干法刻蚀后氮化硅保护层和氮化钛硬掩模层较低介电常数介质层横向凸起,影响后续工艺中籽晶层和金属互连线的沉积,进而影响所制造半导体器件的性能。
针对上述问题,本发明的发明人提供了一种互连结构的制造方法,通过湿法清洗去除部分氧化硅和氮化钛,使湿洗后的氧化硅保护层和氮化钛硬掩模层的开口宽度与低介电常数介质层开口宽度对应,改善所形成的金属导线沟槽的形态,利于后续工艺中籽晶层和金属互连线的沉积,提高所制造半导体器件的性能。
参考图3,示出了本发明半导体互连结构制造方法的流程示意图,具体包括:
执行步骤S201,提供半导体衬底,所述半导体衬底包含内部形成有金属插塞的低介电常数层间介质层,所述半导体衬底上具有形成开口的氮化钛硬掩模层,其中位于所述氮化钛硬掩模层下的半导体衬底部分为氧化硅保护层,所述氮化钛硬掩模层中的开口正对半导体衬底中低介电常数层间介质层内的金属插塞;
执行步骤S202,干法刻蚀所述半导体衬底,以形成暴露出金属插塞的金属导线沟槽,所述金属导线沟槽中氧化硅保护层和氮化钛硬掩模层在金属导线沟槽开口处横向凸起;
执行步骤S203,湿法清洗所述半导体衬底,以去除所述干法刻蚀后的刻蚀残留物;
执行步骤S204,利用含氟的酸性溶液湿法清洗所述氧化硅保护层和氮化钛硬掩模层,以去除部分氧化硅和氮化钛,使氧化硅保护层和氮化钛硬掩模层的开口宽度与所述金属导线沟槽对应。
经过以上步骤形成的互连结构中的金属导线沟槽形态好,利于后续工艺中籽晶层和金属互连线的沉积,提高了所制造半导体器件的性能。
下面结合制作半导体结构的具体实施例,对本发明互连结构的制造方法做进一步说明。
参见图4至图6,为本发明一个实施例的各阶段互连结构剖面示意图。
首先,请参考图4,提供半导体衬底,所述半导体衬底从下到上依次为内部形成有金属插塞201的低介电常数层间介质层200、氮掺杂碳化硅阻挡层202、低介电常数介质层203、氧化硅保护层204和形成有开口的氮化钛硬掩模层205,所述氮化钛硬掩模层205中的开口正对半导体衬底内的金属插塞201。
对于所述低介电常数层间介质层200、低介电常数介质层203,常用材料包括SiOCH薄膜、氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)以及氮掺杂碳化硅(BLOK)等,通常用于金属互连线的绝缘层。所述金属插塞201的材质为铜或钨,通常用作连接金属互连层和半导体衬底内部的器件。所述氮掺杂的碳化硅阻挡层202用来防止衬底与随后沉积的材料之间的层间扩散。所述氧化硅保护层204为以正硅酸乙酯(TEOS)为硅源制得的二氧化硅。
接着,以形成有开口的氮化钛硬掩模层205为硬掩模,干法刻蚀所述半导体衬底至暴露出金属插塞201,所形成的金属导线沟槽如图5所示,其中,202a为干法刻蚀后的氮掺杂碳化硅阻挡层,203a为干法刻蚀后的低介电常数介质层,204a、205a分别为干法刻蚀后的氧化硅保护层和氮化钛硬掩模层。
由于低介电常数介质层203较氧化硅保护层204和氮化钛硬掩模层205疏松,导致干法刻蚀形成金属导线沟槽中,氧化硅保护层204a和氮化钛硬掩模层205a较低介电常数介质层203a横向凸出。需要说明的是,此处的“横向”是指与金属导线沟槽垂直的方向,即与金属导线沟槽开口方向相同的方向。
在具体的实施例中,所述干法刻蚀为等离子体刻蚀,以保护半导体衬底中的低介电常数材料。
利用H2O、H2SO4、H2O2和HF组成的混合溶液湿法清洗所述半导体衬底,以去除干法刻蚀之后的刻蚀残留物,所述H2O、H2SO4、H2O2和HF混合溶液在湿法清洗半导体衬底过程中不会改变半导体衬底内金属导线沟槽的形态,湿法清洗之后的金属导线沟槽仍如图5所示。
最后,利用含氟的酸性溶液湿法清洗所述半导体衬底上的氧化硅保护层204a和氮化钛硬掩模层205a,以去除部分氧化硅和氮化钛。如图6所示,利用含氟的酸性溶液湿法清洗之后,氧化硅保护层204b和氮化钛硬掩模层205b与金属导线沟槽中低介电常数介质层203a的开口宽度对应,改善了所形成金属导线沟槽的形态。需要说明的是,此处的“对应”是指在所述半导体衬底的金属导线沟槽中,氧化硅保护层204b和氮化钛硬掩模层205b的开口宽度与低介电常数介质层203a的开口宽度相差不大、且形成开口的位置相对。
所述利用含氟的酸性溶液湿法清洗半导体衬底上的氧化硅保护层和氮化钛硬掩模层包括以下步骤:
步骤一,将半导体衬底包含氧化硅保护层和氮化钛硬掩模层的一面朝下并浸入含氟的酸性溶液,所述含氟的酸性溶液浸没氧化硅保护层和氮化钛硬掩模层。
步骤二,提起所述半导体衬底,将半导体衬底中包含氧化硅保护层和氮化钛硬掩模层的一面朝上。
在一个实施例中,所述去除部分氧化硅保护层和氮化钛硬掩模层的含氟的酸性溶液为HF和H2O的混合溶液。在所述HF和H2O混合溶液中,HF和H2O的体积比为1∶50~1∶100,所述HF和H2O的混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
在另一个实施例中,所述去除部分氧化硅保护层和氮化钛硬掩模层的含氟的酸性溶液为NH4F和HF的混合溶液或NH4F、HF和H2O的混合溶液。当含氟的酸性溶液为NH4F和HF的混合溶液时,所述NH4F和HF的混合溶液中NH4F和HF的体积比为10~500∶1,所述NH4F和HF混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
当所述含氟的酸性溶液为NH4F、HF和H2O的混合溶液时,所述NH4F、HF和H2O的混合溶液中NH4F、HF和H2O的体积比为7~10∶1~2∶88~130,所述NH4F、HF和H2O的混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
由于氧化硅保护层204a和氮化钛硬掩模层205a在含氟的酸性溶液中浸入的时间很短,故在湿洗过程中,所去除的氧化硅和氮化钛很少,能够在不影响金属导线沟槽整体形态的前提下去除氧化硅保护层204a和氮化钛硬掩模层205a在金属导线沟槽开口处形成的横向凸起,使湿法清洗之后的氧化硅保护层204b和氮化钛硬掩模层205b的开口宽度与低介电常数介质层203a的开口宽度对应。
另外,由于含氟的酸性溶液易于挥发,不会对氧化硅保护层下方的半导体衬底造成损伤。所述湿法清洗氧化硅保护层和氮化钛硬掩模层能够有效改善所制造互连结构中金属导线沟槽的形态,利于后续工艺中籽晶层和金属互连线的沉积,提高了所制造半导体器件的性能。
综上,本发明在干法刻蚀形成金属导线沟槽和湿法清洗金属导线沟槽中的刻蚀残留物之后,通过利用含氟的酸性溶液湿法清洗所形成金属导线沟槽开口处的氧化硅保护层和氮化钛硬掩模层,去除部分氧化硅和氮化钛,进而使得金属导线沟槽的氧化硅保护层和氮化钛硬掩模层开口宽度与氧化硅保护层下方的低介电常数介质层的开口宽度对应,改善了所形成的金属导线沟槽的形态,利于后续工艺中籽晶层和金属互连线的沉积,提高了所制造半导体器件的性能。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (12)
1.一种互连结构的制造方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包含内部形成有金属插塞的低介电常数层间介质层,所述半导体衬底上具有形成开口的氮化钛硬掩模层,其中位于所述氮化钛硬掩模层下的半导体衬底部分为氧化硅保护层,所述氮化钛硬掩模层中的开口正对半导体衬底中低介电常数层间介质层内的金属插塞;
干法刻蚀所述半导体衬底,以形成暴露出金属插塞的金属导线沟槽,所述金属导线沟槽中氧化硅保护层和氮化钛硬掩模层在金属导线沟槽开口处横向凸起;
利用含氟的酸性溶液湿法清洗所述氧化硅保护层和氮化钛硬掩模层,以去除部分氧化硅和氮化钛,使氧化硅保护层和氮化钛硬掩模层的开口宽度与所述金属导线沟槽对应。
2.如权利要求1所述的互连结构的制造方法,其特征在于,在半导体衬底中,所述层间介质层和氧化硅保护层之间还形成有氮掺杂碳化硅阻挡层和低介电常数介质层。
3.如权利要求1所述的互连结构的制造方法,其特征在于,所述干法刻蚀采用等离子体刻蚀。
4.如权利要求1所述的互连结构的制造方法,其特征在于,所述干法刻蚀之后还包含有湿法清洗所述半导体衬底,以去除所述干法刻蚀后的刻蚀残留物。
5.如权利要求4所述的互连结构的制造方法,其特征在于,所述去除刻蚀残留物的湿洗溶液为H2O、H2SO4、H2O2和HF的混合溶液。
6.如权利要求1所述的互连结构的制造方法,其特征在于,所述利用含氟的酸性溶液湿法清洗氧化硅保护层和氮化钛硬掩模层包括:将半导体衬底包含氧化硅保护层和氮化钛硬掩模层的一面朝下并浸入含氟的酸性溶液,所述含氟的酸性溶液浸没氧化硅保护层和氮化钛硬掩模层;提起所述半导体衬底,将半导体衬底中包含氧化硅保护层和氮化钛硬掩模层的一面朝上。
7.如权利要求6所述的互连结构的制造方法,其特征在于,所述含氟的酸性溶液为HF和H2O的混合溶液。
8.如权利要求7所述的互连结构的制造方法,其特征在于,所述HF和H2O的混合溶液中HF和H2O的体积比为1∶50~1∶100,所述HF和H2O的混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
9.如权利要求6所述的互连结构的制造方法,其特征在于,所述含氟的酸性溶液为NH4F和HF的混合溶液。
10.如权利要求9所述的互连结构的制造方法,其特征在于,所述NH4F和HF的混合溶液中NH4F和HF的体积比为10~500∶1,所述NH4F和HF混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
11.如权利要求6所述的互连结构的制造方法,其特征在于,所述含氟的酸性溶液为NH4F、HF和H2O的混合溶液。
12.如权利要求11所述的互连结构的制造方法,其特征在于,所述NH4F、HF和H2O的混合溶液中NH4F、HF和H2O的体积比为7~10∶1~2∶88~130,所述NH4F、HF和H2O的混合溶液的温度范围为23~50摄氏度,湿法清洗时间为0.5~3秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106133831A CN102543843A (zh) | 2010-12-29 | 2010-12-29 | 互连结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106133831A CN102543843A (zh) | 2010-12-29 | 2010-12-29 | 互连结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102543843A true CN102543843A (zh) | 2012-07-04 |
Family
ID=46350391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010106133831A Pending CN102543843A (zh) | 2010-12-29 | 2010-12-29 | 互连结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102543843A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103646876A (zh) * | 2013-12-30 | 2014-03-19 | 国家电网公司 | 一种陡直光滑侧壁形貌的SiC刻蚀方法 |
CN103715065A (zh) * | 2013-12-30 | 2014-04-09 | 国家电网公司 | 一种平缓光滑侧壁形貌的SiC刻蚀方法 |
CN107799400A (zh) * | 2016-08-29 | 2018-03-13 | 东京毅力科创株式会社 | 处理被处理体的方法 |
CN110534414A (zh) * | 2019-09-29 | 2019-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070264820A1 (en) * | 2006-05-15 | 2007-11-15 | Chartered Semiconductor Manufacturing Ltd | Protruded contact and insertion of inter-layer-dielectric material to match damascene hardmask to improve undercut for low-k interconnects |
CN101231968A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 镶嵌内连线结构与双镶嵌工艺 |
US20080265409A1 (en) * | 2007-04-24 | 2008-10-30 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit hard mask processing system |
CN101728318A (zh) * | 2008-10-29 | 2010-06-09 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
CN101877327A (zh) * | 2008-10-23 | 2010-11-03 | 东部高科股份有限公司 | 半导体器件的制造方法 |
-
2010
- 2010-12-29 CN CN2010106133831A patent/CN102543843A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070264820A1 (en) * | 2006-05-15 | 2007-11-15 | Chartered Semiconductor Manufacturing Ltd | Protruded contact and insertion of inter-layer-dielectric material to match damascene hardmask to improve undercut for low-k interconnects |
CN101231968A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 镶嵌内连线结构与双镶嵌工艺 |
US20080265409A1 (en) * | 2007-04-24 | 2008-10-30 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit hard mask processing system |
CN101877327A (zh) * | 2008-10-23 | 2010-11-03 | 东部高科股份有限公司 | 半导体器件的制造方法 |
CN101728318A (zh) * | 2008-10-29 | 2010-06-09 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103646876A (zh) * | 2013-12-30 | 2014-03-19 | 国家电网公司 | 一种陡直光滑侧壁形貌的SiC刻蚀方法 |
CN103715065A (zh) * | 2013-12-30 | 2014-04-09 | 国家电网公司 | 一种平缓光滑侧壁形貌的SiC刻蚀方法 |
CN103646876B (zh) * | 2013-12-30 | 2016-08-31 | 国家电网公司 | 一种陡直光滑侧壁形貌的SiC刻蚀方法 |
CN103715065B (zh) * | 2013-12-30 | 2018-05-01 | 国家电网公司 | 一种平缓光滑侧壁形貌的SiC刻蚀方法 |
CN107799400A (zh) * | 2016-08-29 | 2018-03-13 | 东京毅力科创株式会社 | 处理被处理体的方法 |
CN107799400B (zh) * | 2016-08-29 | 2021-07-02 | 东京毅力科创株式会社 | 处理被处理体的方法 |
CN110534414A (zh) * | 2019-09-29 | 2019-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
CN110534414B (zh) * | 2019-09-29 | 2022-05-31 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7875547B2 (en) | Contact hole structures and contact structures and fabrication methods thereof | |
CN100399542C (zh) | 内连线结构及其形成方法 | |
US7425501B2 (en) | Semiconductor structure implementing sacrificial material and methods for making and implementing the same | |
US7803713B2 (en) | Method for fabricating air gap for semiconductor device | |
US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
CN1205667C (zh) | 一种无突出物形成的双镶嵌制程的湿式清洗方法 | |
CN102543843A (zh) | 互连结构的制造方法 | |
CN100449731C (zh) | 双镶嵌结构的形成方法 | |
CN103021930B (zh) | 一种金属互连层刻蚀方法 | |
CN102222640B (zh) | 通孔形成方法 | |
US6107193A (en) | Completely removal of TiN residue on dual damascence process | |
CN102054755A (zh) | 互连结构及其形成方法 | |
CN103165436B (zh) | 制作半导体器件的方法 | |
CN102751233B (zh) | 互连结构形成方法 | |
CN103165515B (zh) | 半导体器件的制作方法 | |
CN102044471B (zh) | 互连结构及其形成方法 | |
CN114446931A (zh) | 具有空气间隙的晶体管结构及其制作方法 | |
CN106033719A (zh) | 半导体结构的形成方法 | |
CN103515353A (zh) | 一种光刻胶填充式金属互连结构及其制造方法 | |
KR100582370B1 (ko) | 다마신공정을 이용한 게이트전극의 제조 방법 | |
KR100329754B1 (ko) | 반도체 소자 제조방법 | |
KR100667900B1 (ko) | 반도체 소자의 형성 방법 | |
KR100265828B1 (ko) | 반도체소자 제조방법 | |
KR100639205B1 (ko) | 반도체 소자의 제조방법 | |
KR100575359B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120704 |