CN114446931A - 具有空气间隙的晶体管结构及其制作方法 - Google Patents

具有空气间隙的晶体管结构及其制作方法 Download PDF

Info

Publication number
CN114446931A
CN114446931A CN202011214795.8A CN202011214795A CN114446931A CN 114446931 A CN114446931 A CN 114446931A CN 202011214795 A CN202011214795 A CN 202011214795A CN 114446931 A CN114446931 A CN 114446931A
Authority
CN
China
Prior art keywords
dielectric layer
layer
trench
plug
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011214795.8A
Other languages
English (en)
Inventor
黎云飞
冯骥
张国海
戴锦华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202011214795.8A priority Critical patent/CN114446931A/zh
Priority to US17/133,652 priority patent/US11355389B2/en
Priority to US17/737,011 priority patent/US20220262671A1/en
Publication of CN114446931A publication Critical patent/CN114446931A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

本发明公开一种具有空气间隙的晶体管结构及其制作方法，其中该具有空气间隙的晶体管结构包含一基底，一晶体管设置在基底上，一蚀刻停止层覆盖并接触晶体管和基底，一第一介电层覆盖并接触蚀刻停止层，一第二介电层覆盖第一介电层，一沟槽位于栅极结构上方并且在第一介电层和第二介电层内，其中位于第二介电层内的沟槽的宽度小于位于第一介电层内的沟槽的宽度，一填充层设置于沟槽中并且覆盖第二介电层的上表面以及一空气间隙设置在填充层中。

Description

具有空气间隙的晶体管结构及其制作方法
技术领域
本发明涉及一种空气间隙结构及其制作方法，特别是涉及一种将空气间隙形成在下大上小的沟槽内的制作方法及其结构。
背景技术
随着半导体元件集成度提升，各个元件之间的距离也随之缩小，由于覆盖晶体管的介电层例如氮化硅具有相对较高的介电常数，从而导致栅极和其周边的金属元件产生高的寄生电容，这会增加功耗并降低半导体晶片的性能。因此，目前的改进方案有在元件之间的空间沉积较低介电系数(k)值的材料(如氧化物)来取代氮化硅，但是这样的方式已经不能满足元件发展到30纳米世代以后的设计。
因此需要一种能提供更低的介电常数的材料，来取代传统的介电层材料。
发明内容
有鉴于此，由于空气能够提供相较于一般介电材料更低的介电常数，本发明提供一种空气间隙结构的制作方法及其结构，以期能更进一步降低寄生电容。
根据本发明的一优选实施例，一种具有空气间隙的晶体管结构包含一基底，一晶体管设置在基底上，其中晶体管包含一栅极结构设置在基底上，一源极掺杂区和一漏极掺杂区分别埋入于栅极结构两侧的基底中，一蚀刻停止层覆盖并接触晶体管和基底，一第一介电层覆盖并接触蚀刻停止层，一第二介电层覆盖第一介电层，一第一插塞设置在第一介电层中并且接触源极掺杂区，一第二插塞设置在第一介电层中并且接触漏极掺杂区，一第一金属层设置在第二介电层中并且接触第一插塞，一第二金属层设置在第二介电层中并且接触第二插塞，一沟槽位于栅极结构上方并且在第一介电层和第二介电层内，其中位于第二介电层内的沟槽的宽度小于位于第一介电层内的沟槽的宽度，一填充层设置于沟槽中并且覆盖第二介电层的上表面以及一空气间隙设置在填充层中。
根据本发明的另一优选实施例，一种具有空气间隙的晶体管结构的制作方法包含提供一基底，其中：一晶体管设置在基底上，晶体管包含一栅极结构设置在基底上，一源极掺杂区和一漏极掺杂区分别埋入于栅极结构两侧的基底中，一蚀刻停止层覆盖并接触晶体管和基底，一第一介电层覆盖并接触蚀刻停止层，一第二介电层覆盖第一介电层，然后进行一干式蚀刻制作工艺，以栅极结构上方的蚀刻停止层为停止层，蚀刻第二介电层和第一介电层以形成一沟槽，其中位于第二介电层内的沟槽的宽度小于位于第一介电层内的沟槽的宽度，最后形成一填充层覆盖沟槽并且封闭沟槽的开口以形成一空气间隙于填充层中。
让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1至图5为本发明的优选实施例所绘示的一种具有空气间隙的晶体管结构的制作方法的示意图；
图6为本发明的另一优选实施例所绘示的一种具有空气间隙的晶体管结构的示意图；
图7为本发明的又一优选实施例所绘示的一种具有空气间隙的晶体管结构的示意图；
图8至图9为本发明的另一优选实施例所绘示的一种晶体管上的空气间隙的制作方法的示意图；
图10为本发明的一示范例所绘示的具有空气间隙的晶体管结构的示意图。
主要元件符号说明
10:基底
12:晶体管
14:栅极结构
16:栅极
18:栅极介电层
20:间隙壁
22:源极掺杂区
24:漏极掺杂区
26:蚀刻停止层
28:第一介电层
30:介电层
32:第二介电层
34:第一插塞
36:第二插塞
38:第一金属层
40:第二金属层
42:硬掩模
44:光致抗蚀剂层
46:沟槽
46a:底部
46b:转角
48:填充层
50:空气间隙
146:沟槽
D1:第一最短距离
D2:第二最短距离
W1:宽度
W2:宽度
W3:宽度
W4:宽度
W5:宽度
W6:宽度
W7:宽度
W8:宽度
X:水平方向
具体实施方式
图1至图5为根据本发明的优选实施例所绘示的一种具有空气间隙的晶体管结构的制作方法。
如图1所示，首先提供一基底10，一晶体管12设置在基底10上，晶体管12包含一栅极结构14设置在基底10上，栅极结构14包含一栅极16和一栅极介电层18，栅极介电层18设置在基底10和栅极16之间，一间隙壁20围绕栅极结构14，一源极掺杂区22和一漏极掺杂区24分别埋入于栅极结构14两侧的基底10中，一蚀刻停止层26顺应地覆盖并接触晶体管12和基底10，一第一介电层28顺应地覆盖并接触蚀刻停止层26，一介电层30可选择性地形成，一第二介电层32覆盖第一介电层28，由于介电层30是选择性设置，若是有设置介电层30，则介电层30会位于第一介电层28和第二介电层32之间，在本实施例中以有设置介电层30为例，一水平方向X定义为平行于基底10的上表面的方向。
此外，一第一插塞34设置在第一介电层28和蚀刻停止层26中并且接触源极掺杂区22，一第二插塞36设置在第一介电层28和蚀刻停止层26中并且接触漏极掺杂区22，一第一金属层38设置在第二介电层32中并且接触第一插塞34，一第二金属层40设置在第二介电层32中并且接触第二插塞36。第一插塞34的宽度W1和第二插塞36的宽度W2都小于第一金属层38的宽度W3和第二金属层40的宽度W4，前述宽度W1/W2/W3/W4都和水平方向X平行，第一插塞34和第二插塞36之间在水平方向X上具有一第一最短距离D1，第一金属层38和第二金属层40之间在水平方向X上具有一第二最短距离D2，由于插塞和金属层的宽度大小不同，使得第二最短距离D2小于第一最短距离D1，也就是说在第一金属层38和第二金属层40之间的空间比第一插塞34和第二插塞36之间的空间小。
接着，在第二介电层32上形成一硬掩模42和一光致抗蚀剂层44，然后图案化光致抗蚀剂层44，将后续要形成沟槽的位置转印到光致抗蚀剂层44上，之后以光致抗蚀剂层44为掩模蚀刻硬掩模42以将光致抗蚀剂层44上的图案转印到硬掩模42上。
如图2和图3所示，以硬掩模42为掩模进行一各向异性蚀刻，例如一干式蚀刻制作工艺，在此干式蚀刻制作工艺中包含了以蚀刻停止层26为停止层，蚀刻第二介电层32、介电层30和第一介电层28。详细来说，在图2的步骤中以干式蚀刻制作工艺蚀刻第二介电层32，当蚀刻到介电层30时转换蚀刻气体，继续蚀刻介电层30直到曝露出第一介电层28。
然后图3所示，再次调整蚀刻气体以栅极结构12上方的蚀刻停止层26为停止层蚀刻第一介电层28，也就是说蚀刻第一介电层28直到曝露出蚀刻停止层26即停止，此时在第二介电层32、介电层30和第一介电层28中形成一沟槽46。值得注意的是：位于第二介电层32内的沟槽46的宽度W5小于位于第一介电层28内的沟槽46的宽度W6，此处的宽度W5/W6同样地是平行于水平方向X。本发明的干式蚀刻制作工艺利用调整蚀刻气体各个成分的流速，使得蚀刻气体在蚀刻第二介电层32时在水平方向X的蚀刻速率小于蚀刻气体在蚀刻第一介电层28时在水平方向X的蚀刻速率，如此即可造成沟槽46形成下大上小的形状。如前文所述，因为第二最短距离D2小于第一最短距离D1，所以沟槽46的形状也需配合第二最短距离D2和第一最短距离D1的大小，沟槽46的宽度可以依产品设计而增大或缩小，但其增大的极限是不可以使第一金属层38、第二金属层40、第一插塞34和第二插塞36从沟槽46侧壁曝露，否则第一金属层38、第二金属层40、第一插塞34和第二插塞36就会被蚀刻气体损害而影响其导电性，也就是说进行干式蚀刻时，沟槽46的宽度必须遵守第二介电层32内的沟槽的宽度W5需小再第二最短距离D2，位于第一介电层28内的沟槽46的宽度W6需小于第一最短距离D1的限制。
举例而言，以干式蚀刻制作工艺蚀刻第二介电层32时，其蚀刻气体可以使用O2、C5F8、CO和Ar的混合气体进行蚀刻，而以干式蚀刻制作工艺蚀刻第一介电层28时，其蚀刻气体也可以使用O2、C5F8、CO和Ar，但蚀刻第一介电层28时O2的流速较慢，也就是说蚀刻第一介电层28时所使用的蚀刻气体中O2浓度比蚀刻第二介电层32时所使用的蚀刻气体中O2浓度低。并且蚀刻第一介电层28到达蚀刻停止层26时为了在水平方向X加强蚀刻，还会特别增加一个过蚀刻(over etch)以扩大沟槽26在第一介电层28中的宽度。
如图4所示，移除光致抗蚀剂44，在沟槽46完成之后可以选择性地进行一清洗制作工艺以去除蚀刻残留物，其中在清洗制作工艺时，第二介电层32和第一介电层28被清洗液部分移除，并且第二介电层32被清洗液移除的速率小于第一介电层28被清洗液移除的速率。清洗制作工艺时特意选用可移除第二介电层32和第一介电层28的清洗液，使得在去除蚀刻残留物的时，还可以更进一步让沟槽46在第一介电层28和第二介电层32中的宽度差距更明显。清洗液可以使用HF、NH4F和水的混合液。在清洗制作工艺之后，位于第二介电层32内的沟槽46的宽度由宽度W5扩大到宽度W7，位于第一介电层28内的沟槽46的宽度由宽度W6扩大到宽度W8，但依然维持着在第二介电层32内的宽度W7小于在第一介电层26内的宽度W8的原则，并且宽度W7小于第二最短距离D2，宽度W8小于第一最短距离D1。
如图5所示，形成一填充层48覆盖沟槽46并且封闭沟槽46的开口以形成一空气间隙50于填充层48中，形成填充层48时特意使用在沟槽46的底部46a的沉积速率小于在沟槽46的转角46b的沉积速率的制作工艺，沟槽46的转角46b是由沟槽46的侧壁和第二介电层32的上表面所构成。根据本发明的优选实施例，填充层48可以使用等离子体辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)制作工艺或高密度等离子体化学气相沉积(High Density Plasma Chemical Vapor Deposition,HDP CVD)制作工艺，但不限于此，只要是符合在沟槽46的底部46a的沉积速率小于在沟槽46的转角46b的沉积速率的制作工艺，即可用来形成填充层48。
请继续参阅图5，在沟槽46的部分底部46a可以没有填充层48接触，也就是在栅极结构12上方的蚀刻停止层26有部分没有被填充层48接触，但调整沉积条件后，如图7所示沟槽46的底部46a可以完全被填充层48覆盖。此外还可以通过调整沉积条件，改变空气间隙50的形状，例如在图5中的空气间隙50为吊钟形，在图6的空气间隙50为水滴形，或是如图7中的空气间隙50为三角形。
图8至图9为根据本发明的另一优选实施例所绘示的一种晶体管上的空气间隙的制作方法，其中具有相同功能的元件将使用与图1至图5中相同的元件符号。前文所说明的图2至图3的干式蚀刻制作工艺，其所形成的沟槽46的侧壁具有倾斜的侧壁，但根据本发明的另一优选实施例，如图8所示，利用干式蚀刻制作工艺蚀刻第二介电层32、介电层30和第一介电层28后，所形成的沟槽46可以具有垂直侧壁，并且配合调控蚀刻气体使得在第二介电层32中沟槽46的宽度W5小于在第一介电层28中沟槽46的宽度W6，如此一来所形成的沟槽46会具有倒T形的轮廓，接着如图9所示，形成填充层48覆盖沟槽46并且封闭沟槽46的开口以形成一空气间隙50于填充层46中，同样地空气间隙50可以为吊钟形或是如图6中所绘示的是水滴形或如图7中所绘示的是三角形。此外，填充层48可以部分覆盖在栅极结构14上的蚀刻停止层26或是如图7中所示例的完全覆盖在栅极结构14上的蚀刻停止层26。
根据本发明的一优选实施例，如图5所示，一种具有空气间隙的晶体管结构，包含一基底10，一水平方向X和基底10的上表面平行，基底10包含硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底，一晶体管12设置在基底上，其中晶体管12包含一栅极结构14设置在基底10上，一源极掺杂区22和一漏极掺杂区24分别埋入于栅极结构14两侧的基底10中，一间隙壁20围绕栅极结构14，一蚀刻停止层26顺应地覆盖并接触晶体管12和基底10，一第一介电层28顺应地覆盖并接触蚀刻停止层26，一介电层30顺应地覆盖并接触第一介电层28，一第二介电层32顺应地覆盖并接触介电层30。第一介电层28和第二介电层32为相异材料，根据本发明的一优选实施例，第一介电层28可以为利用四乙基正硅酸盐(TEOS)为反应气体进行沉积所形成的未掺杂的二氧化硅，而第二介电层32为含氟硅玻璃(FSG)，介电层30为氮氧化硅，蚀刻停止层为氮化硅。但第一介电层28、第二介电层32、介电层30和蚀刻停止层26不限于上述材料，第一介电层28、第二介电层32、介电层30和蚀刻停止层26可以各自包含氧化硅、氮化硅、氮碳化硅、氮氧化硅或氮碳氧化硅等绝缘材料。
一第一插塞34设置在第一介电层28中并且接触源极掺杂区22，一第二插塞36设置在第一介电层28中并且接触漏极掺杂区24，一第一金属层38设置在第二介电层32中并且接触第一插塞34，一第二金属层40设置在第二介电层32中并且接触第二插塞36，第一插塞34和第二插塞36之间在水平方向X上具有一第一最短距离D1，第一金属层38和第二金属层40之间在水平方向X上具有一第二最短距离D2，第二最短距离D2小于第一最短距离D1。第一插塞34、第二插塞36、第一金属层37和第二金属层40可以各自包含铝、钛、钽、钨、铜、氮化钛、碳化钛、氮化钽、钛钨、钛与氮化钛(Ti/TiN)或是其它导电材料。
一沟槽46位于栅极结构14上方、和栅极结构14重叠并且在第一介电层28和第二介电层32内，详细来说沟槽46位于第一插塞34和第二插塞36之间并且位于栅极结构14的正上方，其中位于第二介电层32内的沟槽46的宽度W7小于位于第一介电层28内的沟槽46的宽度W8，请参阅图4获得宽度W7/W8的位置，宽度W7/W8都平行于水平方向X，沟槽46的底部46a由蚀刻停止层26构成。此外第二介电层32内的沟槽46的宽度W7小于第二最短距离D2，位于第一介电层28内的沟槽46的宽度W8小于第一最短距离D1。此外一填充层48设置于沟槽46中并且覆盖第二介电层32的上表面以及一空气间隙50设置在填充层中，填充层48包含氧化硅、氮化硅、氮碳化硅、氮氧化硅或氮碳氧化硅等绝缘材料。值得注意的是：较靠近栅极结构14的空气间隙50的宽度大于较远离栅极结构14的空气间隙的宽度，同样地空气间隙50的宽度平行于水平方向X，在图5中示例的空气间隙50的形状是吊钟形，但不限于此。然而根据本发明的另一优选实施例，如图6所示，空气间隙50的宽度也可以依不同产品需求调整成较靠近栅极结构14的空气间隙50的宽度小于较远离栅极结构14的空气间隙50的宽度，如在图6中所示例的空气间隙50的形状为水滴形，但不限于此。
请再度参阅图5，沟槽46的侧壁和第二介电层32的上表面构成一转角46b，位于沟槽46的底部46a的填充层48的厚度小于位于转角46b的填充层48的厚度。此外，空气间隙50位于第一插塞34和第二插塞36之间并且位于栅极结构14的正上方。根据本发明的一优选实施例，转角46b小于90度，这是由于沟槽46具有上窄下宽的特征，也就是前文所述的第二介电层32内的沟槽46的宽度W7小于位于第一介电层28内的沟槽46的宽度W8所造成(请参阅图4获得宽度W7/W8的位置)。
图10为根据本发明的一示范例所绘示的具有空气间隙的晶体管结构，其中具有相同功能的元件将使用与图5中相同的元件符号。如图10所示，空气间隙50形成于离栅极结构14较远处，也就是以第一介电层28作为沟槽146的底部，因此对于防止栅极结构14和第一插塞34之间以及栅极结构14和第二插塞36之间的寄生电容帮助不大。
相较于示范例，本发明特意在蚀刻沟槽46时，以接触栅极结构14的蚀刻停止层26作为停止层，如此可使后续所形成的空气间隙50的位置非常靠近栅极结构14，如此可以降低栅极结构14和第一插塞34以及栅极结构14和第二插塞36之间的寄生电容，并且也降低栅极结构14和第一金属层38以及栅极结构14和第二金属层40之间的寄生电容。此外在第二介电层32中的空气间隙50可以降低第一金属层38和第二金属层40之间的寄生电容。另外本发明亦特别扩大沟槽46在第一介电层28内的宽度，使得较靠近栅极结构14的空气间隙50有较大的宽度，更能够降低栅极结构14和插塞之间的寄生电容。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种具有空气间隙的晶体管结构，其特征在于，包含：
基底；
晶体管，设置在该基底上，其中该晶体管包含：栅极结构设置在该基底上，源极掺杂区和漏极掺杂区分别埋入于该栅极结构两侧的该基底中；
蚀刻停止层，覆盖并接触该晶体管和该基底；
第一介电层，覆盖并接触该蚀刻停止层；
第二介电层，覆盖该第一介电层；
第一插塞，设置在该第一介电层中并且接触该源极掺杂区；
第二插塞，设置在该第一介电层中并且接触该漏极掺杂区；
第一金属层，设置在该第二介电层中并且接触该第一插塞；
第二金属层，设置在该第二介电层中并且接触该第二插塞；
沟槽，位于该栅极结构上方并且在该第一介电层和该第二介电层内，其中位于该第二介电层内的该沟槽的宽度小于位于该第一介电层内的该沟槽的宽度；
填充层，设置于该沟槽中并且覆盖该第二介电层的上表面；以及
空气间隙，设置在该填充层中。
2.如权利要求1所述的具有空气间隙的晶体管结构，其中较靠近该栅极结构的该空气间隙的宽度大于较远离该栅极结构的该空气间隙的宽度。
3.如权利要求1所述的具有空气间隙的晶体管结构，其中该空气间隙为吊钟形、水滴形或三角形。
4.如权利要求1所述的具有空气间隙的晶体管结构，其中该第一插塞和该第二插塞之间在水平方向上具有第一最短距离，该第一金属层和该第二金属层之间在该水平方向上具有第二最短距离，该第二最短距离小于该第一最短距离，该水平方向平行于该基底的上表面。
5.如权利要求4所述的具有空气间隙的晶体管结构，其中位于该第二介电层内的该沟槽的宽度小于该第二最短距离，位于该第一介电层内的该沟槽的宽度小于该第一最短距离。
6.如权利要求1所述的具有空气间隙的晶体管结构，其中该沟槽的底部为该蚀刻停止层。
7.如权利要求1所述的具有空气间隙的晶体管结构，其中该沟槽的侧壁和该第二介电层构成转角，位于该沟槽的底部的该填充层的厚度小于位于该转角的该填充层的厚度。
8.如权利要求1所述的具有空气间隙的晶体管结构，其中该第一介电层和第二介电层为相异材料。
9.如权利要求1所述的具有空气间隙的晶体管结构，其中该空气间隙位于该第一插塞和该第二插塞之间并且位于该栅极结构的正上方。
10.一种具有空气间隙的晶体管结构的制作方法，包含：
提供基底，其中：晶体管设置在该基底上，该晶体管包含栅极结构设置在该基底上，源极掺杂区和漏极掺杂区分别埋入于该栅极结构两侧的该基底中，蚀刻停止层覆盖并接触该晶体管和该基底，第一介电层覆盖并接触该蚀刻停止层，第二介电层覆盖该第一介电层；
进行干式蚀刻制作工艺，以该栅极结构上方的该蚀刻停止层为停止层，蚀刻该第二介电层和该第一介电层以形成沟槽，其中位于该第二介电层内的该沟槽的宽度小于位于该第一介电层内的该沟槽的宽度；以及
形成填充层覆盖该沟槽并且封闭该沟槽的开口以形成空气间隙于该填充层中。
11.如权利要求10所述的具有空气间隙的晶体管结构的制作方法，其中该干式蚀刻制作工艺通过调整蚀刻气体流速使得在该第二介电层内的该沟槽的宽度小于在该第一介电层内的该沟槽的宽度。
12.如权利要求10所述的具有空气间隙的晶体管结构的制作方法，另包含在该蚀刻制作工艺之后和形成该填充层之前进行清洗制作工艺，其中在该清洗制作工艺时，该第二介电层和该第一介电层被清洗液部分移除，该第二介电层被移除的速率小于该第一介电层被移除的速率。
13.如权利要求10所述的具有空气间隙的晶体管结构的制作方法，另包含：
第一插塞，设置在该第一介电层中并且接触该源极掺杂区；
第二插塞，设置在该第一介电层中并且接触该漏极掺杂区；
第一金属层，设置在该第二介电层中并且接触该第一插塞；以及
第二金属层，设置在该第二介电层中并且接触该第二插塞。
14.如权利要求13所述的具有空气间隙的晶体管结构的制作方法，其中该沟槽位于该第一插塞和该第二插塞之间并且位于该栅极结构的正上方。
15.如权利要求13所述的具有空气间隙的晶体管结构的制作方法，其中该第一插塞和该第二插塞之间在水平方向上具有第一最短距离，该第一金属层和该第二金属层之间在该水平方向上具有第二最短距离，该第二最短距离小于该第一最短距离。
16.如权利要求15所述的具有空气间隙的晶体管结构的制作方法，其中位于该第二介电层内的该沟槽的宽度小于该第二最短距离，位于该第一介电层内的该沟槽的宽度小于该第一最短距离。
17.如权利要求10所述的具有空气间隙的晶体管结构的制作方法，其中该沟槽的侧壁和该第二介电层的上表面构成一转角，该填充层在该沟槽的底部的形成速率小于在该转角的形成速率。
18.如权利要求10所述的具有空气间隙的晶体管结构的制作方法，其中该填充层的制作方式包含利用等离子体辅助化学气相沉积制作工艺或高密度等离子体沉积制作工艺。
19.如权利要求10所述的具有空气间隙的晶体管结构的制作方法，其中该空气间隙为吊钟形、水滴形或三角形。
CN202011214795.8A 2020-11-04 2020-11-04 具有空气间隙的晶体管结构及其制作方法 Pending CN114446931A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011214795.8A CN114446931A (zh) 2020-11-04 2020-11-04 具有空气间隙的晶体管结构及其制作方法
US17/133,652 US11355389B2 (en) 2020-11-04 2020-12-24 Transistor structure with air gap and method of fabricating the same
US17/737,011 US20220262671A1 (en) 2020-11-04 2022-05-04 Transistor structure with air gap and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011214795.8A CN114446931A (zh) 2020-11-04 2020-11-04 具有空气间隙的晶体管结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114446931A true CN114446931A (zh) 2022-05-06

Family

ID=81361192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011214795.8A Pending CN114446931A (zh) 2020-11-04 2020-11-04 具有空气间隙的晶体管结构及其制作方法

Country Status (2)

Country Link
US (2) US11355389B2 (zh)
CN (1) CN114446931A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446931A (zh) * 2020-11-04 2022-05-06 联华电子股份有限公司 具有空气间隙的晶体管结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211057B1 (en) 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
US6917109B2 (en) 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
KR100568425B1 (ko) * 2003-06-30 2006-04-05 주식회사 하이닉스반도체 플래시 소자의 비트라인 형성 방법
US20080001237A1 (en) * 2006-06-29 2008-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
US9786760B1 (en) 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
CN114446931A (zh) * 2020-11-04 2022-05-06 联华电子股份有限公司 具有空气间隙的晶体管结构及其制作方法

Also Published As

Publication number Publication date
US20220262671A1 (en) 2022-08-18
US20220139762A1 (en) 2022-05-05
US11355389B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
US7875547B2 (en) Contact hole structures and contact structures and fabrication methods thereof
US6337282B2 (en) Method for forming a dielectric layer
TW200535990A (en) Forming method of self-aligned contact for semiconductor device
CN101878521A (zh) 向半导体衬底的硅中蚀刻沟道的方法、在半导体衬底的硅中形成沟道隔离的方法及形成多个二极管的方法
KR20140075566A (ko) 자기 정렬 딥 트렌치 커패시터 및 그 제조 방법
US10658489B2 (en) Semiconductor structure and fabrication method thereof
US20100173491A1 (en) Method of manufacturing a semiconductor device
CN114446931A (zh) 具有空气间隙的晶体管结构及其制作方法
CN111627820A (zh) 屏蔽栅场效应晶体管及其制备方法
US7741223B2 (en) Semiconductor device with bulb type recess gate and method for fabricating the same
JPH10116904A (ja) 半導体装置の製造方法
KR100366617B1 (ko) 자기 정렬 콘택홀 제조 방법
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
JPH09120990A (ja) 接続孔の形成方法
US6815337B1 (en) Method to improve borderless metal line process window for sub-micron designs
US7508029B2 (en) Semiconductor device and method for fabricating the same
WO2022088850A1 (zh) 半导体结构及半导体结构的制作方法
KR100744270B1 (ko) 반도체 소자의 소스/드레인 영역 형성 방법
CN100394552C (zh) 接触窗开口的形成方法与半导体元件的制造方法
US10103097B2 (en) CD control
CN115513206A (zh) 半导体存储器结构及其形成方法
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
CN113690138A (zh) 半导体结构及半导体结构的形成方法
US20010009248A1 (en) Metal etching process
KR20010004241A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination