CN111627820A - 屏蔽栅场效应晶体管及其制备方法 - Google Patents

屏蔽栅场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN111627820A
CN111627820A CN202010503632.5A CN202010503632A CN111627820A CN 111627820 A CN111627820 A CN 111627820A CN 202010503632 A CN202010503632 A CN 202010503632A CN 111627820 A CN111627820 A CN 111627820A
Authority
CN
China
Prior art keywords
layer
groove
side wall
substrate
insulating isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010503632.5A
Other languages
English (en)
Other versions
CN111627820B (zh
Inventor
李枭
谢志平
刘长灵
丛茂杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMIC Manufacturing Shaoxing Co Ltd
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010503632.5A priority Critical patent/CN111627820B/zh
Publication of CN111627820A publication Critical patent/CN111627820A/zh
Application granted granted Critical
Publication of CN111627820B publication Critical patent/CN111627820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请涉及一种屏蔽栅场效应晶体管及其制备方法，包括：提供衬底，于所述衬底内形成沟槽；于所述沟槽内形成介质层及源极多晶硅层；所述源极多晶硅层的上表面低于所述沟槽的顶面，所述介质层位于所述源极多晶硅层与所述衬底之间，且所述介质层的上表面低于所述源极多晶硅层的上表面；至少于所述沟槽裸露的侧壁形成侧壁保护层，并于沟槽内绝缘隔离层；回刻所述绝缘隔离层及所述侧壁保护层，使得保留的所述绝缘隔离层的上表面及所述侧壁保护层的上表面均低于所述沟槽的顶面，且保留的所述侧壁保护层的上表面包括倾斜面；于所述沟槽裸露的侧壁形成栅氧化层及栅极多晶硅层。本申请有效避免了尖端放电现象的发生，提高了器件工作的可靠性。

Description

屏蔽栅场效应晶体管及其制备方法
技术领域
本发明涉及集成电路设计及制造技术领域，特别是涉及屏蔽栅场效应晶体管及其制备方法。
背景技术
屏蔽栅极沟槽(Split Gate Trench，SGT)具备低导通电阻(Rdson)和低栅漏电容(Cgd)，在降低了系统的导通损耗和开关损耗的同时，提高了系统的使用效率，因而被广泛应用于各种功率半导体器件中。
SGT晶体管的栅极结构包括形成于沟槽中的屏蔽栅和栅极，屏蔽栅通常也称为源极多晶硅(Source Poly)，根据屏蔽栅和栅极在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽栅位于沟槽的下部，栅极位于沟槽的上部，栅极和屏蔽栅之间呈上下结构关系；左右结构中屏蔽栅一般会从沟槽的底部延伸至沟槽的顶部，栅极则设置在沟槽顶部区域的屏蔽栅左右两侧，同一沟槽中的栅极会被分割为左右两个栅极结构。
对于低电压小体积的产品可能由于窗口面积小导致填充空隙(Void)，进而影响产品电性；并且低压产品的栅间介质层一般偏薄，在采用干法刻蚀工艺处理后会形成一个较直的尖角，易积聚电荷，会增加栅极与屏蔽栅之间的漏电风险，影响器件工作的可靠性。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种能够有效避免尖端放电现象发生、提高器件工作可靠性的屏蔽栅场效应晶体管及其制备方法。
为实现上述目的及其他相关目的，本申请的一方面提供一种屏蔽栅场效应晶体管的制备方法，包括如下步骤：
提供衬底，于所述衬底内形成沟槽；
于所述沟槽内形成介质层及源极多晶硅层；其中，所述源极多晶硅层的上表面低于所述沟槽的顶面，所述介质层位于所述源极多晶硅层与所述衬底之间，且所述介质层的上表面低于所述源极多晶硅层的上表面；
至少于所述沟槽裸露的侧壁形成侧壁保护层，并于所述沟槽内填充绝缘隔离层；
回刻所述绝缘隔离层及所述侧壁保护层，在相同的刻蚀条件下，所述绝缘隔离层的刻蚀速率大于所述侧壁保护层的刻蚀速率，使得保留的所述绝缘隔离层的上表面及所述侧壁保护层的上表面均低于所述沟槽的顶面，且保留的所述侧壁保护层的上表面包括倾斜面；
于所述沟槽裸露的侧壁形成栅氧化层，并于所述绝缘隔离层的上表面形成栅极多晶硅层。
于上述实施例中的屏蔽栅场效应晶体管的制备方法中，通过至少于所述沟槽裸露的侧壁形成侧壁保护层后再于所述沟槽内填充绝缘隔离层，由于在相同的刻蚀条件下，所述绝缘隔离层的去除速率大于所述侧壁保护层的去除速率；回刻所述填充隔离层及所述侧壁保护层后可以使得保留的所述侧壁保护层的上表面包括倾斜面，即可以使得保留于所述沟槽侧壁的所述侧壁保护层的上表面会形成圆角，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。由于保留于沟槽侧壁的侧壁保护层的上表面包括倾斜面，使得后续形成的栅氧化层在沟槽拐角处也具有倾斜面，相对于传统工艺制备而成的半导体器件的沟槽拐角处的栅氧化层为尖角状，增加了沟槽拐角处的栅氧化层的厚度，进一步提高了器件工作的可靠性。
在其中一个实施例中，利用热氧化工艺于所述沟槽裸露的侧壁形成侧壁保护层，利用沉积工艺于所述沟槽内填充绝缘隔离层，使得热氧化形成的侧壁保护层的密度大于沉积形成的绝缘隔离层的密度。从而在相同的刻蚀条件下，所述侧壁保护层的去除速率小于所述绝缘隔离层的去除速率，在回刻所述绝缘隔离层及所述侧壁保护层的过程中，可以使得保留于沟槽内的所述侧壁保护层的上表面包括倾斜面，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。
在其中一个实施例中，利用热氧化工艺于所述沟槽裸露的侧壁形成栅氧化层。由于保留在沟槽内的侧壁保护层的上表面包括倾斜面，增加了热氧化过程中侧壁保护层与氧气的接触面积，使得最终形成的栅氧化层与绝缘隔离层及沟槽侧壁的交界处形成圆角，并且增加了该交界处形成的栅氧化层的厚度。
在其中一个实施例中，于所述沟槽内形成所述介质层及所述源极多晶硅层包括如下步骤：
于所述沟槽的表面及所述衬底的上表面形成介质材料层；
于所述介质材料层的表面形成源极材料层；
去除位于所述衬底的上表面的所述介质材料层及位于所述衬底上的所述源极材料层；
对保留于所述沟槽内的所述介质材料层及保留于所述沟槽内的所述源极材料层进行回刻以得到所述介质层及所述源极多晶硅层。
在其中一个实施例中，至少于所述沟槽裸露的侧壁形成侧壁保护层，并于所述沟槽内填充绝缘隔离层包括如下步骤：
于所述衬底的上表面、所述沟槽裸露的侧壁及所述源极多晶硅层的上表面形成侧壁保护材料层；
于所述沟槽内填充绝缘隔离材料层；
去除位于所述衬底的上表面的所述绝缘隔离材料层及所述侧壁保护材料层，保留于所述沟槽内的所述侧壁保护材料层即为所述侧壁保护层，保留于所述沟槽内的所述绝缘隔离材料层即为所述绝缘隔离层。
在其中一个实施例中，采用化学机械研磨工艺去除位于所述衬底的上表面的所述绝缘隔离材料层。
在其中一个实施例中，所述侧壁保护层的厚度小于所述介质层的厚度，可以有效地增加屏蔽栅和栅极之间的绝缘隔离层的横截面积，从而可以减小屏蔽栅极沟槽的导通电阻。
本申请的另一方面提供一种屏蔽栅场效应晶体管的，包括：
衬底，所述衬底内设置有沟槽；
源极多晶硅层，位于所述沟槽内，所述源极多晶硅层的上表面低于所述沟槽的顶面；
介质层，位于所述沟槽内，且位于所述源极多晶硅层与所述衬底之间，所述介质层的上表面低于所述沟槽的顶面；
绝缘隔离层，位于所述沟槽内且位于所述源极多晶硅层的上表面，所述绝缘隔离层的上表面低于所述沟槽的顶面；
侧壁保护层，位于所述沟槽内且位于所述绝缘隔离层与所述衬底之间，所述侧壁保护层的上表面低于所述沟槽的顶面，在相同的刻蚀条件下，所述侧壁保护层的去除速率小于所述绝缘隔离层的去除速率，所述侧壁保护层的上表面包括倾斜面；
栅极多晶硅层，位于所述绝缘隔离层的上表面；
栅氧化层，位于所述绝缘隔离层的上表面，且位于所述栅极多晶硅层与所述衬底之间。
于上述实施例中的屏蔽栅场效应晶体管的中，由于在相同的刻蚀条件下同时刻蚀所述侧壁保护层及绝缘隔离层时，保留于所述沟槽侧壁的所述侧壁保护层的上表面包括倾斜面，会形成圆角，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。由于保留于沟槽侧壁的侧壁保护层的上表面包括倾斜面，使得后续形成的栅氧化层在沟槽拐角处也具有倾斜面，相对于传统工艺制备而成的半导体器件的沟槽拐角处的栅氧化层为尖角状，增加了沟槽拐角处的栅氧化层的厚度，进一步提高了器件工作的可靠性。
在其中一个实施例中，所述侧壁保护层的厚度小于所述介质层的厚度，所述绝缘隔离层还位于所述介质层的上表面，以有效地增加屏蔽栅和栅极之间的绝缘隔离层的横截面积，从而可以减小屏蔽栅极沟槽的导通电阻。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
图1显示为本申请实施例中提供的一种屏蔽栅场效应晶体管的制备方法的流程图。
图2至图3显示为本申请实施例中提供的一种屏蔽栅场效应晶体管的制备方法中步骤S1所得结构的截面结构示意图。
图4至图7显示为本申请实施例中提供的一种屏蔽栅场效应晶体管的制备方法中步骤S2所得结构的截面结构示意图。
图8至图10显示为本申请实施例中提供的一种屏蔽栅场效应晶体管的制备方法中步骤S3所得结构的截面结构示意图。
图11显示为本申请实施例中提供的一种屏蔽栅场效应晶体管的制备方法中步骤S4所得结构的截面结构示意图。
图12至图14显示为本申请实施例中提供的一种屏蔽栅场效应晶体管的制备方法中步骤S5所得结构的截面结构示意图。
附图标记说明：
11 衬底
12 沟槽
13 介质材料层
14 源极材料层
15 侧壁保护材料层
16 绝缘隔离材料层
131 介质层
141 源极多晶硅层
151 侧壁保护层
161 绝缘隔离层
17 栅氧化层
18 栅极多晶硅层
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
请参阅图1-图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，在本申请的一个实施例中提供的一种屏蔽栅场效应晶体管的制备方法中，包括如下步骤：
步骤S1：提供衬底，于所述衬底内形成沟槽；
步骤S2：于所述沟槽内形成介质层及源极多晶硅层；其中，所述源极多晶硅层的上表面低于所述沟槽的顶面，所述介质层位于所述源极多晶硅层与所述衬底之间，且所述介质层的上表面低于所述源极多晶硅层的上表面；
步骤S3：至少于所述沟槽裸露的侧壁形成侧壁保护层，并于所述沟槽内填充绝缘隔离层；
步骤S4：回刻所述绝缘隔离层及所述侧壁保护层，在相同的刻蚀条件下，所述绝缘隔离层的刻蚀速率大于所述侧壁保护层的刻蚀速率，使得保留的所述绝缘隔离层的上表面及所述侧壁保护层的上表面均低于所述沟槽的顶面，且保留的所述侧壁保护层的上表面包括倾斜面；
步骤S5：于所述沟槽裸露的侧壁形成栅氧化层，并于所述绝缘隔离层的上表面形成栅极多晶硅层。
于上述实施例中的屏蔽栅场效应晶体管的制备方法中，通过至少于所述沟槽裸露的侧壁形成侧壁保护层后再于所述沟槽内填充绝缘隔离层，由于在相同的刻蚀条件下，所述绝缘隔离层的去除速率大于所述侧壁保护层的去除速率；回刻所述绝缘隔离层及所述侧壁保护层后可以使得保留的所述绝缘隔离层的上表面及所述侧壁保护层的上表面均低于所述沟槽的顶面，即可以使得保留于所述沟槽侧壁的所述侧壁保护层的上表面会形成圆角，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。
在步骤S1中，请参阅图1中的S1步骤、图2及图3，提供衬底11，于衬底11内形成沟槽12。
作为示例，所述衬底11可以包括但不仅限于硅衬底、硅锗衬底及绝缘体上硅衬底等。所述半导体层的材料为硅、锗或硅锗，本领域的技术人员可以根据衬底11上形成的晶体管类型选择衬底类型，因此衬底11的类型不应限制本申请的保护范围。
作为示例，步骤S1可以包括如下步骤：
步骤S11：于衬底11的上表面形成图形化掩膜层(未示出)，所述图形化掩膜层内形成有开口(未示出)，所述开口定义出所述沟槽12的位置及形状；
步骤S12：依据所述图形化掩膜层采用干法刻蚀工艺或湿法刻蚀工艺对衬底11的上表面进行刻蚀，以得到沟槽12；
步骤S13：去除所述图形化掩膜层。
作为示例，步骤S12中的沟槽12的数量可以为多个，各沟槽的深度可以相同，也可以不同；各沟槽12的宽度可以相同，也可以不同；沟槽12的深度小于衬底11的厚度。
作为示例，步骤S1中形成的掩膜层可以包括硬掩膜层，硬掩膜层可以是单层结构，也可以是多层堆叠结构，其材质可以是氧化硅；之后在所述硬掩膜层上涂覆光刻胶，并经曝光、显影等一系列步骤，形成图形化的光刻胶层，图形化的光刻胶层定义浅沟槽的位置及形状。
在步骤S2中，请参阅图1中的S2步骤及图4至图7，于沟槽12内形成介质层131及源极多晶硅层141；其中，源极多晶硅层141的上表面低于沟槽12的顶面，介质层131位于源极多晶硅层141与衬底11之间，且介质层131的上表面低于源极多晶硅层141的上表面。
作为示例，步骤S2可以包括如下步骤：
步骤S21：于沟槽12的表面及衬底11的上表面形成介质材料层13；
步骤S22：于介质材料层13的上表面形成源极材料层14；
步骤S23：去除位于衬底11的上表面的介质材料层13及位于衬底11上的源极材料层14；
步骤S34：对保留于沟槽12内的介质材料层13及保留于沟槽12内的源极材料层14进行回刻以得到介质层131及源极多晶硅层141。
作为示例，参考图4，步骤S21中可以采用氧化工艺于沟槽12的表面及衬底11的上表面形成介质材料层13；所述氧化工艺包括热氧化工艺、湿法氧化工艺或化学氧化工艺。本申请中优选采用热氧化工艺于沟槽12的表面及衬底11的上表面形成介质材料层13，介质材料层13可以包括但不仅限于氧化硅层。在
作为示例，参考图5，步骤S22中源极材料层14的形成工艺可以为流体化学气相沉积(Flowable Chemical Vapor Deposition，FCVD)工艺、高密度等离子沉积(High DensityPlasma，HDP)工艺、等离子体增强沉积工艺中的一种或多种。本申请中优选采用HDP工艺于介质材料层13的上表面形成源极材料层14。源极材料层14优选为硅。
作为示例，参考图6，步骤S23中可以采用化学机械研磨工艺去除位于衬底11的上表面的所述介质材料层13及位于衬底11上的源极材料层14；较佳的，在化学机械研磨之前，对源极材料层14进行水蒸汽退火，以释放应力，并使源极材料层致密(densify)化，修复源极材料层中的空隙。
作为示例，参考图6-图7，步骤S24中可以采用干法刻蚀工艺或湿法刻蚀工艺回刻去除位于沟槽12内的所述介质材料层13及位于沟槽11内的所述源极材料层14，使得保留于沟槽12内的源极材料层作为源极多晶硅层141，使得保留于沟槽12内的介质材料层作为介质层131，其中，源极多晶硅层141的上表面低于沟槽12的顶面，介质层131的上表面低于源极多晶硅层141的上表面。在本实施例中，优选采用湿法刻蚀工艺回刻去除位于沟槽12内的所述介质材料层13及位于沟槽12内的所述源极材料层14。通过设置介质层131的上表面低于源极多晶硅层141的上表面，由于在热氧化工艺的过程中，源极多晶硅层141的上表面在氧化的过程中会消耗掉部分硅，使得经过热氧化工艺处理后的源极多晶硅层141的实际高度，小于热氧化工艺处理前的源极多晶硅层141的实际高度，从而使得经过热氧化工艺处理后的源极多晶硅层141的上表面与介质层131的上表面齐平，以减小源极多晶硅层141的上表面与介质层131的上表面的台阶差，即源极多晶硅层的上表面与介质层的上表面交界处的表面弯曲度较小，从而提高半导体器件耐压值的稳定性。由于直接利用热氧化工艺使得源极多晶硅层与介质层交界处的上表面平坦化，制作工艺更加的简单，可以在提高良品率的同时降低生产成本。
作为示例，请参考图8-图11，步骤S3可以包括如下步骤：
步骤S31：于衬底11的上表面、沟槽12裸露的侧壁及源极多晶硅层141的上表面形成侧壁保护材料层15；
步骤S32：于沟槽12内填充绝缘隔离材料层16；
步骤S33：去除位于衬底11的上表面的绝缘隔离材料层16及侧壁保护材料层15，保留于沟槽12内的侧壁保护材料层即为侧壁保护层151，保留于沟槽12内的绝缘隔离材料层即为绝缘隔离层161。
作为示例，参考图8，步骤S31中可以采用热氧化工艺于衬底11的上表面、沟槽12裸露的侧壁及源极多晶硅层141的上表面形成侧壁保护材料层15。侧壁保护材料层15可以包括但不仅限于氧化硅层。
作为示例，参考图9，步骤S32中可以采用物理气相沉积工艺或化学气相沉积工艺于侧壁保护材料层15的上表面形成绝缘隔离材料层16；绝缘隔离材料层16至少完全覆盖侧壁保护材料层15。
需要说明的是，优选设置绝缘隔离材料层16的密度小于侧壁保护材料层15的密度。优选地，绝缘隔离材料层16是沉积工艺形成的氧化硅，侧壁保护材料层15是热氧化工艺形成的氧化硅，沉积工艺形成的氧化硅的密度小于热氧化工艺形成的氧化硅，因此沉积工艺形成的氧化硅的刻蚀速率大于热氧化形成的氧化硅的刻蚀速率。
作为示例，步骤S33可以包括如下步骤：
步骤S331：去除位于衬底11的上表面的绝缘隔离材料层16及侧壁保护材料层15。
作为示例，参考图10，步骤S331中可以采用化学机械研磨工艺去除位于衬底11的上表面的绝缘隔离材料层16；较佳的，在化学机械研磨之前，对绝缘隔离材料层16进行水蒸汽退火，以释放应力，并使绝缘隔离材料层16致密(densify)化，修复绝缘隔离材料层16中的空隙。
作为示例，参考图10，采用化学机械研磨工艺使得所述衬底的上表面平坦化，以优化器件的工作性能及可靠性。可以设置侧壁保护材料层15为停止层进行化学机械研磨工艺，通过设置过研磨(Over Polish)的时间使得衬底11的上表面还保留预设厚度的侧壁保护材料层15，以避免化学机械研磨工艺给衬底11的上表面造成损伤，并且保留的预设厚度的侧壁保护材料层15，可以避免后续的刻蚀工艺对衬底11的上表面造成损伤。
作为示例，步骤S4包括如下步骤：
步骤S41：回刻所述绝缘隔离层及所述侧壁保护层后，所述衬底的上表面还残留有部分所述侧壁保护材料层。
作为示例，参考图11，步骤S41中可以采用干法刻蚀工艺或湿法刻蚀工艺回刻绝缘隔离层161及侧壁保护层151，使得保留于沟槽12内的侧壁保护层151的上表面低于沟槽12的顶面，且保留于沟槽12内的绝缘隔离层161的上表面低于沟槽12的顶面。在本实施例中，采用的干法刻蚀工艺的参数包括：气体包括碳氟气体、HBr和Cl2中的一种或多种、以及载气，所述碳氟气体包括CF4、CHF3、CH2F2或CH3F，所述载气为惰性气体，例如He，气体流量为50sccm-400sccm，压力为3毫托-8毫托。采用的湿法刻蚀工艺的刻蚀液可以为氢氟酸和双氧水的混合溶液。在相同的刻蚀条件下，绝缘隔离层161的刻蚀速率大于侧壁保护层151的刻蚀速率，使得保留于沟槽12内的侧壁保护层151的上表面包括倾斜面并形成圆角，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。
作为示例，参考图11，侧壁保护层151的厚度小于介质层131的厚度，可以有效地增加屏蔽栅和栅极之间的绝缘隔离层161的横截面积，从而可以减小屏蔽栅极沟槽的导通电阻。
作为示例，参考图12，步骤S5中可以采用氧化工艺于裸露的衬底11的上表面及沟槽12裸露的侧壁形成栅氧化层17。所述氧化工艺包括热氧化工艺、湿法氧化工艺或化学氧化工艺。在本实施例中，优选采用热氧化工艺于裸露的衬底11的上表面及沟槽12裸露的侧壁形成栅氧化层17。
作为示例，栅氧化层17可以包括但不仅限于氧化硅层，栅氧化层17的厚度小于介质层131的厚度。
作为示例，步骤S5可以包括如下步骤：
步骤S51：于所述栅氧化层的上表面形成所述栅极多晶硅层；
步骤S52：去除位于所述衬底的上表面的栅氧化层和位于所述衬底上方的栅极多晶硅层。
作为示例，参考图13，步骤S51中采用热氧化工艺于沟槽12裸露的侧壁形成栅氧化层17，可以采用物理气相沉积工艺、化学气相沉积工艺于栅氧化层17的上表面形成栅极多晶硅层18，栅极多晶硅层18填满沟槽12且部分位于衬底11上；需要说明的是，栅极多晶硅层18优选为掺杂多晶硅层，以确保栅极多晶硅层18的导电性。由于在热氧化沟槽12裸露的侧壁形成栅氧化层17的过程中，沟槽内的侧壁保护层151裸露的部分呈倾斜面，相对于该侧壁保护层151裸露的部分呈尖角状增加了与氧气的接触面积，可以相对增加最终形成的栅氧化层17在沟槽拐角处的厚度。因而，相对提高了制成的屏蔽栅场效应晶体管的栅氧化层的厚度，提高了器件工作的可靠性。
作为示例，参考图14，步骤S52中可以采用刻蚀工艺或化学机械研磨工艺去除位于衬底11的上表面的栅氧化层17和位于衬底11上方的栅极多晶硅层18。
于上述实施例中的屏蔽栅场效应晶体管的制备方法中，由于沟槽内的侧壁保护层呈倾斜面，在热氧化沟槽侧壁形成栅氧化层的过程中，相对于尖角状的侧壁保护层具有更大的氧接触面积，增加了相同热氧化条件下沟槽内拐角处形成的栅氧化层的厚度，并使得沟槽内拐角处形成的栅氧化层呈圆角状，有效地避免了尖端放电现象的发生。
作为示例，绝缘隔离层的材料为氧化硅，栅电极和屏蔽电极通过绝缘隔离层彼此绝缘。
通过于所述沟槽裸露的侧壁形成栅氧化层，并于所述绝缘隔离层的表面形成栅极多晶硅层，形成上下结构的屏蔽栅极沟槽，降低了栅极导通电阻(Rdson)和栅漏电容(Cgd)，在降低了系统的导通损耗和开关损耗的同时，提高了系统的使用效率。
在本申请的一个实施例中提供的一种屏蔽栅场效应晶体管中，如图14所示，包括：衬底11、沟槽12、介质层131、源极多晶硅层141、侧壁保护层151、绝缘隔离层161、栅氧化层17及栅极多晶硅层18。衬底11内设置有沟槽12；源极多晶硅层141位于沟槽12内，源极多晶硅层141的上表面低于沟槽12的顶面；介质层131位于沟槽12内，且位于源极多晶硅层141与衬底11之间，介质层131的上表面低于沟槽12的顶面；绝缘隔离层161位于沟槽12内且位于源极多晶硅层141的上表面，绝缘隔离层161的上表面低于沟槽12的顶面；侧壁保护层151位于沟槽12内且位于绝缘隔离层161与衬底11之间，侧壁保护层151的上表面低于沟槽12的顶面，在相同的刻蚀条件下，侧壁保护层151的去除速率小于绝缘隔离层161的去除速率，侧壁保护层151的上表面包括倾斜面；栅极多晶硅层18位于绝缘隔离层161的上表面；栅氧化层17位于绝缘隔离层151的上表面，且位于栅极多晶硅层18与衬底11之间。
具体地，于上述实施例中的屏蔽栅场效应晶体管中，由于在相同的刻蚀条件下同时刻蚀侧壁保护层151及绝缘隔离层161时，保留于沟槽12侧壁的侧壁保护层151的上表面包括倾斜面，会形成圆角，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。由于在利用热氧化工艺形成栅氧化层17的过程中，沟槽内的侧壁保护层151裸露的部分呈倾斜面，相对于该侧壁保护层151裸露的部分呈尖角状增加了与氧气的接触面积，可以相对增加最终形成的栅氧化层17在沟槽拐角处的厚度。因而，相对提高了制成的屏蔽栅场效应晶体管的栅氧化层的厚度，提高了器件工作的可靠性。
进一步地，在本申请的一个实施例中提供的一种屏蔽栅场效应晶体管中，如图14所示，侧壁保护层151的厚度小于介质层131的厚度，绝缘隔离层161还位于介质层131的上表面，以有效地减小屏蔽栅和栅极之间的绝缘隔离层的横截面积，从而可以减小屏蔽栅极沟槽的导通电阻。
作为示例，介质层131可以包括但不仅限于氧化硅层；源极多晶硅层141优选为硅。
作为示例，侧壁保护层151可以包括但不仅限于氧化硅层；绝缘隔离层优选为氧化硅层。优选设置侧壁保护层151采用热氧化工艺形成，绝缘隔离层161采用沉积工艺形成，使得形成的侧壁保护层151的密度大于形成的绝缘隔离层161的密度，从而在回刻侧壁保护层151及绝缘隔离层161的过程中，保留在沟槽内的侧壁保护层151具有倾斜面，会形成圆角，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。由于保留于沟槽侧壁的侧壁保护层的上表面包括倾斜面，使得后续形成的栅氧化层在沟槽拐角处也具有倾斜面，相对于传统工艺制备而成的半导体器件的沟槽拐角处的栅氧化层为尖角状，增加了沟槽拐角处的栅氧化层的厚度，进一步提高了器件工作的可靠性。
作为示例，栅氧化层17可以包括但不仅限于氧化硅层，栅氧化层17的厚度小于介质层131的厚度。
作为示例，栅极多晶硅层18优选为掺杂多晶硅层，以确保栅极多晶硅层18的导电性。
作为示例，衬底11内形成的沟槽12的数量可以根据实际需要进行设定，沟槽12的数量可以为一个，也可以为多个。
综上所述，本申请提供一种屏蔽栅场效应晶体管及其制备方法，在所述屏蔽栅场效应晶体管的制备方法中，通过至少于所述沟槽裸露的侧壁形成侧壁保护层后再于所述沟槽内填充绝缘隔离层，由于在相同的刻蚀条件下，绝缘隔离层的去除速率大于所述侧壁保护层的去除速率；回刻绝缘隔离层及所述侧壁保护层后可以使得保留的所述侧壁保护层的上表面包括倾斜面，即可以使得保留于所述沟槽侧壁的所述侧壁保护层的上表面会形成圆角，可以有效避免尖端放电现象的发生，从而减小了栅极与屏蔽栅之间的漏电风险，提高了器件工作的可靠性。由于保留于沟槽侧壁的侧壁保护层的上表面包括倾斜面，使得后续形成的栅氧化层在沟槽拐角处也具有倾斜面，相对于传统工艺制备而成的半导体器件的沟槽拐角处的栅氧化层为尖角状，增加了沟槽拐角处的栅氧化层的厚度，进一步提高了器件工作的可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种屏蔽栅场效应晶体管的制备方法，其特征在于，包括如下步骤：
提供衬底，于所述衬底内形成沟槽；
于所述沟槽内形成介质层及源极多晶硅层；其中，所述源极多晶硅层的上表面低于所述沟槽的顶面，所述介质层位于所述源极多晶硅层与所述衬底之间，且所述介质层的上表面低于所述源极多晶硅层的上表面；
至少于所述沟槽裸露的侧壁形成侧壁保护层，并于所述沟槽内填充绝缘隔离层；
回刻所述绝缘隔离层及所述侧壁保护层，在相同的刻蚀条件下，所述绝缘隔离层的刻蚀速率大于所述侧壁保护层的刻蚀速率，使得保留的所述绝缘隔离层的上表面及所述侧壁保护层的上表面均低于所述沟槽的顶面，且保留的所述侧壁保护层的上表面包括倾斜面；
于所述沟槽裸露的侧壁形成栅氧化层，并于所述绝缘隔离层的上表面形成栅极多晶硅层。
2.根据权利要求1所述的屏蔽栅场效应晶体管的制备方法，其特征在于，利用热氧化工艺于所述沟槽裸露的侧壁形成侧壁保护层，利用沉积工艺于所述沟槽内填充绝缘隔离层。
3.根据权利要求1所述的屏蔽栅场效应晶体管的制备方法，其特征在于，利用热氧化工艺于所述沟槽裸露的侧壁形成栅氧化层。
4.根据权利要求1-3任一项所述的屏蔽栅场效应晶体管的制备方法，其特征在于，于所述沟槽内形成所述介质层及所述源极多晶硅层包括如下步骤：
于所述沟槽的表面及所述衬底的上表面形成介质材料层；
于所述介质材料层的上表面形成源极材料层；
去除位于所述衬底的上表面的所述介质材料层及位于所述衬底上的所述源极材料层；
对保留于所述沟槽内的所述介质材料层及保留于所述沟槽内的所述源极材料层进行回刻以得到所述介质层及所述源极多晶硅层。
5.根据权利要求1-3任一项所述的屏蔽栅场效应晶体管的制备方法，其特征在于，至少于所述沟槽裸露的侧壁形成侧壁保护层，并于所述沟槽内填充绝缘隔离层包括如下步骤：
于所述衬底的上表面、所述沟槽裸露的侧壁及所述源极多晶硅层的上表面形成侧壁保护材料层；
于所述沟槽内填充绝缘隔离材料层；
去除位于所述衬底的上表面的所述绝缘隔离材料层及所述侧壁保护材料层，保留于所述沟槽内的所述侧壁保护材料层即为所述侧壁保护层，保留于所述沟槽内的所述绝缘隔离材料层即为所述绝缘隔离层。
6.根据权利要求5所述的屏蔽栅场效应晶体管的制备方法，其特征在于，采用化学机械研磨工艺去除位于所述衬底的上表面的所述绝缘隔离材料层。
7.根据权利要求1-3任一项所述的屏蔽栅场效应晶体管的制备方法，其特征在于，所述侧壁保护层的厚度小于所述介质层的厚度。
8.根据权利要求1-3任一项所述的屏蔽栅场效应晶体管的制备方法，其特征在于，所述绝缘隔离层为氧化硅，且所述侧壁保护层为氧化硅。
9.一种屏蔽栅场效应晶体管，其特征在于，采用如权利要求1-8中任一项所述的方法制成，所述屏蔽栅场效应晶体管包括：
衬底，所述衬底内设置有沟槽；
源极多晶硅层，位于所述沟槽内，所述源极多晶硅层的上表面低于所述沟槽的顶面；
介质层，位于所述沟槽内，且位于所述源极多晶硅层与所述衬底之间，所述介质层的上表面低于所述沟槽的顶面；
绝缘隔离层，位于所述沟槽内且位于所述源极多晶硅层的上表面，所述绝缘隔离层的上表面低于所述沟槽的顶面；
侧壁保护层，位于所述沟槽内且位于所述绝缘隔离层与所述衬底之间，所述侧壁保护层的上表面低于所述沟槽的顶面，在相同的刻蚀条件下，所述侧壁保护层的去除速率小于所述绝缘隔离层的去除速率，所述侧壁保护层的上表面包括倾斜面；
栅极多晶硅层，位于所述绝缘隔离层的上表面；
栅氧化层，位于所述绝缘隔离层的上表面，且位于所述栅极多晶硅层与所述衬底之间。
10.根据权利要求9所述的屏蔽栅场效应晶体管，其特征在于：所述侧壁保护层的厚度小于所述介质层的厚度，所述绝缘隔离层还位于所述介质层的上表面。
CN202010503632.5A 2020-06-05 2020-06-05 屏蔽栅场效应晶体管及其制备方法 Active CN111627820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010503632.5A CN111627820B (zh) 2020-06-05 2020-06-05 屏蔽栅场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010503632.5A CN111627820B (zh) 2020-06-05 2020-06-05 屏蔽栅场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111627820A true CN111627820A (zh) 2020-09-04
CN111627820B CN111627820B (zh) 2022-07-15

Family

ID=72260261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010503632.5A Active CN111627820B (zh) 2020-06-05 2020-06-05 屏蔽栅场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111627820B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115631998A (zh) * 2022-12-21 2023-01-20 泰科天润半导体科技（北京）有限公司 一种屏蔽栅沟槽型碳化硅mosfet的制造方法
CN116013776A (zh) * 2023-03-02 2023-04-25 绍兴中芯集成电路制造股份有限公司 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273386A1 (en) * 2005-05-26 2006-12-07 Hamza Yilmaz Trench-gate field effect transistors and methods of forming the same
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN102683390A (zh) * 2011-03-16 2012-09-19 飞兆半导体公司 屏蔽栅极mosfet器件中的多晶硅层间电介质
US20120326227A1 (en) * 2011-06-27 2012-12-27 Burke Peter A Method of making an insulated gate semiconductor device and structure
CN110838448A (zh) * 2019-11-13 2020-02-25 中芯集成电路制造(绍兴)有限公司 屏蔽栅沟槽型晶体管及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273386A1 (en) * 2005-05-26 2006-12-07 Hamza Yilmaz Trench-gate field effect transistors and methods of forming the same
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
US20100006928A1 (en) * 2008-07-09 2010-01-14 James Pan Structure and Method for Forming a Shielded Gate Trench FET with an Inter-electrode Dielectric Having a Low-k Dielectric Therein
CN102683390A (zh) * 2011-03-16 2012-09-19 飞兆半导体公司 屏蔽栅极mosfet器件中的多晶硅层间电介质
US20120235229A1 (en) * 2011-03-16 2012-09-20 Probst Dean E Inter-poly dielectric in a shielded gate mosfet device
US20120326227A1 (en) * 2011-06-27 2012-12-27 Burke Peter A Method of making an insulated gate semiconductor device and structure
CN110838448A (zh) * 2019-11-13 2020-02-25 中芯集成电路制造(绍兴)有限公司 屏蔽栅沟槽型晶体管及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115631998A (zh) * 2022-12-21 2023-01-20 泰科天润半导体科技（北京）有限公司 一种屏蔽栅沟槽型碳化硅mosfet的制造方法
CN116013776A (zh) * 2023-03-02 2023-04-25 绍兴中芯集成电路制造股份有限公司 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管
CN116013776B (zh) * 2023-03-02 2023-09-15 绍兴中芯集成电路制造股份有限公司 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管

Also Published As

Publication number Publication date
CN111627820B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
US10535654B2 (en) Cut metal gate with slanted sidewalls
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
TWI483348B (zh) 使用雙溝槽製程以製造半導體裝置之側接點之方法
US7507651B2 (en) Method for fabricating semiconductor device with bulb shaped recess gate pattern
TW201340322A (zh) 鰭式場效電晶體
TW201735364A (zh) 鰭式場效電晶體及其製造方法
US20190096760A1 (en) Methods for Reducing Contact Depth Variation in Semiconductor Fabrication
CN111627820B (zh) 屏蔽栅场效应晶体管及其制备方法
KR100816733B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
CN114597172A (zh) 半导体装置的形成方法
CN115632039A (zh) 半导体结构的制备方法
CN106169500B (zh) 半导体器件结构的结构和形成方法
CN111489972B (zh) 半导体结构及其形成方法
US8058128B2 (en) Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors
CN111180507A (zh) 一种埋入式栅极结构及其制造方法
CN111384160B (zh) 场效应晶体管的制作方法、场效应晶体管及栅极结构
CN113906551A (zh) 一种半导体器件及其制备方法
CN103165436B (zh) 制作半导体器件的方法
CN102034734A (zh) 自对准金属互连线的制造方法
TWI618224B (zh) 記憶體結構及其製造方法
KR100763102B1 (ko) 반도체 소자의 제조 방법
CN105655288A (zh) 半导体结构的形成方法
CN111540672B (zh) 超结器件的制造方法及超结器件
KR20060008594A (ko) 낸드 플래시 메모리 소자의 제조 방법
KR100403317B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant