CN110838448A - 屏蔽栅沟槽型晶体管及其制造方法 - Google Patents
屏蔽栅沟槽型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN110838448A CN110838448A CN201911108762.2A CN201911108762A CN110838448A CN 110838448 A CN110838448 A CN 110838448A CN 201911108762 A CN201911108762 A CN 201911108762A CN 110838448 A CN110838448 A CN 110838448A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- trench
- dielectric layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 167
- 238000001039 wet etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种屏蔽栅沟槽型晶体管及其制造方法，包括：提供衬底，在所述衬底上形成沟槽，并在所述沟槽的底部和侧壁形成第一介质层；在所述沟槽内形成屏蔽栅；在所述屏蔽栅上形成牺牲层，所述牺牲层至少覆盖部分所述第一介质层的侧壁；刻蚀所述第一介质层至沟槽侧壁的预定高度位置；去除所述牺牲层；在所述屏蔽栅上和所沟槽侧壁上形成第二介质层；在所述沟槽内上形成栅极。本发明通过在刻蚀第一介质层之前，在屏蔽栅上形成牺牲层，使刻蚀后的第一介质层表面平整，避免屏蔽珊和栅极之间的第二介质层太薄而导致器件漏电，提高了器件的稳定性。
Description
技术领域
本发明涉及半导体器件制造领域，特别是涉及一种屏蔽栅沟槽型晶体管及其制造方法。
背景技术
在耐压为20V～200V的中低压器件领域内，屏蔽栅沟槽型(Shield Gate Trench，SGT)晶体管因为其低比导通电阻和低栅漏耦合电容，得到了广泛的应用。SGT晶体管的栅极结构包括形成于沟槽中的屏蔽栅和栅极，屏蔽栅通常也称为源多晶硅(Source Ploy)，根据屏蔽栅和栅极在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽栅位于沟槽的底部，栅极位于沟槽的顶部，栅极和屏蔽栅之间呈上下结构关系。左右结构中，屏蔽栅通常会从沟槽的底部延伸到沟槽的顶部，栅极则设置在沟槽顶部区域的屏蔽栅左右两侧，同一沟槽中的栅极会分裂为左右两个结构。
如图1A至图1E所示，现有上下结构的屏蔽栅沟槽型(SGT)晶体管的制造方法大致包含以下的工艺步骤：
S1：在硅衬底10上形成沟槽11，如图1A所示；
S2：在沟槽11内壁和底部形成氧化层12′，如图1B所示；
S3：形成屏蔽栅13，如图1C所示；
S4：刻蚀氧化层12′，形成屏蔽栅氧化层12，如图1D所示；
S5：形成多晶硅层间氧化层(Inter Poly Oxide，IPO)14和形成栅氧化层(GateOxide)15，如图1E所示；
S6：形成栅极16，如图1E所示。
上述工艺方法的缺陷在于：进行湿法刻蚀之后形成的屏蔽栅氧化层12的表面不平，由于多晶硅层间氧化层14和栅氧化层15同步形成，导致后续形成栅极16靠近屏蔽栅13处(图1E中圆圈部位)形成尖角，栅氧化层15在该尖角处的厚度较薄，即栅氧化层15的厚度存在弱点(weak point)，降低器件阈值电压的调节能力，并会导致栅极16与屏蔽栅13之间更高的漏电，导致器件可靠性存在问题。
发明内容
为解决上述问题，本发明提供一种屏蔽栅沟槽型晶体管及其制造方法，避免栅极形成尖角而导致器件漏电，提高器件的稳定性。
本发明提供一种屏蔽栅沟槽型晶体管，包括：
提供衬底，在所述衬底上形成沟槽，并在所述沟槽的底部和侧壁形成第一介质层；
在所述沟槽内形成屏蔽栅，并且所述屏蔽栅的上表面低于所述第一介质层的上表面；
在所述屏蔽栅上形成牺牲层，所述牺牲层至少覆盖部分所述第一介质层的侧壁；
刻蚀所述第一介质层至沟槽侧壁的预定高度位置；
去除所述牺牲层；
在所述屏蔽栅上和所沟槽侧壁上形成第二介质层；
在所述沟槽内上形成栅极。
可选的，所述牺牲层为氮化硅层，所述氮化硅层的应力小于或等于200MPa。
可选的，所述牺牲层采用减压CVD形成。
可选的，所述预定高度位置低于所述牺牲层的上表面。
可选的，在所述屏蔽栅上形成牺牲层的步骤中，所述牺牲层的上表面与所述第一介质层的上表面齐平。
可选的，所述牺牲层的形成过程包括：
在所述沟槽内填充牺牲材料层，所述牺牲材料层延伸至所述沟槽外部的衬底上方；
去除所述衬底表面上牺牲材料层以形成牺牲层。
可选的，采用磷酸溶剂刻蚀所述牺牲层，采用氢氟酸溶剂刻蚀所述第一介质层。
可选的，所述屏蔽栅的形成过程包括：
在所述沟槽内沉积屏蔽栅材料层，所述屏蔽栅材料层延伸至所述沟槽外部的衬底上方；
对所述屏蔽栅材料层进行第一次回刻，使所述屏蔽栅材料层的表面与衬底表面齐平；
对所述屏蔽栅材料层进行第二次回刻，使所述屏蔽栅材料层刻蚀至所述沟槽的内部以形成屏蔽栅；
所述屏蔽栅材料层为多晶硅。
可选的，所述栅极的形成过程包括：
在所述沟槽内沉积栅极材料层，所述栅极材料层延伸至所述沟槽外部的衬底上方；
去除所述衬底表面的栅极材料层以形成栅极；
所述栅极材料为多晶硅。
可选的，所述衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
可选的，所述屏蔽栅的材料为多晶硅，所述第二介质层通过热氧化沟槽侧壁的衬底和所述屏蔽栅而形成。
进一步的，本发明还提供一种屏蔽栅沟槽型晶体管，采用上述的屏蔽栅沟槽型晶体管的制造方法制造。
综上所述，本发明提供一种屏蔽栅沟槽型晶体管的制造方法，在刻蚀第一介质层之前，在屏蔽栅上形成牺牲层，使刻蚀后的第一介质层表面平整，避免后续形成的栅极存在尖角，尖角处第二介质层太薄而导致器件漏电，提高了器件的稳定性。
附图说明
图1A至图1E为现有屏蔽栅沟槽型晶体管的制造方法中相应步骤的结构示意图；
图2为本发明实施例提供的屏蔽栅沟槽型晶体管的制造方法的流程图；
图3A至3O为本发明实施例提供的屏蔽栅沟槽型晶体管的制造方法中相应步骤的结构示意图。
附图标记说明：
10-衬底；11-沟槽；12′-氧化层；12-屏蔽栅氧化层；13-屏蔽栅；14-多晶硅层间氧化层；15-栅氧化层；16-栅极；
100-衬底；101-沟槽；102-第一介质层；103′-屏蔽栅材料层；103-屏蔽栅；104-多晶硅层间氧化层；105-栅氧化层；106′-栅极材料层；106-栅极；107′-牺牲材料层；107-牺牲层；108-第二介质层。
具体实施方式
以下结合附图和具体实施例对本发明的屏蔽栅沟槽型晶体管及其制造方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图2为本实施例提供的屏蔽栅沟槽型晶体管的制造方法的流程图，如图2所示，本实施例提供的屏蔽栅沟槽型晶体管的制造方法包括以下步骤：
S01：提供衬底，在所述衬底上形成沟槽，并在所述沟槽的底部和侧壁形成第一介质层；
S02：在所述沟槽内形成屏蔽栅，并且所述屏蔽栅的上表面低于所述第一介质层的上表面；
S03：在所述屏蔽栅上形成牺牲层，所述牺牲层至少覆盖部分所述第一介质层的侧壁；
S04：刻蚀所述第一介质层至沟槽侧壁的预定高度位置；
S05：去除所述牺牲层；
S06：在所述屏蔽栅上和所沟槽侧壁上形成第二介质层；以及
S07：在所述沟槽内形成栅极。
图3A至3O为本实施例提供的屏蔽栅沟槽型晶体管的制造过程中相应步骤的结构示意图。以下结合图2和图3A至图3O对本实施例提供的屏蔽栅沟槽型晶体管的制造方法做进一步详细的说明。
执行步骤S01，如图3A和图3B所示，提供衬底100，在所述衬底100上刻蚀形成沟槽101，并在所述沟槽101的底部和侧壁形成第一介质层102，所述第一介质层102延伸至所述沟槽101外部的衬底表面。优选的，所述衬底100为硅衬底，在所述衬底100表面形成有硅外延层(图中未示出)，所述沟槽101形成于所述硅外延层中。所述沟槽101的深度在4μm至6μm范围内，所述第一介质层102为氧化硅，通过热氧化工艺在沟槽101的底部和侧壁形成第一介质层102。
执行步骤S02，如图3C至图3E所示，在所述沟槽101内形成屏蔽栅103，并且所述屏蔽栅103的上表面低于所述第一介质层102的上表面。具体的，首先，在形成有第一介质层102的沟槽101内沉积屏蔽栅材料层103′，所述屏蔽栅材料层为多晶硅，所述屏蔽栅材料层103′延伸至所述沟槽101外部的第一介质层102的表面；然后，对所述屏蔽栅材料层103′进行第一次干法回刻，使所述屏蔽栅材料层103′的表面与所述衬底10的表面齐平，如图3D所示；最后，对所述屏蔽栅材料层103′进行第二次干法回刻，使所述屏蔽栅材料层103′刻蚀至所述沟槽101的内部以形成屏蔽栅103，如图3E所示，即由保留在所述沟槽101底部的屏蔽栅材料层103′组成屏蔽栅103。
执行步骤S03，如图3F和图3G所示，在所述屏蔽栅103上形成牺牲层107，所述牺牲层107至少覆盖部分所述第一介质层102的侧壁。其中，所述牺牲层107上表面与所述第一介质层的上表面齐平，或者所述牺牲层107上表面低于所述第一介质层的上表面。本实施例所述牺牲层107上表面与所述第一介质层的上表面齐平，具体的形成方式可以是：首先，在所述沟槽101内的填充牺牲材料层107′，所述牺牲材料层107′覆盖部分所述衬底100表面上的第一介质层102；然后，去除所述衬底100表面上的牺牲材料层107′以形成牺牲层107。
本实施例中，所述牺牲层107为氮化硅层，且所述氮化硅层的应力小于等于200MPa。所述牺牲层107可以采用减压化学气相沉积工艺形成，例如可以采用低压化学气相沉积(LPCVD)工艺或等离子体增强减压化学气相沉积(PECVD)工艺。由于减压CVD是沿界面沉积，可以使牺牲层107完整填满所述屏蔽栅103上方的缝隙。同时，低应力的氮化硅易于在多晶硅界面上形成，不会造成裂缝而导致牺牲层107脱落。
执行步骤S04，如图3H和图3M所示，刻蚀所述第一介质层102至沟槽侧壁的预定高度位置。具体的，由所述第一介质层102的顶部向下刻蚀所述第一介质层102，并刻蚀停止于预定高度位置。由于所述屏蔽栅103上牺牲层107的存在，可以通过湿法刻蚀工艺有效控制所述第一介质层102的刻蚀深度，可以使所述第一介质层102的刻蚀从沟槽101内由衬底表面向下刻蚀，使刻蚀后保留在所述沟槽101内的第一介质层102表面保持平整，避免了在后续工艺中尖角的形成。示例性的，采用氢氟酸溶剂刻蚀第一介质层102，所述牺牲层107在氢氟酸溶剂刻蚀速率较低，所述第一介质层102的刻蚀不会影响所述牺牲层107，氢氟酸溶剂从上至下刻蚀所述第一介质层102，保证剩余第一介质层102表面的平整。另外，低应力的氮化硅为硬膜，采用低应力的氮化硅作为牺牲层，在湿法刻蚀去除部分第一介质层102后，牺牲层107不会发生形变，不会对保留在沟槽101内的第一介质层102表面平整度产生影响。
参考图3H和图3M，通过控制所述第一介质层102湿法刻蚀速率，可以控制刻蚀后保留在沟槽101内的第一介质层102的高度，即第一介质层102刻蚀停止的高度。优选的，所述预定高度位置高于所述屏蔽栅103的上表面，并低于所述牺牲层107的上表面。本实施例中，刻蚀后保留在沟槽101内的第一介质层102高于所述屏蔽栅103。在本发明其他实施例中，刻蚀后保留在沟槽101内的第一介质层102也可以低于所述屏蔽栅103。
执行步骤S05，如图3I和图3N所示，去除所述牺牲层107。具体的，采用湿法刻蚀去除所述牺牲层107，例如可以采用磷酸溶剂刻蚀所述牺牲层107，由于氧化硅在磷酸溶剂的刻蚀速率较低，湿法刻蚀所述牺牲层107不会对保留在沟槽101的第一介质层102表面的平整度产生影响。
执行步骤S06，如图3J所示，在所述屏蔽栅103上及所述沟槽101的侧壁形成第二介质层108，所述第二介质层108延伸至所述沟槽101外部的衬底表面。所述第二介质层108为氧化硅层，采用热氧化工艺形成，即所述第二介质层108通过热氧化沟槽侧壁的衬底100和所述屏蔽栅103而形成。
执行步骤S06，如图3K和图3L所示，在所述沟槽101内上形成栅极106。具体的，首先，在所述沟槽101内沉积栅极材料层106′，所述栅极材料层106′延伸至所述沟槽101外部的衬底上方，如图3K所示；然后，对所述栅极材料层106′进行回刻，使所述栅极材料层106′上表面与所述衬底100表面齐平，即由保留在所述沟槽101上部的栅极材料层106′组成栅极106；最后，刻蚀去除所述衬底表面的第二介质层108，如图3L所示。所述第二介质层108包括形成在所述屏蔽栅103和所述栅极106之间的多晶硅层间氧化层104和形成在所述沟槽101侧壁上的栅氧化层105，即所述多晶硅层间氧化层104和所述栅氧化层105同步形成。在本发明其他实施例中，所述多晶硅层间氧化层104和所述栅氧化层105也可以采用其他形式形成。另外，本实施例中所述屏蔽栅103和所述栅极106为多晶硅栅，在本发明其他实施例中也可以采用其他材料形成所述屏蔽栅103和所述栅极106。
由于所述第一介质层102的刻蚀深度的不同，最后形成屏蔽栅沟槽型晶体管的结构略有不同。当刻蚀所述第一介质层102至第一预定高度位置，如图3H和3I所示，例如所述第一预定高度位置位于设定的所述多晶硅层间氧化层104的上表面之上，所述第二介质层108在所述屏蔽栅103上和所述沟槽101的侧壁上形成的速度差异，不能弥补所述第一介质层102与所述屏蔽栅103的高度差，使所述第二介质层108在沟槽101内的下表面呈台阶分布，如图3J所示，进而导致最后形成的栅极106的下表面呈台阶分布，如图3K所示。当刻蚀所述第一介质层102至第二预定高度位置，如图3M和3N所示，例如所述第二预定高度位置位于设定的所述多晶硅层间氧化层104的上表面之下，所述第二介质层108在所述屏蔽栅103上和所述沟槽101的侧壁上形成的速度差异能够弥补所述第一介质层102与所述屏蔽栅103的高度差，使所述第二介质层108在沟槽101内的下表面较为平整，进而导致最后形成的栅极106的下表面较为平整，如图3O所示。
在此之后，按照常规工艺形成P阱、源区、源区接触孔、屏蔽栅接触孔等，对于本领域技术人员来说这些都是常规技术，在此不做详细描述。
相应的，本发明还提供一种屏蔽栅沟槽型晶体管，采用以上所述屏蔽栅沟槽型晶体管的制造方法制造而成。
综上所述，本发明提供一种屏蔽栅沟槽型晶体管及其制造方法，在刻蚀第一介质层之前，在屏蔽栅上形成牺牲层，使刻蚀后的第一介质层表面平整，避免后续形成的栅极存在尖角而导致器件漏电，提高了器件的稳定性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (12)
1.一种屏蔽栅沟槽型晶体管的制造方法,其特征在于，包括：
提供衬底，在所述衬底上形成沟槽，并在所述沟槽的底部和侧壁形成第一介质层；
在所述沟槽内形成屏蔽栅，并且所述屏蔽栅的上表面低于所述第一介质层的上表面；
在所述屏蔽栅上形成牺牲层，所述牺牲层至少覆盖部分所述第一介质层的侧壁；
刻蚀所述第一介质层至沟槽侧壁的预定高度位置；
去除所述牺牲层；
在所述屏蔽栅和所述沟槽侧壁上形成第二介质层；以及
在所述沟槽内形成栅极。
2.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，所述牺牲层为氮化硅层，所述氮化硅层的应力小于或等于200MPa。
3.根据权利要求2所述的屏蔽栅沟槽型晶体管的制造方法，所述牺牲层采用减压CVD形成。
4.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，所述预定高度位置低于所述牺牲层的上表面。
5.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，在所述屏蔽栅上形成牺牲层的步骤中，所述牺牲层的上表面与所述第一介质层的上表面齐平。
6.根据权利要求5所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，所述牺牲层的形成过程包括：
在所述沟槽内填充牺牲材料层，所述牺牲材料层延伸至所述沟槽外部的衬底上方；
去除所述衬底表面上牺牲材料层以形成牺牲层。
7.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，采用磷酸溶剂刻蚀所述牺牲层，采用氢氟酸溶剂刻蚀所述第一介质层。
8.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，所述屏蔽栅的形成过程包括：
在所述沟槽内沉积屏蔽栅材料层，所述屏蔽栅材料层延伸至所述沟槽外部的衬底上方；
对所述屏蔽栅材料层进行第一次回刻，使所述屏蔽栅材料层的表面与衬底表面齐平；
对所述屏蔽栅材料层进行第二次回刻，使所述屏蔽栅材料层刻蚀至所述沟槽的内部以形成屏蔽栅；
所述屏蔽栅材料层为多晶硅。
9.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，在所述沟槽内形成栅极包括：
在所述沟槽内沉积栅极材料层，所述栅极材料层延伸至所述沟槽外部的衬底上方；
去除所述衬底表面的栅极材料层以形成栅极；
所述栅极材料为多晶硅。
10.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，所述衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
11.根据权利要求1所述的屏蔽栅沟槽型晶体管的制造方法，其特征在于，所述屏蔽栅的材料为多晶硅，所述第二介质层通过热氧化沟槽侧壁的衬底和所述屏蔽栅而形成。
12.一种屏蔽栅沟槽型晶体管，其特征在于，采用如权利要求1-11任一项所述的屏蔽栅沟槽型晶体管的制造方法制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911108762.2A CN110838448A (zh) | 2019-11-13 | 2019-11-13 | 屏蔽栅沟槽型晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911108762.2A CN110838448A (zh) | 2019-11-13 | 2019-11-13 | 屏蔽栅沟槽型晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110838448A true CN110838448A (zh) | 2020-02-25 |
Family
ID=69576267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911108762.2A Pending CN110838448A (zh) | 2019-11-13 | 2019-11-13 | 屏蔽栅沟槽型晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110838448A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415992A (zh) * | 2020-04-20 | 2020-07-14 | 安建科技(深圳)有限公司 | 一种屏蔽栅mosfet器件及其制备方法 |
| CN111627820A (zh) * | 2020-06-05 | 2020-09-04 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其制备方法 |
| CN112309975A (zh) * | 2020-10-27 | 2021-02-02 | 杭州士兰微电子股份有限公司 | 双向功率器件的制造方法 |
| CN113066860A (zh) * | 2021-02-10 | 2021-07-02 | 华为技术有限公司 | 一种屏蔽栅场效应晶体管的介质层的制造方法及相关产品 |
| CN115132587A (zh) * | 2022-07-05 | 2022-09-30 | 上海功成半导体科技有限公司 | 一种功率器件及其制备方法 |
| CN115763552A (zh) * | 2022-11-29 | 2023-03-07 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| CN117253783A (zh) * | 2023-11-14 | 2023-12-19 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130069150A1 (en) * | 2011-09-20 | 2013-03-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| CN109872950A (zh) * | 2019-02-28 | 2019-06-11 | 北京燕东微电子科技有限公司 | 一种沟槽分离栅mos器件的制造方法 |
-
2019
- 2019-11-13 CN CN201911108762.2A patent/CN110838448A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130069150A1 (en) * | 2011-09-20 | 2013-03-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| CN109872950A (zh) * | 2019-02-28 | 2019-06-11 | 北京燕东微电子科技有限公司 | 一种沟槽分离栅mos器件的制造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415992A (zh) * | 2020-04-20 | 2020-07-14 | 安建科技(深圳)有限公司 | 一种屏蔽栅mosfet器件及其制备方法 |
| CN111627820A (zh) * | 2020-06-05 | 2020-09-04 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其制备方法 |
| CN111627820B (zh) * | 2020-06-05 | 2022-07-15 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅场效应晶体管及其制备方法 |
| CN112309975A (zh) * | 2020-10-27 | 2021-02-02 | 杭州士兰微电子股份有限公司 | 双向功率器件的制造方法 |
| CN112309975B (zh) * | 2020-10-27 | 2024-02-02 | 杭州士兰微电子股份有限公司 | 双向功率器件的制造方法 |
| CN113066860A (zh) * | 2021-02-10 | 2021-07-02 | 华为技术有限公司 | 一种屏蔽栅场效应晶体管的介质层的制造方法及相关产品 |
| CN115132587A (zh) * | 2022-07-05 | 2022-09-30 | 上海功成半导体科技有限公司 | 一种功率器件及其制备方法 |
| CN115763552A (zh) * | 2022-11-29 | 2023-03-07 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| CN115763552B (zh) * | 2022-11-29 | 2023-08-29 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| CN117253783A (zh) * | 2023-11-14 | 2023-12-19 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
| CN117253783B (zh) * | 2023-11-14 | 2024-01-30 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110838448A (zh) | 屏蔽栅沟槽型晶体管及其制造方法 | |
| US8115252B2 (en) | Elimination of gate oxide weak spot in deep trench | |
| US7435661B2 (en) | Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation | |
| KR101167204B1 (ko) | 반도체 장치 제조방법 | |
| EP2933829B1 (en) | Method for reducing defects in shallow trench isolation | |
| CN104078412B (zh) | 浅沟槽隔离工艺 | |
| KR100407567B1 (ko) | 덴트 없는 트렌치 격리 형성 방법 | |
| US6232646B1 (en) | Shallow trench isolation filled with thermal oxide | |
| JP2014078715A (ja) | Ｕｔｂｂに関するコンタクト関連短絡に対して保護する方法 | |
| CN104134628A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN112701043A (zh) | 一种半导体器件的制造方法 | |
| US9437674B2 (en) | Insulating trench forming method | |
| EP2893558B1 (en) | Method of producing a microelectronic device in a monocrystalline semiconductor substrate with isolation trenches partially formed under an active region | |
| US8796147B2 (en) | Layer formation with reduced channel loss | |
| CN109767986B (zh) | 半导体器件及其制造方法 | |
| US6500729B1 (en) | Method for reducing dishing related issues during the formation of shallow trench isolation structures | |
| KR19990066454A (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| CN112670233A (zh) | 用于制造集成电路的工艺以及对应的集成电路 | |
| CN111128703A (zh) | Sgt器件的工艺方法 | |
| US8765575B2 (en) | Shallow trench forming method | |
| KR20100079451A (ko) | 반도체소자 및 그 제조방법 | |
| US20220028727A1 (en) | Semiconductor device manufacturing by thinning and dicing | |
| CN117577535A (zh) | Sgt器件及其制作方法 | |
| JP6005364B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5970761B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518 Shaoxing Road, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 518 Shaoxing Road, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200225 |
|
| RJ01 | Rejection of invention patent application after publication |