JP2014078715A - Ｕｔｂｂに関するコンタクト関連短絡に対して保護する方法 - Google Patents

Ｕｔｂｂに関するコンタクト関連短絡に対して保護する方法 Download PDF

Info

Publication number
JP2014078715A
JP2014078715A JP2013210896A JP2013210896A JP2014078715A JP 2014078715 A JP2014078715 A JP 2014078715A JP 2013210896 A JP2013210896 A JP 2013210896A JP 2013210896 A JP2013210896 A JP 2013210896A JP 2014078715 A JP2014078715 A JP 2014078715A
Authority
JP
Japan
Prior art keywords
isolation trench
semiconductor layer
substrate
integrated circuit
active semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013210896A
Other languages
English (en)
Inventor
Loubet Nicolas
ルベ ニコラス
Qing Liu
リィウ チイン
Shom Ponoth
ポノス ショーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRON Inc
STMicroelectronics lnc USA
International Business Machines Corp
Original Assignee
ST MICROELECTRON Inc
STMicroelectronics lnc USA
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRON Inc, STMicroelectronics lnc USA, International Business Machines Corp filed Critical ST MICROELECTRON Inc
Publication of JP2014078715A publication Critical patent/JP2014078715A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ＳＯＩ集積回路における基板へのコンタクトに関連する短絡を回避する技術を提供する。
【解決手段】 基板上の埋込酸化膜の上側のアクティブシリコン層を介して該基板内へ、且つ該アクティブシリコン層上のいずれかのパッド誘電体を介して、分離トレンチをエッチングする。該アクティブシリコン層の横方向エピタキシャル成長が少なくとも約５ナノメートルの横方向距離へ該分離トレンチ内への突出部を形成し、且つ該突出部周りの該分離トレンチの部分を誘電体で充填する。誘電体を含むアクティブシリコン層の部分の上に隆起型ソース／ドレイン領域を形成する。その結果、該隆起型ソース／ドレイン領域の端部周りを通過する不整合のコンタクトは該分離トレンチ内の該基板の側壁から離隔されたままである。
【選択図】 図２

Description

本発明は、大略、ＳＯＩ（semiconductor on insulator）集積回路の製造に関するものであって、更に詳細には、ＳＯＩ集積回路における基板に対してのコンタクトに関連した短絡を回避する技術に関するものである。
典型的なＳＯＩをベースとしたトランジスタ製造プロセスに必然的に伴うフッ化水素（ＨＦ）酸の量が制限されているために、薄い埋込酸化膜（ＢＯＸ）の場合には、基板は窪み（divot）において完全に又は部分的に露出される場合があり、特に超薄型ボディと埋込み酸化膜（ＵＴＢＢ）基板の場合にそうである。このことは、不整合なコンタクトが狭いトレンチ分離（ＳＴＩ）を越えて走行し且つソース／ドレイン（Ｓ／Ｄ）を基板と接続させることとなりＳＯＩ／基板短絡を発生させる場合がある。薄いＢＯＸのために、コンタクトエッチの余裕は非常に僅かなものである。
従って、埋込酸化膜を貫通しての不整合コンタクトの侵入に起因してソース／ドレイン領域から基板への短絡に対して改良した保護に対する必要性が存在している。
基板上の埋込酸化膜の上側にあるアクティブシリコン層を介して該基板内へ、且つ該アクティブシリコン層上のパッド誘電体を介して、該分離トレンチをエッチする。該アクティブシリコン層の横方向エピタキシャル成長が該分離トレンチ内へ少なくとも約５ｎｍの横方向距離への突出部を形成し、且つ該突出部周りの分離トレンチの部分を誘電体で充填させる。誘電体を含んでいる該アクティブシリコン層の部分の上に隆起型ソース／ドレイン領域が形成される。その結果、該隆起型ソース／ドレイン領域の端部周りを通過する不整合のコンタクトは該分離トレンチにおける基板の側壁から離隔されたままである。
以下の詳細な説明を行う前に、本書全体にわたり使用される或る用語及び語句の定義をしておくことが有益である場合がある。「含む」及び「有する」という用語及びその派生語は、限定無しでの包摂を意味しており、「又は」という用語は非排他的、即ち及び／又は、を意味しており、「と関連する」及び「それと関連する」という用語及びそれらの派生語は、包含すること、中に包含されること、と相互接続すること、含有すること、その中に含有されること、へ又はと接続すること、へ又はと結合すること、と通信可能であること、と協働すること、インターリーブすること、並置すること、へ近接していること、へ又はと束縛されていること、持っていること、の特性を持っていること、等を意味場合があり、且つ「制御器」という用語は少なくとも１つの動作を制御する任意の装置、システム、又はその一部を意味しており、この様な装置はハードウエア、ファームウエア、又はソフトウエア、又はそれらの内の少なくとも２個の何らかの組合せで実現することが可能である。注意すべきことであるが、いずれか特定の制御器と関連する機能性は、局所的であるか又は遠隔的であるかに拘らずに、集中型又は分散型とすることが可能である。或る用語及び語句に対する定義は本書にわたり与えてあり、当業者は、殆どではないにしても多くの場合において、この様な定義はこの様に定義した用語及び語句の将来の使用のみならず以前の使用に対しても適用されることを理解すべきである。
ＵＴＢＢ基板へのコンタクト短絡を示した集積回路構成体の断面図。 本発明の１実施例に基いて側部エピタキシーを使用して基板に対するコンタクト関連短絡を回避する半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の１段階における半導体集積回路構成体の一部の断面図。 本発明の１実施例に基いて基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセスを例示したハイレベルのフローチャート。
本書において本発明の原理を説明するために使用する以下に説明する図１乃至４及び種々の実施例は例示的なものであって本発明の範囲を制限するためにいかなる態様においても解釈されるべきではない。当業者が理解するように、本発明の原理は任意の適宜に構成したシステムにおいて実現させることが可能である。
図１はＵＴＢＢ基板へのコンタクト短絡を示した集積回路構成体の断面図である。この図において、垂直コンタクトがソース／ドレイン領域と不整合であり、薄いＢＯＸを突き抜けてＳＴＩ及び薄いＢＯＸ下側の基板の側壁の両方とコンタクトしており、ソース／ドレインを基板へ短絡させている。
図２は本発明の１実施例に従って側部エピタキシー（side epitaxy）を使用して基板へのコンタクトに関連する短絡を回避する半導体集積回路構成体の一部の断面図である。集積回路構成体２００は、薄いＢＯＸ層２０２とＳＴＩ領域２０３とが形成されている基板（例えば、Ｐ型領域）２０１を包含している。半導体（例えば、シリコン）層２０４がＢＯＸ層２０２上に形成されており、且つ、側部エピタキシーによって、突出部２０５が成長されてＢＯＸ層２０２の端部を越えて延在しており且つＳＴＩ領域２０３の一部にオーバーハングしている。隆起型ソース／ドレイン領域２０６を、突出部２０５上を含んで半導体層２０４上に、ゲート（図２の例においては、ゲート電極と、バリア層と、ゲート絶縁体とを包含している）及びその隣の側壁スペーサ２０８（図２においては複数の層を包含するものとして例示されている）に隣接して、形成する。
コンタクト２０９が夫々のソース／ドレイン領域２０６と不整合である場合には、ＳＴＩ領域２０３へ下方に（又はその中に）延在するコンタクトの部分２１０は基板２０１と接触することはない。突出部２０５は、ソース／ドレイン領域２０６の端部と基板２０１の側壁（ＳＴＩ領域２０３との界面において）との間に横方向空間を与える。その結果、ソース／ドレイン領域から基板への短絡が発生することは無い。側部エピタキシーを介しての突出部２０５によって形成される横方向距離は、薄いＢＯＸ層２０２の場合であっても該側部エピタキシーで劇的に増加する量でのコンタクト反応性イオンエッチング（ＲＩＥ）オーバーエッチを可能とさせる。
図３Ａ乃至３Ｋは、本発明の１実施例に従って基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセス期間中の半導体集積回路構成体の一部の断面図である。図４は本発明の１実施例に従って基板へのコンタクト関連短絡を回避するために側部エピタキシーを使用するプロセスを例示したハイレベルフローチャートである。トランジスタ領域のみを例示するが、当業者によって理解される如く、同一の構成体は、１個の集積回路ダイ上、及び１個のウエハ内の多数の異なるダイ上の、多数の異なるトランジスタに対して同じプロセスを使用して同時的に形成される。
当業者が認識するように、図３Ａ乃至３Ｋの構成体は、一般的には近似的に相対的な寸法又は次元を例示するべく図示されるものであるが、寸法通りに図示したものではない。当業者が更に認識するように、集積回路及びその関連する構成体を形成するための完全なプロセスを図面中において又は本書において例示するものではない。その代わりに、説明の便宜上、本発明にとって独特であるか又は本発明を理解するために必要な限りにおいて集積回路及びその関連する構成体を形成するためのプロセスについて説明し且つ図示する。更に、種々のステップが図面中に例示されており且つ本書に記載されているが、この様なステップの順番又は介在するステップの有無に関しての制限を課すものではない。逐次的であるとして図示されるか又は記載されるステップは、明示的に特定されるものでない限り、全部ではないとしても少なくとも部分的に、夫々のステップが実際には同時的に又は重畳的態様で行われる可能性を排除すること無しに、単に説明の便宜上のためにそうされているに過ぎない。
最初に図３Ａを参照すると、プロセス４００は、ドープした半導体領域３０１（例えば、Ｐ型半導体物質）と、半導体領域３０１上のＢＯＸ層３０２と、ＢＯＸ層３０２上に形成されているアクティブ半導体層３０３（例えば、ドープしていないシリコン）と、アクティブ半導体層３０３上に固定されているパッド酸化物３０４及びパッド窒化物３０５と、を包含している集積回路構成体３００で開始する。リソグラフィ及び、好適には、指向性エッチ（例えば、ＲＩＥ）を使用して（ステップ４０１）、図３Ｂに示した如く、ＳＴＩ領域用のトレンチを形成する。次いで、図３Ｃに示した如く、コンフォーマルなライナー３０６を該トレンチ内にデポジット、即ち付着、させる。
エッチしたトレンチの残存する未充填部分を、図３Ｄに示した如くに、有機誘電体層（ＯＤＬ）３０７で充填する（ステップ４０３）。次いで、図３Ｅに例示した如く、該ＯＤＬアクティブ半導体層３０３の下側境界下の或るレベルへ除去し（ステップ４０４）、図３Ｆに例示した如く、ＯＤＬ３０７のレベル上方のライナー３０６の部分を除去し（ステップ４０５）、且つ図３Ｇに例示した如く、残存するＯＬＤ物質を剥離する（ステップ４０６）。次いで、側部（side）即ち横方向（lateral）シリコンエピタキシーを行って（ステップ４０７）、図３Ｈに図示した如く、アクティブ半導体層３０８からトレンチ内へ突出部３０８を成長させる。突出部３０８はオーバーハングを発生させるのに充分な横方向距離へ成長させ、該オーバーハングは突出部３０８の端部を通過して下方へ通過するいずれかの導電性物質が基板３０１の側壁と物理的に接触することを防止する。次いで、図３Ｉに例示した如く、トレンチ内の残存するライナー物質の除去をオプションとして実施することが可能である。
次いで、ＳＴＩトレンチを誘電体３０９で充填し且つ化学的機械的研磨（ＣＭＰ）を行って、図３Ｊに示した如く、集積回路構成体３００の上部表面を平坦化させる（ステップ４０９）。次いで、図３Ｋに示した如く、パッド酸化膜３０４及びパッド窒化膜３０５をアクティブ半導体物質３０３の表面から除去する（ステップ４１０）。次いで、ゲート構成体、側壁スペーサ、及び隆起型ソース／ドレイン領域を形成することが可能であり、次いで、上述した如く、隆起型ソース／ドレイン領域の内の少なくとも一つへのコンタクトを形成することが可能である。
本開示では、ＳＴＩ領域との界面においてシリコンをマスクするためにアクティブパターニング及びＲＩＥを使用している。シリコンの横方向エピタキシャル成長はマスクしていない領域上でのみ発生し、この場合には、アクティブ領域の周りにおいてのみ発生する。ソース／ドレイン領域と基板との間の接触短絡に対して保護するためには約５ナノメートル（ｎｍ）の横方向成長で充分である。本発明の解決法は良好な一様性及び厚さ制御を与え、且つ同一の分離特性を維持しながらアクティブ区域はエピタキシーで拡大される。存在するとしても、既存の製造プロセスの僅かな修正が必要であるに過ぎない。
本発明を例示的実施例について説明したが、種々の変更及び修正が当業者に示唆される場合がある。本発明はこの様な変更及び修正は本発明の技術的範囲内に入るものであることが意図されている。
２０１：基板
２０２：ＢＯＸ層
２０３：ＳＴＩ領域
２０４：半導体層
２０５：突出部
２０６：隆起型ソース／ドレイン領域
２０８：側壁スペーサ
２０９：コンタクト
３００：集積回路基板
３０１：ドープ済み半導体領域
３０２：ＢＯＸ層
３０３：アクティブ半導体層
３０４：パッド酸化膜
３０５：パッド窒化膜
３０６：コンフォーマルライナー
３０７：有機誘電体層（ＯＤＬ）
３０８：突出部
３０９：誘電体

Claims (20)

  1. 基板上の薄い埋込酸化膜の上側のアクティブ半導体層を介して分離トレンチを形成し、
    該アクティブ半導体層の横方向エピタキシャル成長を行って該分離トレンチ内に延在する該アクティブ半導体層の突出部を形成する、
    ことを包含している方法。
  2. 請求項１において、
    該突出部に沿って通過する導電性物質と該基板の側壁との間の接触を防止するのに充分に該突出部を該分離トレンチ内への横方向距離へ形成する、
    方法。
  3. 請求項２において、
    該突出部が約５ナノメートル（ｎｍ）の横方向距離へ形成される、
    方法。
  4. 請求項１において、更に、
    該突出部を形成した後に、該分離トレンチを誘電体で充填する、
    ことを包含している方法。
  5. 請求項１において、更に、
    該分離トレンチを該アクティブ半導体層上のパッド酸化膜及びパッド窒化膜を介して形成し、
    該分離トレンチによって露出されている該アクティブ半導体層の端部に該突出部を成長させる、
    ことを包含している方法。
  6. 請求項１において、更に、
    該突出部を含む該アクティブ半導体層の部分の上にソース／ドレイン領域を形成する、
    ことを包含している方法。
  7. 請求項１において、更に、
    該分離トレンチ内にコンフォーマルライナーを形成し、
    該分離トレンチの未充填部分を有機誘電体で充填し、
    該有機誘電体を該アクティブ半導体層下側の或るレベルへ除去し、
    該ライナーを該有機誘電体のレベルへエッチングし、
    残存する有機誘電体を該分離トレンチから剥離する、
    ことを包含している方法。
  8. 請求項７において、更に、
    該突出部を成長させた後に該分離トレンチ内に残存する該ライナーの部分を除去する、
    ことを包含している方法。
  9. 集積回路構成体において、
    基板上の薄い埋込酸化膜の上側のアクティブ半導体層を介して形成した分離トレンチ、
    該分離トレンチ内に突出している該アクティブ半導体層の横方向エピタキシャル成長領域、
    を有している集積回路構成体。
  10. 請求項９において、
    該横方向エピタキシャル成長領域に沿って通過する導電性物質と該基板の側壁との間の接触を防止するのに充分な該分離トレンチ内への距離へ、該横方向エピタキシャル成長領域が突出している、
    集積回路構成体。
  11. 請求項１０において、
    該横方向エピタキシャル成長領域が約５ナノメートル（ｎｍ）の横方向距離へ突出している、
    集積回路構成体。
  12. 請求項９において、更に、
    該横方向エピタキシャル成長領域まわりに該分離トレンチの誘電体充填部分、
    を有している集積回路構成体。
  13. 請求項１２において、
    該横方向エピタキシャル成長領域周りの該分離トレンチの誘電体充填部分が該基板の側壁と接触する、
    集積回路構成体。
  14. 請求項９において、更に、
    該アクティブ半導体層上のパッド酸化膜及びパッド窒化膜、
    を有しており、それらを介して、該分離トレンチが延在しており、該横方向エピタキシャル成長領域が該分離トレンチによって露出されている該アクティブ半導体層の端部から突出している、
    集積回路構成体。
  15. 請求項９において、更に、
    該横方向エピタキシャル成長領域を含む該アクティブ半導体層の部分上に形成したソース／ドレイン領域、
    を有している集積回路構成体。
  16. 請求項９において、更に、
    該分離トレンチ内のコンフォーマルライナー、
    該アクティブ半導体層下側の或るレベルへ該分離トレンチの未充填部分を充填している有機誘電体、
    を有している集積回路構成体。
  17. 基板上の薄い埋込酸化膜の上側のアクティブシリコン層を介して且つ該アクティブシリコン層上の誘電体を介して複数個の分離トレンチを形成し、
    横方向エピタキシーを使用して、該分離トレンチによって露出されている端部からアクティブシリコン層を成長させて該分離トレンチの各々内に突出させる、
    ことを包含している方法。
  18. 請求項１７において、更に、
    該アクティブシリコン層を成長させて該分離トレンチの各々内に少なくとも約５ナノメートル（ｎｍ）の横方向距離へ突出させる、
    ことを包含している方法。
  19. 請求項１７において、更に、
    該分離トレンチの各々内への突出部を含んでいる該アクティブシリコン層の部分上にソース／ドレイン領域を形成する、
    ことを包含している方法。
  20. 請求項１７において、更に、
    該アクティブシリコン層の該突出部周りの該分離トレンチの部分を誘電体で充填する、
    ことを包含している方法。
JP2013210896A 2012-10-09 2013-10-08 Ｕｔｂｂに関するコンタクト関連短絡に対して保護する方法 Pending JP2014078715A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/647,986 US9337079B2 (en) 2012-10-09 2012-10-09 Prevention of contact to substrate shorts
US13/647,986 2012-10-09

Publications (1)

Publication Number Publication Date
JP2014078715A true JP2014078715A (ja) 2014-05-01

Family

ID=49301359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013210896A Pending JP2014078715A (ja) 2012-10-09 2013-10-08 Ｕｔｂｂに関するコンタクト関連短絡に対して保護する方法

Country Status (4)

Country Link
US (2) US9337079B2 (ja)
EP (1) EP2720259A2 (ja)
JP (1) JP2014078715A (ja)
CN (2) CN203721726U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366914B2 (en) 2017-02-27 2019-07-30 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987070B2 (en) * 2012-09-12 2015-03-24 International Business Machines Corporation SOI device with embedded liner in box layer to limit STI recess
US9502505B2 (en) * 2014-12-31 2016-11-22 Stmicroelectronics, Inc. Method and structure of making enhanced UTBB FDSOI devices
US9875926B2 (en) * 2015-11-29 2018-01-23 Infineon Technologies Ag Substrates with buried isolation layers and methods of formation thereof
US10943814B1 (en) 2019-08-21 2021-03-09 Globalfoundries U.S. Inc. Etch stop member in buried insulator of SOI substrate to reduce contact edge punch through

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251280B1 (ko) * 1998-03-25 2000-04-15 윤종용 샐로우 트랜치 아이솔레이션 방법
US6093619A (en) * 1998-06-18 2000-07-25 Taiwan Semiconductor Manufaturing Company Method to form trench-free buried contact in process with STI technology
US6274913B1 (en) * 1998-10-05 2001-08-14 Intel Corporation Shielded channel transistor structure with embedded source/drain junctions
JP2002270685A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp 半導体装置の製造方法
US7001823B1 (en) * 2001-11-14 2006-02-21 Lsi Logic Corporation Method of manufacturing a shallow trench isolation structure with low trench parasitic capacitance
KR100806838B1 (ko) * 2002-01-02 2008-02-25 매그나칩 반도체 유한회사 반도체소자의 콘택 및 그 형성방법
US6924517B2 (en) * 2003-08-26 2005-08-02 International Business Machines Corporation Thin channel FET with recessed source/drains and extensions
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US8440539B2 (en) * 2007-07-31 2013-05-14 Freescale Semiconductor, Inc. Isolation trench processing for strain control
US8062953B2 (en) * 2008-07-30 2011-11-22 Freescale Semiconductor, Inc. Semiconductor devices with extended active regions
KR101113794B1 (ko) * 2008-08-04 2012-02-27 주식회사 하이닉스반도체 반도체 장치 제조 방법
US8338884B2 (en) * 2009-05-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Selective epitaxial growth of semiconductor materials with reduced defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366914B2 (en) 2017-02-27 2019-07-30 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US20160211171A1 (en) 2016-07-21
US20140099769A1 (en) 2014-04-10
CN103715064A (zh) 2014-04-09
US9337079B2 (en) 2016-05-10
US9633893B2 (en) 2017-04-25
EP2720259A2 (en) 2014-04-16
CN203721726U (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
US20160247878A1 (en) Isolation Trench Fill Using Oxide Liner and Nitride Etch Back Technique With Dual Trench Depth Capability
US10164057B1 (en) Vertical tunneling field effect transistor and method for manufacturing the same
EP2701186B1 (en) Electronic Device Including Shallow Trench Isolation (STI) Regions with Bottom Nitride Linear and Upper Oxide Linear and Related Methods
US9305823B2 (en) Semiconductor device including STI structure and fabrication method
TWI509710B (zh) 具有改良之閘極高度均勻性的半導體裝置及其製造方法
KR101821413B1 (ko) 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
US9633893B2 (en) Method to protect against contact related shorts on UTBB
EP3499581B1 (en) Vdmos device and manufacturing method therefor
WO2014071651A1 (zh) 半导体器件及其制造方法
EP2933829B1 (en) Method for reducing defects in shallow trench isolation
US9484246B2 (en) Buried signal transmission line
US8877600B2 (en) Method for manufacturing a hybrid SOI/bulk semiconductor wafer
US9437674B2 (en) Insulating trench forming method
US8735259B2 (en) Method of producing insulation trenches in a semiconductor on insulator substrate
US8664050B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
US8354319B2 (en) Integrated planar and multiple gate FETs
US7968418B1 (en) Apparatus and method for isolating integrated circuit components using deep trench isolation and shallow trench isolation
CN111435658B (zh) 形成存储器堆叠结构的方法
US20080283930A1 (en) Extended depth inter-well isolation structure
US9437471B2 (en) Shallow trench isolations and method of manufacturing the same
US20100244184A1 (en) Method of Forming an Electrical Contact Between a Support Wafer and the Surface of a Top Silicon Layer of a Silicon-on-Insulator Wafer and an Electrical Device Including Such an Electrical Contact
JP6005364B2 (ja) 半導体装置の製造方法及び半導体装置
KR100567027B1 (ko) 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법
KR20120030730A (ko) 매립게이트를 구비한 반도체 장치 및 그 제조방법