JP2002270685A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002270685A JP2002270685A JP2001064276A JP2001064276A JP2002270685A JP 2002270685 A JP2002270685 A JP 2002270685A JP 2001064276 A JP2001064276 A JP 2001064276A JP 2001064276 A JP2001064276 A JP 2001064276A JP 2002270685 A JP2002270685 A JP 2002270685A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- element isolation
- isolation insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 半導体素子の微細化が進んでも、素子間の分
離能力を保つことができる素子分離構造の形成方法を提
供する。 【解決手段】 900℃の窒素雰囲気下で熱処理を行う
ことで、非単結晶シリコン膜を基板1主面からのエピタ
キシャル成長によって単結晶化し、エピタキシャルシリ
コン膜85を形成する。その後、CMP法によりエピタ
キシャルシリコン膜85を平坦化し、素子分離絶縁膜5
0の上面を露出させる。これにより2段突出形状の断面
形状を有する素子分離絶縁膜50が完成する。
離能力を保つことができる素子分離構造の形成方法を提
供する。 【解決手段】 900℃の窒素雰囲気下で熱処理を行う
ことで、非単結晶シリコン膜を基板1主面からのエピタ
キシャル成長によって単結晶化し、エピタキシャルシリ
コン膜85を形成する。その後、CMP法によりエピタ
キシャルシリコン膜85を平坦化し、素子分離絶縁膜5
0の上面を露出させる。これにより2段突出形状の断面
形状を有する素子分離絶縁膜50が完成する。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に素子間分離のための素子分離絶縁膜の形
成方法に関する。
法に関し、特に素子間分離のための素子分離絶縁膜の形
成方法に関する。
【0002】
【従来の技術】半導体集積回路は高密度化の一途を辿
り、同時に高速化や電源の低電圧化を達成してきた。特
にMPU(Micro Processing Unit)を始めとする高度な
集積論理回路において、これらを同時に実現するために
トランジスタを高性能化し、チャネル幅当たり、言い換
えれば単位面積当たりの電流駆動能力を強化してきた。
り、同時に高速化や電源の低電圧化を達成してきた。特
にMPU(Micro Processing Unit)を始めとする高度な
集積論理回路において、これらを同時に実現するために
トランジスタを高性能化し、チャネル幅当たり、言い換
えれば単位面積当たりの電流駆動能力を強化してきた。
【0003】電流駆動能力が大きいトランジスタは、よ
り小さな面積で十分な出力電流を得ることができるた
め、高集積化が可能となる。
り小さな面積で十分な出力電流を得ることができるた
め、高集積化が可能となる。
【0004】一方、多数の素子を電気的に分離する素子
間分離の手段として、トレンチ分離を採用することでさ
らなる集積度の向上を達成している。トレンチ分離は素
子間に設けられたトレンチを絶縁体で埋めることで素子
間を電気的に分離する方法であり、埋め込み技術の進歩
によって、より狭く、より深い素子分離絶縁膜の形成が
可能となっている。
間分離の手段として、トレンチ分離を採用することでさ
らなる集積度の向上を達成している。トレンチ分離は素
子間に設けられたトレンチを絶縁体で埋めることで素子
間を電気的に分離する方法であり、埋め込み技術の進歩
によって、より狭く、より深い素子分離絶縁膜の形成が
可能となっている。
【0005】ここで、素子分離絶縁膜の幅寸法、すなわ
ち素子間隔を規定する方向の寸法は、電源電圧の大きさ
によって規制され、電源電圧を無視して小さくすること
はできない。
ち素子間隔を規定する方向の寸法は、電源電圧の大きさ
によって規制され、電源電圧を無視して小さくすること
はできない。
【0006】しかし、電源電圧を低くすることは容易で
はなく、素子分離絶縁膜の幅寸法(以後、分離幅と呼
称)を小さくするほどには電源電圧の低圧化は進んでい
ないのが現状である。従って、さらなる分離幅の縮小は
容易ではなく、集積度の向上を妨げる要因に1つになっ
ている。
はなく、素子分離絶縁膜の幅寸法(以後、分離幅と呼
称)を小さくするほどには電源電圧の低圧化は進んでい
ないのが現状である。従って、さらなる分離幅の縮小は
容易ではなく、集積度の向上を妨げる要因に1つになっ
ている。
【0007】図20は従来の半導体装置の製造途中の一
部分を示す断面図である。図20において、半導体基板
1の主面表面内に、シリコン酸化膜で構成された素子分
離絶縁膜30が選択的に配設されている。その断面形状
は、半導体基板1の主面側から底面に向かうに従って幅
が狭くなる逆テーパ状となっており、シリコン酸化膜の
埋め込みプロセスに都合の良い形状となっている。
部分を示す断面図である。図20において、半導体基板
1の主面表面内に、シリコン酸化膜で構成された素子分
離絶縁膜30が選択的に配設されている。その断面形状
は、半導体基板1の主面側から底面に向かうに従って幅
が狭くなる逆テーパ状となっており、シリコン酸化膜の
埋め込みプロセスに都合の良い形状となっている。
【0008】以下、従来の半導体装置の製造方法を示す
断面図である図21〜図23を用いて、素子分離絶縁膜
30の製造方法について説明する。
断面図である図21〜図23を用いて、素子分離絶縁膜
30の製造方法について説明する。
【0009】まず、図21に示す工程において、半導体
基板1の主面全面にシリコン酸化膜3およびシリコン窒
化膜4を順に積層し、フォトレジストマスク(図示せ
ず)を素子分離絶縁膜を形成する領域上に選択的に形成
する。その後、フォトレジストマスクを用いてシリコン
窒化膜4およびシリコン酸化膜3を異方性エッチングに
より選択的に除去する。そして、フォトレジストマスク
を除去した後に、シリコン窒化膜4をマスクとしてトレ
ンチ2を異方性エッチングにより選択的に形成する。
基板1の主面全面にシリコン酸化膜3およびシリコン窒
化膜4を順に積層し、フォトレジストマスク(図示せ
ず)を素子分離絶縁膜を形成する領域上に選択的に形成
する。その後、フォトレジストマスクを用いてシリコン
窒化膜4およびシリコン酸化膜3を異方性エッチングに
より選択的に除去する。そして、フォトレジストマスク
を除去した後に、シリコン窒化膜4をマスクとしてトレ
ンチ2を異方性エッチングにより選択的に形成する。
【0010】次に、図22に示す工程において、熱酸化
法によってトレンチ2内を酸化するなどの方法でエッチ
ングダメージを除去した後、CVD法によって全面に渡
ってシリコン酸化膜20を形成し、トレンチ2をシリコ
ン酸化膜20で埋め込む。その後、シリコン酸化膜20
の表面をシリコン窒化膜4をストッパとするCMP(Che
mical Mechanical Polishing)法によって平坦化して、
ほぼトレンチ2内のみにシリコン酸化膜20を残す。
法によってトレンチ2内を酸化するなどの方法でエッチ
ングダメージを除去した後、CVD法によって全面に渡
ってシリコン酸化膜20を形成し、トレンチ2をシリコ
ン酸化膜20で埋め込む。その後、シリコン酸化膜20
の表面をシリコン窒化膜4をストッパとするCMP(Che
mical Mechanical Polishing)法によって平坦化して、
ほぼトレンチ2内のみにシリコン酸化膜20を残す。
【0011】その後、シリコン窒化膜4を除去し、図2
3に示すように、シリコン酸化膜3が残った状態で、ウ
ェル領域の形成や、トランジスタのしきい値を決めるた
めのイオン注入を行う。
3に示すように、シリコン酸化膜3が残った状態で、ウ
ェル領域の形成や、トランジスタのしきい値を決めるた
めのイオン注入を行う。
【0012】次に、シリコン酸化膜3を除去することで
図20に示す素子分離絶縁膜30が完成する。
図20に示す素子分離絶縁膜30が完成する。
【0013】その後は、素子分離絶縁膜30で規定され
る活性領域に、ゲート電極やソース・ドレイン領域等を
形成することでMOSFET等の半導体素子が形成さ
れ、配線層によって半導体素子間が互いに接続されるこ
とで半導体装置が完成する。
る活性領域に、ゲート電極やソース・ドレイン領域等を
形成することでMOSFET等の半導体素子が形成さ
れ、配線層によって半導体素子間が互いに接続されるこ
とで半導体装置が完成する。
【0014】
【発明が解決しようとする課題】従来の半導体装置にお
ける素子分離絶縁膜は、上述したように逆テーパ状をな
しており、その分離能力を決める底面の幅が最も狭くな
る形状となっているので、十分な分離能力を得るために
は、上部側の幅寸法を広くするか、トレンチを深くする
しかなかった。
ける素子分離絶縁膜は、上述したように逆テーパ状をな
しており、その分離能力を決める底面の幅が最も狭くな
る形状となっているので、十分な分離能力を得るために
は、上部側の幅寸法を広くするか、トレンチを深くする
しかなかった。
【0015】ところが、トレンチを深くすると、絶縁膜
の埋め込み技術の点から分離幅の縮小には制限が生じ、
結果として半導体装置のサイズを小さくできなかった。
の埋め込み技術の点から分離幅の縮小には制限が生じ、
結果として半導体装置のサイズを小さくできなかった。
【0016】このような微細化の問題の一部を解決しよ
うとする方法の一つに、米国特許USP5915192
がある。これは、素子分離絶縁膜の下部を等方性のエッ
チングで広げることで実効的な分離幅を広くしようとす
るものである。
うとする方法の一つに、米国特許USP5915192
がある。これは、素子分離絶縁膜の下部を等方性のエッ
チングで広げることで実効的な分離幅を広くしようとす
るものである。
【0017】図24に、米国特許USP5915192
に開示される構成の概略図を示す。図24において、半
導体基板1の表面内には、下部側において楕円状の断面
形状を有するように配設された拡張部EPと、半導体基
板1の主面から拡張部EPに連通するように配設され、
拡張部EPの幅寸法よりも短い幅寸法を有する開口部O
Pとを有したトレンチTRが配設され、その内部に絶縁
膜を埋め込むことで素子分離絶縁膜40が形成されてい
る。
に開示される構成の概略図を示す。図24において、半
導体基板1の表面内には、下部側において楕円状の断面
形状を有するように配設された拡張部EPと、半導体基
板1の主面から拡張部EPに連通するように配設され、
拡張部EPの幅寸法よりも短い幅寸法を有する開口部O
Pとを有したトレンチTRが配設され、その内部に絶縁
膜を埋め込むことで素子分離絶縁膜40が形成されてい
る。
【0018】このような形状の素子分離絶縁膜40にお
いては、底面の幅が広いので十分な分離能力を得ること
ができることを特徴としているが、トレンチTRに絶縁
膜を埋め込む場合、図24に示すように、拡張部EPに
おいて大きなボイドBDが発生する可能性がある。ボイ
ドBDはトレンチTRの埋め込み過程で、絶縁膜が充填
されずに残る空隙であり、拡張部EPの中央部に絶縁膜
で取り囲まれるようにして形成されることが予想され
る。
いては、底面の幅が広いので十分な分離能力を得ること
ができることを特徴としているが、トレンチTRに絶縁
膜を埋め込む場合、図24に示すように、拡張部EPに
おいて大きなボイドBDが発生する可能性がある。ボイ
ドBDはトレンチTRの埋め込み過程で、絶縁膜が充填
されずに残る空隙であり、拡張部EPの中央部に絶縁膜
で取り囲まれるようにして形成されることが予想され
る。
【0019】そして、このようなボイドBDが形成され
ると、イオン注入の均一性が阻害されるという問題が生
じる可能性がある。この問題について図25〜図28を
用いて考察する。
ると、イオン注入の均一性が阻害されるという問題が生
じる可能性がある。この問題について図25〜図28を
用いて考察する。
【0020】図25および図26は、それぞれ、素子間
分離のために設けた素子分離絶縁膜40Aおよびウエル
分離のために設けた素子分離絶縁膜40Bを示してい
る。素子分離絶縁膜40Aおよび40Bは、図24に示
す素子分離絶縁膜40と基本的に同じであるが、便宜的
に符号を変えて示している。
分離のために設けた素子分離絶縁膜40Aおよびウエル
分離のために設けた素子分離絶縁膜40Bを示してい
る。素子分離絶縁膜40Aおよび40Bは、図24に示
す素子分離絶縁膜40と基本的に同じであるが、便宜的
に符号を変えて示している。
【0021】図25に示すように、素子分離絶縁膜40
Aを半導体基板1の表面内に形成した後、ウエル領域、
ここではP型ウエル領域を形成するため、P型不純物P
Iをイオン注入により注入する。
Aを半導体基板1の表面内に形成した後、ウエル領域、
ここではP型ウエル領域を形成するため、P型不純物P
Iをイオン注入により注入する。
【0022】また、図26に示すように、素子分離絶縁
膜40Bを半導体基板1の表面内に形成した後、ウエル
領域、ここではP型およびN型ウエル領域を形成するた
め、それぞれP型不純物PIおよびN型不純物NIをイ
オン注入により注入する。
膜40Bを半導体基板1の表面内に形成した後、ウエル
領域、ここではP型およびN型ウエル領域を形成するた
め、それぞれP型不純物PIおよびN型不純物NIをイ
オン注入により注入する。
【0023】なお、図25および図26においては簡略
化のため素子分離絶縁膜40Aおよび40Bの近傍のみ
のイオン注入を模式的に示している。
化のため素子分離絶縁膜40Aおよび40Bの近傍のみ
のイオン注入を模式的に示している。
【0024】ボイドBDは空隙であるため、絶縁膜(シ
リコン酸化膜)や半導体基板(シリコン基板)と比べて
注入イオンの阻止能力が殆どゼロに等しい。そのため、
素子分離絶縁膜40Aおよび40Bにおいて、注入イオ
ンはボイドBDを通過する際には減速されず、注入エネ
ルギーが同じである場合、ボイドBDを通過しないイオ
ンに比べて半導体基板1のより深い位置にまで達するこ
とになる。
リコン酸化膜)や半導体基板(シリコン基板)と比べて
注入イオンの阻止能力が殆どゼロに等しい。そのため、
素子分離絶縁膜40Aおよび40Bにおいて、注入イオ
ンはボイドBDを通過する際には減速されず、注入エネ
ルギーが同じである場合、ボイドBDを通過しないイオ
ンに比べて半導体基板1のより深い位置にまで達するこ
とになる。
【0025】従って、ボイドBDの下部においては、注
入イオンの目標到達位置である分離絶縁膜底面近傍にイ
オンが止まらず、さらに下方にまで到達してしまう。
入イオンの目標到達位置である分離絶縁膜底面近傍にイ
オンが止まらず、さらに下方にまで到達してしまう。
【0026】結果として、図27に示されるように素子
分離絶縁膜40Aにおいては、半導体基板1のボイドB
Dの下部に対応する部分に、P型不純物PIの濃度が、
周囲のP型ウエル領域PWよりも低い(半導体基板1に
最初から含まれている不純物濃度程度の)低濃度領域L
Dが形成される。
分離絶縁膜40Aにおいては、半導体基板1のボイドB
Dの下部に対応する部分に、P型不純物PIの濃度が、
周囲のP型ウエル領域PWよりも低い(半導体基板1に
最初から含まれている不純物濃度程度の)低濃度領域L
Dが形成される。
【0027】この状態で、素子分離絶縁膜40Aの両側
に、それぞれ半導体素子を形成すると、低濃度領域LD
を通って半導体素子を構成する不純物領域(ここではN
型不純物領域NR)間にパンチスルー電流(矢示)が流
れてしまう。
に、それぞれ半導体素子を形成すると、低濃度領域LD
を通って半導体素子を構成する不純物領域(ここではN
型不純物領域NR)間にパンチスルー電流(矢示)が流
れてしまう。
【0028】また、図28に示されるように素子分離絶
縁膜40Bにおいては、その両側にP型ウエル領域PW
およびN型ウエル領域NWが形成され、素子分離絶縁膜
40Bの底面においてP型ウエル領域PWとN型ウエル
領域NWとの接合界面が形成されるが、半導体基板1の
ボイドBDの下部に対応する部分に、P型不純物PIお
よびN型不純物NIの濃度が、周囲のPウエル領域PW
およびN型ウエル領域NWよりも低くなった低濃度領域
LDが形成される。
縁膜40Bにおいては、その両側にP型ウエル領域PW
およびN型ウエル領域NWが形成され、素子分離絶縁膜
40Bの底面においてP型ウエル領域PWとN型ウエル
領域NWとの接合界面が形成されるが、半導体基板1の
ボイドBDの下部に対応する部分に、P型不純物PIお
よびN型不純物NIの濃度が、周囲のPウエル領域PW
およびN型ウエル領域NWよりも低くなった低濃度領域
LDが形成される。
【0029】この状態で、素子分離絶縁膜40Bの両側
に、それぞれ半導体素子を形成すると、低濃度領域LD
を通って半導体素子を構成する不純物領域(ここではN
型不純物領域NRおよびP型不純物領域PNR)間にパ
ンチスルー電流(矢示)が流れてしまう。
に、それぞれ半導体素子を形成すると、低濃度領域LD
を通って半導体素子を構成する不純物領域(ここではN
型不純物領域NRおよびP型不純物領域PNR)間にパ
ンチスルー電流(矢示)が流れてしまう。
【0030】このように、拡張部EPの存在により底面
の幅が広くなった素子分離絶縁膜40Aおよび40Bを
用いても、拡張部EP内にボイドBDを有することで分
離能力が弱くなるので、結果的には分離幅を小さくでき
ないことが予想される。
の幅が広くなった素子分離絶縁膜40Aおよび40Bを
用いても、拡張部EP内にボイドBDを有することで分
離能力が弱くなるので、結果的には分離幅を小さくでき
ないことが予想される。
【0031】また、図20に示す従来の半導体装置にお
ける素子分離絶縁膜は逆テーパ状をなしていたが、特開
昭61−150213号公報には、エッチングによりテ
ーパ状の素子分離絶縁膜をシリコン基板上に形成し、後
からエピタキシャル法によりシリコン基板を結晶成長さ
せて活性領域を作ることで、素子分離絶縁膜をテーパ状
に形成する技術が開示されている。
ける素子分離絶縁膜は逆テーパ状をなしていたが、特開
昭61−150213号公報には、エッチングによりテ
ーパ状の素子分離絶縁膜をシリコン基板上に形成し、後
からエピタキシャル法によりシリコン基板を結晶成長さ
せて活性領域を作ることで、素子分離絶縁膜をテーパ状
に形成する技術が開示されている。
【0032】図20に示す逆テーパ状の素子分離絶縁膜
30に比べれば、実効的な分離幅を長くできるが、エッ
チングにより制御性良く傾斜の大きな素子分離絶縁膜を
形成することは困難であり、実効的な分離幅の確保には
限界があった。
30に比べれば、実効的な分離幅を長くできるが、エッ
チングにより制御性良く傾斜の大きな素子分離絶縁膜を
形成することは困難であり、実効的な分離幅の確保には
限界があった。
【0033】また、特開昭61−177742号公報に
は、下部側が広く上部側が狭くなった階段状の素子分離
絶縁膜の形成技術が開示されている。
は、下部側が広く上部側が狭くなった階段状の素子分離
絶縁膜の形成技術が開示されている。
【0034】すなわち、シリコン基板上の酸化膜に、シ
リコン基板に達するトレンチを設け、当該トレンチの底
部にシリコン酸化膜を設ける。そして、底部のシリコン
酸化膜をトレンチの中央部で選択的に除去することで、
上部側の開口部が広く、下部側の開口部が狭く、2つの
開口部が連通した形状の開口部を形成し、当該開口部に
シリコンのエピタキシャル層を形成することで、当該エ
ピタキシャル層を間に挟んで、下部側が広く上部側が狭
くなった階段状の素子分離絶縁膜を得ることができる。
リコン基板に達するトレンチを設け、当該トレンチの底
部にシリコン酸化膜を設ける。そして、底部のシリコン
酸化膜をトレンチの中央部で選択的に除去することで、
上部側の開口部が広く、下部側の開口部が狭く、2つの
開口部が連通した形状の開口部を形成し、当該開口部に
シリコンのエピタキシャル層を形成することで、当該エ
ピタキシャル層を間に挟んで、下部側が広く上部側が狭
くなった階段状の素子分離絶縁膜を得ることができる。
【0035】ところが、近年の微細化された半導体素子
においては、上記の方法では、活性領域を規定する上部
側の開口部が小さくなることが要求され、当該トレンチ
内にさらに小さな下部側の開口部を設けることは、アラ
イメント精度の観点から困難になることが予想される。
においては、上記の方法では、活性領域を規定する上部
側の開口部が小さくなることが要求され、当該トレンチ
内にさらに小さな下部側の開口部を設けることは、アラ
イメント精度の観点から困難になることが予想される。
【0036】本発明は上記のような問題点を解消するた
めになされたもので、半導体素子の微細化が進んでも、
素子間の分離能力を保つことができる素子分離構造の形
成方法を提供することを目的とする。
めになされたもので、半導体素子の微細化が進んでも、
素子間の分離能力を保つことができる素子分離構造の形
成方法を提供することを目的とする。
【0037】
【課題を解決するための手段】本発明に係る請求項1記
載の半導体装置の製造方法は、半導体基板の主面全面に
絶縁膜を形成する工程(a)と、前記絶縁膜の全面にエッ
チングマスクを選択的に形成し、該エッチングマスクを
用いて、前記絶縁膜を前記半導体基板の前記主面が露出
しないように選択的にエッチングして、前記絶縁膜の前
記エッチングマスクで覆われた領域の下部を上段突出部
としてパターニングする工程(b)と、前記上段突出部の
側面を覆うスペーサを形成する工程(c)と、前記絶縁膜
の前記エッチングマスクおよび前記スペーサで覆われな
い領域を、前記半導体基板の前記主面が露出するように
エッチングにより除去し、前記絶縁膜の前記上段突出部
および前記スペーサで覆われた領域の下部を下段突出部
としてパターニングする工程(d)と、前記前記エッチン
グマスクおよび前記スペーサを除去し、前記上段突出部
と、前記上段突出部よりも幅の広い前記下段突出部とが
連続した2段突出形状の素子分離絶縁膜を形成する工程
(e)と、前記素子分離絶縁膜のパターン間を単結晶半導
体膜で埋め込む工程(f)とを備えている。
載の半導体装置の製造方法は、半導体基板の主面全面に
絶縁膜を形成する工程(a)と、前記絶縁膜の全面にエッ
チングマスクを選択的に形成し、該エッチングマスクを
用いて、前記絶縁膜を前記半導体基板の前記主面が露出
しないように選択的にエッチングして、前記絶縁膜の前
記エッチングマスクで覆われた領域の下部を上段突出部
としてパターニングする工程(b)と、前記上段突出部の
側面を覆うスペーサを形成する工程(c)と、前記絶縁膜
の前記エッチングマスクおよび前記スペーサで覆われな
い領域を、前記半導体基板の前記主面が露出するように
エッチングにより除去し、前記絶縁膜の前記上段突出部
および前記スペーサで覆われた領域の下部を下段突出部
としてパターニングする工程(d)と、前記前記エッチン
グマスクおよび前記スペーサを除去し、前記上段突出部
と、前記上段突出部よりも幅の広い前記下段突出部とが
連続した2段突出形状の素子分離絶縁膜を形成する工程
(e)と、前記素子分離絶縁膜のパターン間を単結晶半導
体膜で埋め込む工程(f)とを備えている。
【0038】本発明に係る請求項2記載の半導体装置の
製造方法は、前記絶縁膜が熱酸化膜で構成される。
製造方法は、前記絶縁膜が熱酸化膜で構成される。
【0039】本発明に係る請求項3記載の半導体装置の
製造方法は、前記スペーサがシリコン窒化膜で構成さ
れ、前記工程(c)は、前記エッチングマスク上を含め
て、全面に渡ってシリコン窒化膜を形成する工程と、前
記シリコン窒化膜を異方性エッチングにより除去するこ
とで、前記上段突出部の側面に前記スペーサとして前記
シリコン窒化膜を残す工程とを含んでいる。
製造方法は、前記スペーサがシリコン窒化膜で構成さ
れ、前記工程(c)は、前記エッチングマスク上を含め
て、全面に渡ってシリコン窒化膜を形成する工程と、前
記シリコン窒化膜を異方性エッチングにより除去するこ
とで、前記上段突出部の側面に前記スペーサとして前記
シリコン窒化膜を残す工程とを含んでいる。
【0040】本発明に係る請求項4記載の半導体装置の
製造方法は、半導体基板上に配設された埋め込み絶縁膜
と、該埋め込み絶縁膜上に配設されたSOI層とを備え
るSOI基板を準備する工程(a)と、前記SOI層を貫
通し、その底面が前記埋め込み絶縁膜に接触する絶縁膜
を前記SOI層中に選択的に形成する工程(b)と、前記
SOI層を前記埋め込み絶縁膜が露出するまで除去し、
前記埋め込み絶縁膜上に前記絶縁膜を上段突出部として
突出させる工程(c)と、前記上段突出部およびその周辺
部を覆うようにエッチングマスクを形成し、異方性エッ
チングにより前記埋め込み絶縁膜を除去し、前記埋め込
み絶縁膜の前記エッチングマスクで覆われた領域の下部
を下段突出部としてパターニングする工程(d)と、前記
前記エッチングマスクを除去し、前記上段突出部と、前
記上段突出部よりも幅の広い前記下段突出部とが連続し
た2段突出形状の素子分離絶縁膜を形成する工程(e)
と、前記素子分離絶縁膜のパターン間を単結晶半導体膜
で埋め込む工程(f)とを備えている。
製造方法は、半導体基板上に配設された埋め込み絶縁膜
と、該埋め込み絶縁膜上に配設されたSOI層とを備え
るSOI基板を準備する工程(a)と、前記SOI層を貫
通し、その底面が前記埋め込み絶縁膜に接触する絶縁膜
を前記SOI層中に選択的に形成する工程(b)と、前記
SOI層を前記埋め込み絶縁膜が露出するまで除去し、
前記埋め込み絶縁膜上に前記絶縁膜を上段突出部として
突出させる工程(c)と、前記上段突出部およびその周辺
部を覆うようにエッチングマスクを形成し、異方性エッ
チングにより前記埋め込み絶縁膜を除去し、前記埋め込
み絶縁膜の前記エッチングマスクで覆われた領域の下部
を下段突出部としてパターニングする工程(d)と、前記
前記エッチングマスクを除去し、前記上段突出部と、前
記上段突出部よりも幅の広い前記下段突出部とが連続し
た2段突出形状の素子分離絶縁膜を形成する工程(e)
と、前記素子分離絶縁膜のパターン間を単結晶半導体膜
で埋め込む工程(f)とを備えている。
【0041】本発明に係る請求項5記載の半導体装置の
製造方法は、前記半導体基板がシリコン単結晶基板であ
って、前記工程(f)は、前記素子分離絶縁膜のパターン
間を非単結晶シリコン膜で埋め込む工程(f−1)と、
前記非単結晶シリコン膜を、エピタキシャル成長によっ
て前記シリコン単結晶基板側から単結晶化して単結晶シ
リコン膜に変換する工程(f−2)とを含んでいる。
製造方法は、前記半導体基板がシリコン単結晶基板であ
って、前記工程(f)は、前記素子分離絶縁膜のパターン
間を非単結晶シリコン膜で埋め込む工程(f−1)と、
前記非単結晶シリコン膜を、エピタキシャル成長によっ
て前記シリコン単結晶基板側から単結晶化して単結晶シ
リコン膜に変換する工程(f−2)とを含んでいる。
【0042】本発明に係る請求項6記載の半導体装置の
製造方法は、前記工程(f−1)が、前記非単結晶シリ
コン膜で前記素子分離絶縁膜を完全に覆う工程を含み、
前記工程(f−2)は、前記単結晶シリコン膜を前記素
子分離絶縁膜の上面が露出するまで平坦化して、前記素
子分離絶縁膜のパターン間にのみ前記単結晶シリコン膜
を残す工程を含んでいる。
製造方法は、前記工程(f−1)が、前記非単結晶シリ
コン膜で前記素子分離絶縁膜を完全に覆う工程を含み、
前記工程(f−2)は、前記単結晶シリコン膜を前記素
子分離絶縁膜の上面が露出するまで平坦化して、前記素
子分離絶縁膜のパターン間にのみ前記単結晶シリコン膜
を残す工程を含んでいる。
【0043】本発明に係る請求項7記載の半導体装置の
製造方法は、前記工程(f−1)が、前記非単結晶シリ
コン膜で、前記素子分離絶縁膜を完全に覆う工程と、前
記非単結晶シリコン膜を前記素子分離絶縁膜の上面が露
出するまで平坦化して、前記素子分離絶縁膜のパターン
間にのみ前記非単結晶シリコン膜を残す工程とを含んで
いる。
製造方法は、前記工程(f−1)が、前記非単結晶シリ
コン膜で、前記素子分離絶縁膜を完全に覆う工程と、前
記非単結晶シリコン膜を前記素子分離絶縁膜の上面が露
出するまで平坦化して、前記素子分離絶縁膜のパターン
間にのみ前記非単結晶シリコン膜を残す工程とを含んで
いる。
【0044】本発明に係る請求項8記載の半導体装置の
製造方法は、前記半導体基板がシリコン単結晶基板であ
って、前記工程(f)が、前記素子分離絶縁膜のパターン
間に、選択エピタキシャル成長によって前記シリコン単
結晶基板側から単結晶シリコン膜を成長させる工程を含
んでいる。
製造方法は、前記半導体基板がシリコン単結晶基板であ
って、前記工程(f)が、前記素子分離絶縁膜のパターン
間に、選択エピタキシャル成長によって前記シリコン単
結晶基板側から単結晶シリコン膜を成長させる工程を含
んでいる。
【0045】
【発明の実施の形態】<A.実施の形態1> <A−1.製造方法>半導体装置の製造工程を順に示す
図1〜図6を用いて、本発明に係る実施の形態1の半導
体装置の製造方法について説明する。
図1〜図6を用いて、本発明に係る実施の形態1の半導
体装置の製造方法について説明する。
【0046】まず、図1に示す工程において、半導体基
板1(単結晶シリコン基板)の主面上に、熱酸化法によ
って150〜300nmの厚さのシリコン酸化膜11を
形成する。その後、シリコン酸化膜11上に、CVD法
によって50〜200nmの厚さのシリコン窒化膜14
を形成する。図1はこの工程が終わった段階での半導体
装置の断面図である。
板1(単結晶シリコン基板)の主面上に、熱酸化法によ
って150〜300nmの厚さのシリコン酸化膜11を
形成する。その後、シリコン酸化膜11上に、CVD法
によって50〜200nmの厚さのシリコン窒化膜14
を形成する。図1はこの工程が終わった段階での半導体
装置の断面図である。
【0047】次に、図2に示す工程において、フォトレ
ジストマスク(図示せず)を、素子分離絶縁膜を形成す
る領域上に選択的に形成し、当該フォトレジストマスク
を用いて、素子分離絶縁膜を形成しない領域上のシリコ
ン窒化膜14を異方性エッチングにより選択的に除去す
る。
ジストマスク(図示せず)を、素子分離絶縁膜を形成す
る領域上に選択的に形成し、当該フォトレジストマスク
を用いて、素子分離絶縁膜を形成しない領域上のシリコ
ン窒化膜14を異方性エッチングにより選択的に除去す
る。
【0048】さらに、シリコン酸化膜11を除去する
が、半導体基板1の表面が露出しないように、50〜1
50nm程度の深さまで除去することで上段突出部51
を形成する。なお、この際に上段突出部51の断面形状
が、半導体基板1の主面側から底面に向かうに従って幅
が広くなるテーパ状となるが、これは意図するものでは
ない。
が、半導体基板1の表面が露出しないように、50〜1
50nm程度の深さまで除去することで上段突出部51
を形成する。なお、この際に上段突出部51の断面形状
が、半導体基板1の主面側から底面に向かうに従って幅
が広くなるテーパ状となるが、これは意図するものでは
ない。
【0049】その後、フォトレジストマスクを除去し、
CVD法によって50〜200nmの厚さのシリコン窒
化膜を全面に形成する。そして、図2に示す工程におい
て、シリコン窒化膜を異方性エッチングによりエッチバ
ックすることで上段突出部51の側面にスペーサ窒化膜
15を形成する。図2はこの工程が終わった段階での半
導体装置の断面図である。
CVD法によって50〜200nmの厚さのシリコン窒
化膜を全面に形成する。そして、図2に示す工程におい
て、シリコン窒化膜を異方性エッチングによりエッチバ
ックすることで上段突出部51の側面にスペーサ窒化膜
15を形成する。図2はこの工程が終わった段階での半
導体装置の断面図である。
【0050】次に、図3に示す工程において、シリコン
窒化膜14およびシリコン窒化膜15で覆われていない
シリコン酸化膜11を異方性エッチングにより除去し、
半導体基板1の表面を露出させることで、トレンチ12
および素子分離絶縁膜50を形成する。この工程により
形成される素子分離絶縁膜50の断面形状は、上段突出
部51の下部に、同じくテーパ状で、上段突出部よりも
幅の広い下段突出部52が連続した2段突出形状とな
る。なお、下段突出部52がテーパ状となることは意図
するものではない。図3はこの工程が終わった段階での
半導体装置の断面図である。
窒化膜14およびシリコン窒化膜15で覆われていない
シリコン酸化膜11を異方性エッチングにより除去し、
半導体基板1の表面を露出させることで、トレンチ12
および素子分離絶縁膜50を形成する。この工程により
形成される素子分離絶縁膜50の断面形状は、上段突出
部51の下部に、同じくテーパ状で、上段突出部よりも
幅の広い下段突出部52が連続した2段突出形状とな
る。なお、下段突出部52がテーパ状となることは意図
するものではない。図3はこの工程が終わった段階での
半導体装置の断面図である。
【0051】その後、図4に示す工程において、シリコ
ン窒化膜14およびシリコン窒化膜15を除去し、CV
D法によって300〜800nmの厚さの非単結晶シリ
コン膜80を形成し、トレンチ12内を埋め込むととも
に、素子分離絶縁膜50も覆う。図4はこの工程が終わ
った段階での半導体装置の断面図である。
ン窒化膜14およびシリコン窒化膜15を除去し、CV
D法によって300〜800nmの厚さの非単結晶シリ
コン膜80を形成し、トレンチ12内を埋め込むととも
に、素子分離絶縁膜50も覆う。図4はこの工程が終わ
った段階での半導体装置の断面図である。
【0052】次に、図5に示す工程において例えば、9
00℃の窒素雰囲気下で熱処理を行うことで、非単結晶
シリコン膜80を基板主面からのエピタキシャル成長に
よって単結晶化し、エピタキシャルシリコン膜85を形
成する。
00℃の窒素雰囲気下で熱処理を行うことで、非単結晶
シリコン膜80を基板主面からのエピタキシャル成長に
よって単結晶化し、エピタキシャルシリコン膜85を形
成する。
【0053】その後、CMP法によりエピタキシャルシ
リコン膜85を平坦化し、素子分離絶縁膜50の上面を
露出させる。これにより2段突出形状の断面形状を有す
る素子分離絶縁膜50が完成する。
リコン膜85を平坦化し、素子分離絶縁膜50の上面を
露出させる。これにより2段突出形状の断面形状を有す
る素子分離絶縁膜50が完成する。
【0054】なお、図5においては左側の素子分離絶縁
膜50と右側の素子分離絶縁膜50とで形成幅が異なっ
ているが、これは一例として示したに過ぎず、同じ形成
幅であっても良いことは言うまでもない。
膜50と右側の素子分離絶縁膜50とで形成幅が異なっ
ているが、これは一例として示したに過ぎず、同じ形成
幅であっても良いことは言うまでもない。
【0055】ここで、非単結晶シリコン膜80の単結晶
化は、平坦化の後に行っても良いし、非単結晶シリコン
膜80を単結晶化するのではなく、選択エピタキシャル
成長により基板主面から単結晶シリコン膜を堆積成長さ
せる方法を用いてもよい。
化は、平坦化の後に行っても良いし、非単結晶シリコン
膜80を単結晶化するのではなく、選択エピタキシャル
成長により基板主面から単結晶シリコン膜を堆積成長さ
せる方法を用いてもよい。
【0056】すなわち、例えば、ジクロロシラン(Si
H2Cl2)に塩素(HCl)ガスを添加したものを原料
ガスとし、減圧雰囲気下で850℃程度の温度とするこ
とで、酸化膜上には単結晶シリコン膜が成長せず、単結
晶シリコンである半導体基板1上だけに単結晶シリコン
膜を成長させる。
H2Cl2)に塩素(HCl)ガスを添加したものを原料
ガスとし、減圧雰囲気下で850℃程度の温度とするこ
とで、酸化膜上には単結晶シリコン膜が成長せず、単結
晶シリコンである半導体基板1上だけに単結晶シリコン
膜を成長させる。
【0057】その後、必要であれば、半導体基板1を、
例えば800℃の酸素雰囲気下で、1時間程度加熱する
ことで、素子分離絶縁膜50の側壁の界面順位を減らす
処置を行っても良い。界面順位を減らすことで接合リー
クを低減することができ、半導体装置の消費電力を下げ
ることができる。
例えば800℃の酸素雰囲気下で、1時間程度加熱する
ことで、素子分離絶縁膜50の側壁の界面順位を減らす
処置を行っても良い。界面順位を減らすことで接合リー
クを低減することができ、半導体装置の消費電力を下げ
ることができる。
【0058】そして、ウェル領域の形成のためのイオン
注入(ウエル注入)や、トランジスタのしきい値を決め
るためのイオン注入(チャネル注入)を行う。
注入(ウエル注入)や、トランジスタのしきい値を決め
るためのイオン注入(チャネル注入)を行う。
【0059】その後、図6に示すように、素子分離絶縁
膜50で規定される活性領域上に、ゲート絶縁膜GX、
ゲート電極GT、サイドウォールスペーサSW等を形成
し、活性領域の表面内には、ソース・ドレイン層SD等
の不純物領域を形成することでMOSFET等の半導体
素子が形成され、また、配線層によって半導体素子間が
互いに接続されることで半導体装置が完成する。
膜50で規定される活性領域上に、ゲート絶縁膜GX、
ゲート電極GT、サイドウォールスペーサSW等を形成
し、活性領域の表面内には、ソース・ドレイン層SD等
の不純物領域を形成することでMOSFET等の半導体
素子が形成され、また、配線層によって半導体素子間が
互いに接続されることで半導体装置が完成する。
【0060】<A−2.作用効果>以上説明したよう
に、本実施の形態の製造方法によれば、2段突出形状の
素子分離絶縁膜50を得ることができ、素子分離絶縁膜
50は、その最上部の幅寸法(外見上の分離幅)よりも
底面部の幅寸法(実効的な分離幅)が大きくなっている
ので、例えば図20に示される素子分離絶縁膜30より
も素子間の実効的な分離幅が長くなり、分離能力が高く
なる。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。
に、本実施の形態の製造方法によれば、2段突出形状の
素子分離絶縁膜50を得ることができ、素子分離絶縁膜
50は、その最上部の幅寸法(外見上の分離幅)よりも
底面部の幅寸法(実効的な分離幅)が大きくなっている
ので、例えば図20に示される素子分離絶縁膜30より
も素子間の実効的な分離幅が長くなり、分離能力が高く
なる。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。
【0061】そして、素子分離絶縁膜50の形成に際し
ては、図2を用いて説明したように、上段突出部51の
側面に50〜200nmの厚さのスペーサ窒化膜15を
形成し、シリコン窒化膜14およびスペーサ窒化膜15
で上段突出部51が覆われた構成をエッチングマスクと
して用いてシリコン酸化膜11を選択的にエッチングし
て下段突出部52を形成するので、底面部の長さを精度
良く得ることができる。
ては、図2を用いて説明したように、上段突出部51の
側面に50〜200nmの厚さのスペーサ窒化膜15を
形成し、シリコン窒化膜14およびスペーサ窒化膜15
で上段突出部51が覆われた構成をエッチングマスクと
して用いてシリコン酸化膜11を選択的にエッチングし
て下段突出部52を形成するので、底面部の長さを精度
良く得ることができる。
【0062】すなわち、図7に示すように、シリコン窒
化膜14およびスペーサ窒化膜15で上段突出部51が
覆われた構成をエッチングマスクとして下段突出部52
を形成すると、下段突出部52の底面部の長さxは、シ
リコン窒化膜14の幅寸法aに、両側のスペーサ窒化膜
15の水平方向の厚さwを足した長さ、すなわちx=a
+2wとなる(側面の傾斜は無視できるものとする)。
ここで、スペーサ窒化膜15の厚さwは比較的制御性良
く設定することができるので、下段突出部52の底面部
の長さx、すなわち実効的な分離幅を精度良く得ること
ができる。
化膜14およびスペーサ窒化膜15で上段突出部51が
覆われた構成をエッチングマスクとして下段突出部52
を形成すると、下段突出部52の底面部の長さxは、シ
リコン窒化膜14の幅寸法aに、両側のスペーサ窒化膜
15の水平方向の厚さwを足した長さ、すなわちx=a
+2wとなる(側面の傾斜は無視できるものとする)。
ここで、スペーサ窒化膜15の厚さwは比較的制御性良
く設定することができるので、下段突出部52の底面部
の長さx、すなわち実効的な分離幅を精度良く得ること
ができる。
【0063】これに対し、エッチングによりテーパ状の
素子分離絶縁膜をシリコン基板上に形成する従来の方法
(特開昭61−150213号公報参照)では、底面部
の幅寸法を精度良く得ることができない。
素子分離絶縁膜をシリコン基板上に形成する従来の方法
(特開昭61−150213号公報参照)では、底面部
の幅寸法を精度良く得ることができない。
【0064】すなわち、図8に示すように、シリコン窒
化膜14だけをエッチングマスクとしてテーパ状の素子
分離絶縁膜10を形成する場合、素子分離絶縁膜10の
底面部の長さxは、シリコン窒化膜14の幅寸法をa、
素子分離絶縁膜10の高さ(深さ)をbとし、側面の傾
斜角度をθとした場合、x=a+2btanθとなり、実
効的な分離幅は、高さbや傾斜角度θに依存することに
なる。そして、傾斜角度θの制御は困難であり、実効的
な分離幅を精度良く得ることはできない。
化膜14だけをエッチングマスクとしてテーパ状の素子
分離絶縁膜10を形成する場合、素子分離絶縁膜10の
底面部の長さxは、シリコン窒化膜14の幅寸法をa、
素子分離絶縁膜10の高さ(深さ)をbとし、側面の傾
斜角度をθとした場合、x=a+2btanθとなり、実
効的な分離幅は、高さbや傾斜角度θに依存することに
なる。そして、傾斜角度θの制御は困難であり、実効的
な分離幅を精度良く得ることはできない。
【0065】また、上述したように下段突出部52の底
面部の幅寸法は、シリコン窒化膜14の幅寸法とスペー
サ窒化膜15の厚さとでほぼ一義的に決まるので、幅の
狭い活性領域を規定する場合でも、実効的な分離幅を長
くした素子分離絶縁膜をセルフアラインで形成すること
ができる。
面部の幅寸法は、シリコン窒化膜14の幅寸法とスペー
サ窒化膜15の厚さとでほぼ一義的に決まるので、幅の
狭い活性領域を規定する場合でも、実効的な分離幅を長
くした素子分離絶縁膜をセルフアラインで形成すること
ができる。
【0066】この特徴を図9および図10を用いてさら
に説明する。図9は、シリコン窒化膜14の上にフォト
レジストマスクRMを選択的に形成した状態を示してお
り、図2を用いて説明した工程に対応する図である。
に説明する。図9は、シリコン窒化膜14の上にフォト
レジストマスクRMを選択的に形成した状態を示してお
り、図2を用いて説明した工程に対応する図である。
【0067】図9においては2つのフォトレジストマス
クRMが、フォトリソグラフィの解像限界に近い間隔
(便宜的に解像限界長と呼称)Lで配設されている。そ
して、このフォトレジストマスクRM間に活性領域が規
定されることになるので、当該活性領域は解像限界長に
近い形成幅を有することになる。
クRMが、フォトリソグラフィの解像限界に近い間隔
(便宜的に解像限界長と呼称)Lで配設されている。そ
して、このフォトレジストマスクRM間に活性領域が規
定されることになるので、当該活性領域は解像限界長に
近い形成幅を有することになる。
【0068】このように、解像限界長Lで配設されたフ
ォトレジストマスクRMを用いて、2つの素子分離絶縁
膜50を形成した状態を図10に示す。
ォトレジストマスクRMを用いて、2つの素子分離絶縁
膜50を形成した状態を図10に示す。
【0069】図10に示すように、2つの素子分離絶縁
膜50は、上段突出部51間の間隔が解像限界長Lとな
っており、設計値通りの活性領域を規定できるととも
に、下段突出部52の底面部の長さは、上段突出部51
の最上部の長さよりも、長さ2w分だけ長くできる。こ
のように、狭い活性領域を規定する場合でも、実効的な
分離幅を長くした素子分離絶縁膜をセルフアラインで得
ることができる。
膜50は、上段突出部51間の間隔が解像限界長Lとな
っており、設計値通りの活性領域を規定できるととも
に、下段突出部52の底面部の長さは、上段突出部51
の最上部の長さよりも、長さ2w分だけ長くできる。こ
のように、狭い活性領域を規定する場合でも、実効的な
分離幅を長くした素子分離絶縁膜をセルフアラインで得
ることができる。
【0070】なお、2つの素子分離絶縁膜50が接触し
て活性領域が完全に電気的に独立することを防止するに
は、上段突出部51のスペーサ窒化膜15の厚さを考慮
すれば良い。
て活性領域が完全に電気的に独立することを防止するに
は、上段突出部51のスペーサ窒化膜15の厚さを考慮
すれば良い。
【0071】また、素子分離絶縁膜50の外見上の分離
幅を、従来の素子分離絶縁膜の分離幅と同じにした場合
は、実効的な分離幅が従来の素子分離絶縁膜よりさらに
長くなるため、下段突出部52の底面部下部の半導体基
板1中に注入すべき不純物の濃度を減らすことができ、
不純物濃度に比例して強くなる、pn接合にかかる電界
を緩和することができる。
幅を、従来の素子分離絶縁膜の分離幅と同じにした場合
は、実効的な分離幅が従来の素子分離絶縁膜よりさらに
長くなるため、下段突出部52の底面部下部の半導体基
板1中に注入すべき不純物の濃度を減らすことができ、
不純物濃度に比例して強くなる、pn接合にかかる電界
を緩和することができる。
【0072】また、素子分離絶縁膜50は熱酸化法によ
って半導体基板1を熱酸化して作られるので、トレンチ
に絶縁膜を埋め込んで形成する際に発生するシームやボ
イドが原理的に発生することがなく、安定して緻密な素
子分離絶縁膜を形成することができる。そして、シーム
やボイドが存在しないので、素子分離絶縁膜50を貫通
させての不純物注入において、不純物の注入位置を正確
に決めることができる。
って半導体基板1を熱酸化して作られるので、トレンチ
に絶縁膜を埋め込んで形成する際に発生するシームやボ
イドが原理的に発生することがなく、安定して緻密な素
子分離絶縁膜を形成することができる。そして、シーム
やボイドが存在しないので、素子分離絶縁膜50を貫通
させての不純物注入において、不純物の注入位置を正確
に決めることができる。
【0073】さらに、素子分離絶縁膜50が熱酸化膜で
形成されるため、薬液に対する耐性が高く(ウエットエ
ッチングのエッチレートが小さい)、後に続く工程でも
取り扱いが容易で、特性的にもシリコン基板との界面状
態が良いなどの特徴も有している。
形成されるため、薬液に対する耐性が高く(ウエットエ
ッチングのエッチレートが小さい)、後に続く工程でも
取り扱いが容易で、特性的にもシリコン基板との界面状
態が良いなどの特徴も有している。
【0074】<B.実施の形態2> <B−1.製造方法>半導体装置の製造工程を順に示す
図11〜図19を用いて、本発明に係る実施の形態2の
半導体装置の製造方法について説明する。
図11〜図19を用いて、本発明に係る実施の形態2の
半導体装置の製造方法について説明する。
【0075】まず、図11に示す工程において、半導体
基板1(単結晶シリコン基板)上に、埋め込み酸化膜3
1およびSOI層32を有するSOI(Silicon On Ins
ulator)基板33を準備する。
基板1(単結晶シリコン基板)上に、埋め込み酸化膜3
1およびSOI層32を有するSOI(Silicon On Ins
ulator)基板33を準備する。
【0076】そして、図12に示す工程において、SO
I層32の全面にシリコン酸化膜3およびシリコン窒化
膜4を順に積層し、素子分離絶縁膜を形成する領域上に
フォトレジストマスク(図示せず)を選択的に形成す
る。その後、フォトレジストマスクを用いてシリコン窒
化膜4およびシリコン酸化膜3を異方性エッチングによ
り選択的に除去する。そして、フォトレジストマスクを
除去した後に、シリコン窒化膜4をマスクとして、異方
性エッチングによりシリコン酸化膜3およびSOI層3
2を選択的に除去して、底面が埋め込み酸化膜31に達
するトレンチ6を形成する。
I層32の全面にシリコン酸化膜3およびシリコン窒化
膜4を順に積層し、素子分離絶縁膜を形成する領域上に
フォトレジストマスク(図示せず)を選択的に形成す
る。その後、フォトレジストマスクを用いてシリコン窒
化膜4およびシリコン酸化膜3を異方性エッチングによ
り選択的に除去する。そして、フォトレジストマスクを
除去した後に、シリコン窒化膜4をマスクとして、異方
性エッチングによりシリコン酸化膜3およびSOI層3
2を選択的に除去して、底面が埋め込み酸化膜31に達
するトレンチ6を形成する。
【0077】次に、図13に示す工程において熱酸化法
によってトレンチ6内を酸化するなどの方法でエッチン
グダメージを除去した後、CVD法によって全面に渡っ
てシリコン酸化膜60を形成し、トレンチ6をシリコン
酸化膜60で埋め込む。その後、シリコン酸化膜60の
表面をシリコン窒化膜4をストッパとするCMP法によ
って平坦化して、ほぼトレンチ6内のみにシリコン酸化
膜60を残す。
によってトレンチ6内を酸化するなどの方法でエッチン
グダメージを除去した後、CVD法によって全面に渡っ
てシリコン酸化膜60を形成し、トレンチ6をシリコン
酸化膜60で埋め込む。その後、シリコン酸化膜60の
表面をシリコン窒化膜4をストッパとするCMP法によ
って平坦化して、ほぼトレンチ6内のみにシリコン酸化
膜60を残す。
【0078】その後、シリコン窒化膜4を除去し、さら
にシリコン酸化膜3を除去することで、図14に示すよ
うに、底面が埋め込み酸化膜31の上面に接触する上段
突出部71を形成する。ここで、上段突出部71の高さ
は、SOI層32の厚さと同程度となる。
にシリコン酸化膜3を除去することで、図14に示すよ
うに、底面が埋め込み酸化膜31の上面に接触する上段
突出部71を形成する。ここで、上段突出部71の高さ
は、SOI層32の厚さと同程度となる。
【0079】なお、この際に上段突出部71の断面形状
が、半導体基板1の主面側から底面に向かうに従って幅
が狭くなる逆テーパ状となるが、これは意図するもので
はない。
が、半導体基板1の主面側から底面に向かうに従って幅
が狭くなる逆テーパ状となるが、これは意図するもので
はない。
【0080】次に、SOI層32をアンモニア水で除去
して埋め込み酸化膜31を露出させた後、図15に示す
工程において、フォトレジストマスクRM1で上段突出
部71とその周辺部を覆う。
して埋め込み酸化膜31を露出させた後、図15に示す
工程において、フォトレジストマスクRM1で上段突出
部71とその周辺部を覆う。
【0081】そして、図16に示す工程において、フォ
トレジストマスクRM1をエッチングマスクとして、埋
め込み酸化膜31を異方性エッチングにより選択的に除
去し、半導体基板1の表面を露出させた後、フォトレジ
ストマスクRM1を除去することで、トレンチ22およ
び素子分離絶縁膜70を形成する。この工程により形成
される素子分離絶縁膜70の断面形状は、上段突出部7
1の下部に、上段突出部71よりも幅の広い下段突出部
72が連続した2段突出形状となる。図16はこの工程
が終わった段階での半導体装置の断面図である。
トレジストマスクRM1をエッチングマスクとして、埋
め込み酸化膜31を異方性エッチングにより選択的に除
去し、半導体基板1の表面を露出させた後、フォトレジ
ストマスクRM1を除去することで、トレンチ22およ
び素子分離絶縁膜70を形成する。この工程により形成
される素子分離絶縁膜70の断面形状は、上段突出部7
1の下部に、上段突出部71よりも幅の広い下段突出部
72が連続した2段突出形状となる。図16はこの工程
が終わった段階での半導体装置の断面図である。
【0082】なお、下段突出部52はテーパ状となる場
合もあるが、意図するものではなく、図16においては
側面に傾斜を有さない形状として示している。
合もあるが、意図するものではなく、図16においては
側面に傾斜を有さない形状として示している。
【0083】その後、図17に示す工程において、CV
D法によって300〜800nmの厚さの非単結晶シリ
コン膜80を形成し、トレンチ22内を埋め込むととも
に、素子分離絶縁膜70も覆う。図17はこの工程が終
わった段階での半導体装置の断面図である。
D法によって300〜800nmの厚さの非単結晶シリ
コン膜80を形成し、トレンチ22内を埋め込むととも
に、素子分離絶縁膜70も覆う。図17はこの工程が終
わった段階での半導体装置の断面図である。
【0084】次に、図18に示す工程において例えば、
900℃の窒素雰囲気下で熱処理を行うことで、非単結
晶シリコン膜80を基板主面からのエピタキシャル成長
によって単結晶化し、エピタキシャルシリコン膜85を
形成する。
900℃の窒素雰囲気下で熱処理を行うことで、非単結
晶シリコン膜80を基板主面からのエピタキシャル成長
によって単結晶化し、エピタキシャルシリコン膜85を
形成する。
【0085】その後、CMP法によりエピタキシャルシ
リコン膜85を平坦化し、素子分離絶縁膜70の上面を
露出させる。これにより2段突出形状の断面形状を有す
る素子分離絶縁膜70が完成する。
リコン膜85を平坦化し、素子分離絶縁膜70の上面を
露出させる。これにより2段突出形状の断面形状を有す
る素子分離絶縁膜70が完成する。
【0086】なお、図18においては左側の素子分離絶
縁膜70と右側の素子分離絶縁膜70とで形成幅が異な
っているが、これは一例として示したに過ぎず、同じ形
成幅であっても良いことは言うまでもない。
縁膜70と右側の素子分離絶縁膜70とで形成幅が異な
っているが、これは一例として示したに過ぎず、同じ形
成幅であっても良いことは言うまでもない。
【0087】なお、非単結晶シリコン膜80の単結晶化
の手順や方法、また、素子分離絶縁膜70の側壁の界面
順位を減らす処置については、実施の形態1と同様であ
り、説明は省略する。
の手順や方法、また、素子分離絶縁膜70の側壁の界面
順位を減らす処置については、実施の形態1と同様であ
り、説明は省略する。
【0088】そして、ウェル領域の形成のためのイオン
注入(ウエル注入)や、トランジスタのしきい値を決め
るためのイオン注入(チャネル注入)を行う。
注入(ウエル注入)や、トランジスタのしきい値を決め
るためのイオン注入(チャネル注入)を行う。
【0089】その後、図19に示すように、素子分離絶
縁膜70で規定される活性領域上に、ゲート絶縁膜G
X、ゲート電極GT、サイドウォールスペーサSW等を
形成し、活性領域の表面内には、ソース・ドレイン層S
D等の不純物領域を形成することでMOSFET等の半
導体素子が形成され、また、配線層によって半導体素子
間が互いに接続されることで半導体装置が完成する。
縁膜70で規定される活性領域上に、ゲート絶縁膜G
X、ゲート電極GT、サイドウォールスペーサSW等を
形成し、活性領域の表面内には、ソース・ドレイン層S
D等の不純物領域を形成することでMOSFET等の半
導体素子が形成され、また、配線層によって半導体素子
間が互いに接続されることで半導体装置が完成する。
【0090】<B−2.作用効果>以上説明したよう
に、本実施の形態の製造方法によれば、2段突出形状の
素子分離絶縁膜70を得ることができ、素子分離絶縁膜
70は、その最上部の幅寸法(外見上の分離幅)よりも
底面部の幅寸法(実効的な分離幅)が大きくなっている
ので、例えば図20に示される素子分離絶縁膜30より
も素子間の実効的な分離幅が長くなり、分離能力が高く
なる。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。
に、本実施の形態の製造方法によれば、2段突出形状の
素子分離絶縁膜70を得ることができ、素子分離絶縁膜
70は、その最上部の幅寸法(外見上の分離幅)よりも
底面部の幅寸法(実効的な分離幅)が大きくなっている
ので、例えば図20に示される素子分離絶縁膜30より
も素子間の実効的な分離幅が長くなり、分離能力が高く
なる。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。
【0091】また、素子分離絶縁膜70の外見上の分離
幅を、従来の素子分離絶縁膜の分離幅と同じにした場合
は、実効分離幅が従来の素子分離絶縁膜より長くなるた
め、下段突出部72の底面部下部の半導体基板1中に注
入すべき不純物の濃度を減らすことができ、不純物濃度
に比例して強くなる、pn接合にかかる電界を緩和する
ことができる。
幅を、従来の素子分離絶縁膜の分離幅と同じにした場合
は、実効分離幅が従来の素子分離絶縁膜より長くなるた
め、下段突出部72の底面部下部の半導体基板1中に注
入すべき不純物の濃度を減らすことができ、不純物濃度
に比例して強くなる、pn接合にかかる電界を緩和する
ことができる。
【0092】また、素子分離絶縁膜70の下段突出部7
2は、埋め込み酸化膜31をエッチングすることで形成
され、比較的浅い上段突出部71のみが埋め込みにより
形成されるので、トレンチに絶縁膜を埋め込んで形成す
る際に発生するシームやボイドが発生する可能性が小さ
く、安定して緻密な素子分離絶縁膜を形成することがで
きる。そして、シームやボイドが存在しないので、素子
分離絶縁膜70を貫通させての不純物注入において、不
純物の注入位置を正確に決めることができる。
2は、埋め込み酸化膜31をエッチングすることで形成
され、比較的浅い上段突出部71のみが埋め込みにより
形成されるので、トレンチに絶縁膜を埋め込んで形成す
る際に発生するシームやボイドが発生する可能性が小さ
く、安定して緻密な素子分離絶縁膜を形成することがで
きる。そして、シームやボイドが存在しないので、素子
分離絶縁膜70を貫通させての不純物注入において、不
純物の注入位置を正確に決めることができる。
【0093】なお、本実施の形態の製造方法では、上段
突出部71の形成には従来の製造方法を適用でき、下段
突出部72は、SOI基板33の埋め込み酸化膜31を
エッチングすることで形成するので、製造コストを低減
できる。
突出部71の形成には従来の製造方法を適用でき、下段
突出部72は、SOI基板33の埋め込み酸化膜31を
エッチングすることで形成するので、製造コストを低減
できる。
【0094】
【発明の効果】本発明に係る請求項1記載の半導体装置
の製造方法によれば、2段突出形状の素子分離絶縁膜を
得ることができ、素子分離絶縁膜は、その最上部の幅寸
法(外見上の分離幅)よりも底面部の幅寸法(実効的な
分離幅)が大きくなっているので、分離能力が高くな
る。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。また、素子
分離絶縁膜の形成に際しては、上段突出部の側面にスペ
ーサを形成し、上段突出部およびスペーサで覆われた領
域の下部を下段突出部としてパターニングするので、ス
ペーサの水平方向の厚さと上段突出部の幅寸法とで底面
部の長さを精度良く得ることができる。
の製造方法によれば、2段突出形状の素子分離絶縁膜を
得ることができ、素子分離絶縁膜は、その最上部の幅寸
法(外見上の分離幅)よりも底面部の幅寸法(実効的な
分離幅)が大きくなっているので、分離能力が高くな
る。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。また、素子
分離絶縁膜の形成に際しては、上段突出部の側面にスペ
ーサを形成し、上段突出部およびスペーサで覆われた領
域の下部を下段突出部としてパターニングするので、ス
ペーサの水平方向の厚さと上段突出部の幅寸法とで底面
部の長さを精度良く得ることができる。
【0095】本発明に係る請求項2記載の半導体装置の
製造方法によれば、絶縁膜を熱酸化膜で構成するので、
素子分離絶縁膜がシームやボイドを含むことが原理的に
防止され、素子分離絶縁膜を貫通させての不純物注入に
おいて、不純物の注入位置を正確に決めることができ
る。また、薬液に対する耐性が高く(ウエットエッチン
グのエッチレートが小さい)、後に続く工程でも取り扱
いが容易で、特性的にもシリコン基板との界面状態が良
好となる。
製造方法によれば、絶縁膜を熱酸化膜で構成するので、
素子分離絶縁膜がシームやボイドを含むことが原理的に
防止され、素子分離絶縁膜を貫通させての不純物注入に
おいて、不純物の注入位置を正確に決めることができ
る。また、薬液に対する耐性が高く(ウエットエッチン
グのエッチレートが小さい)、後に続く工程でも取り扱
いが容易で、特性的にもシリコン基板との界面状態が良
好となる。
【0096】本発明に係る請求項3記載の半導体装置の
製造方法によれば、エッチングマスクおよびスペーサが
シリコン窒化膜で形成されるので、絶縁膜がシリコン酸
化膜である場合に、シリコン酸化膜のエッチングに際し
てエッチング選択性が良好となり、素子分離絶縁膜を所
望の形状に確実に成形することができる。
製造方法によれば、エッチングマスクおよびスペーサが
シリコン窒化膜で形成されるので、絶縁膜がシリコン酸
化膜である場合に、シリコン酸化膜のエッチングに際し
てエッチング選択性が良好となり、素子分離絶縁膜を所
望の形状に確実に成形することができる。
【0097】本発明に係る請求項4記載の半導体装置の
製造方法によれば、2段突出形状の素子分離絶縁膜を得
ることができ、素子分離絶縁膜は、その最上部の幅寸法
(外見上の分離幅)よりも底面部の幅寸法(実効的な分
離幅)が大きくなっているので、分離能力が高くなる。
その分、外見上の分離幅を従来より小さく設計でき、装
置サイズを小さくすることができる。また、上段突出部
の形成には従来の製造方法を適用でき、下段突出部は、
SOI基板の埋め込み絶縁膜をエッチングすることで形
成するので、製造コストを低減できる。なお、上段突出
部を従来からの絶縁膜埋め込み方式で形成するとして
も、比較的浅い上段突出部においてはシームやボイドが
発生する可能性が小さく、また、下段突出部は、埋め込
み絶縁膜をエッチングすることで形成されるので、安定
して緻密な素子分離絶縁膜を形成することができる。従
って、素子分離絶縁膜を貫通させての不純物注入におい
て、不純物の注入位置を正確に決めることができる。
製造方法によれば、2段突出形状の素子分離絶縁膜を得
ることができ、素子分離絶縁膜は、その最上部の幅寸法
(外見上の分離幅)よりも底面部の幅寸法(実効的な分
離幅)が大きくなっているので、分離能力が高くなる。
その分、外見上の分離幅を従来より小さく設計でき、装
置サイズを小さくすることができる。また、上段突出部
の形成には従来の製造方法を適用でき、下段突出部は、
SOI基板の埋め込み絶縁膜をエッチングすることで形
成するので、製造コストを低減できる。なお、上段突出
部を従来からの絶縁膜埋め込み方式で形成するとして
も、比較的浅い上段突出部においてはシームやボイドが
発生する可能性が小さく、また、下段突出部は、埋め込
み絶縁膜をエッチングすることで形成されるので、安定
して緻密な素子分離絶縁膜を形成することができる。従
って、素子分離絶縁膜を貫通させての不純物注入におい
て、不純物の注入位置を正確に決めることができる。
【0098】本発明に係る請求項5記載の半導体装置の
製造方法によれば、素子分離絶縁膜のパターン間を非単
結晶シリコン膜で埋め込んだ後、非単結晶シリコン膜を
単結晶化して単結晶シリコン膜に変換することで単結晶
半導体膜を得るので、単結晶半導体膜を比較的容易に得
ることができる。
製造方法によれば、素子分離絶縁膜のパターン間を非単
結晶シリコン膜で埋め込んだ後、非単結晶シリコン膜を
単結晶化して単結晶シリコン膜に変換することで単結晶
半導体膜を得るので、単結晶半導体膜を比較的容易に得
ることができる。
【0099】本発明に係る請求項6記載の半導体装置の
製造方法によれば、非単結晶シリコン膜で素子分離絶縁
膜を完全に覆ってそれを単結晶化し、その後、単結晶シ
リコン膜を平坦化するので、素子分離絶縁膜のパターン
間に確実に単結晶シリコン膜を配設できる。
製造方法によれば、非単結晶シリコン膜で素子分離絶縁
膜を完全に覆ってそれを単結晶化し、その後、単結晶シ
リコン膜を平坦化するので、素子分離絶縁膜のパターン
間に確実に単結晶シリコン膜を配設できる。
【0100】本発明に係る請求項7載の半導体装置の製
造方法によれば、非単結晶シリコン膜で素子分離絶縁膜
を完全に覆い、非単結晶シリコン膜を平坦化した後、単
結晶化するので、単結晶化に要する時間を短縮できる。
造方法によれば、非単結晶シリコン膜で素子分離絶縁膜
を完全に覆い、非単結晶シリコン膜を平坦化した後、単
結晶化するので、単結晶化に要する時間を短縮できる。
【0101】本発明に係る請求項8記載の半導体装置の
製造方法によれば、素子分離絶縁膜のパターン間に、選
択エピタキシャル成長によってシリコン単結晶基板側か
ら単結晶シリコン膜を成長させることで単結晶半導体膜
を得るので、結晶性の良好な単結晶半導体膜を形成でき
る。
製造方法によれば、素子分離絶縁膜のパターン間に、選
択エピタキシャル成長によってシリコン単結晶基板側か
ら単結晶シリコン膜を成長させることで単結晶半導体膜
を得るので、結晶性の良好な単結晶半導体膜を形成でき
る。
【図1】 本発明に係る実施の形態1の半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図2】 本発明に係る実施の形態1の半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図3】 本発明に係る実施の形態1の半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図4】 本発明に係る実施の形態1の半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図5】 本発明に係る実施の形態1の半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図6】 本発明に係る実施の形態1の半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図7】 本発明に係る実施の形態1の半導体装置の製
造方法の特徴を説明する図である。
造方法の特徴を説明する図である。
【図8】 本発明に係る実施の形態1の半導体装置の製
造方法の特徴を明確にする比較のための図である。
造方法の特徴を明確にする比較のための図である。
【図9】 本発明に係る実施の形態1の半導体装置の製
造方法の特徴を説明する図である。
造方法の特徴を説明する図である。
【図10】 本発明に係る実施の形態1の半導体装置の
製造方法の特徴を説明する図である。
製造方法の特徴を説明する図である。
【図11】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図12】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図13】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図14】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図15】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図16】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図17】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図18】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図19】 本発明に係る実施の形態2の半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図20】 従来の半導体装置の素子分離絶縁膜を示す
断面図である。
断面図である。
【図21】 従来の半導体装置の製造工程を示す断面図
である。
である。
【図22】 従来の半導体装置の製造工程を示す断面図
である。
である。
【図23】 従来の半導体装置の製造工程を示す断面図
である。
である。
【図24】 従来の半導体装置の素子分離絶縁膜を示す
断面図である。
断面図である。
【図25】 従来の半導体装置の製造工程を示す断面図
である。
である。
【図26】 従来の半導体装置の製造工程を示す断面図
である。
である。
【図27】 従来の半導体装置の問題点を説明する断面
図である。
図である。
【図28】 従来の半導体装置の問題点を説明する断面
図である。
図である。
50,70 素子分離絶縁膜、51,71 段突出部、
52,72 下段突出部。
52,72 下段突出部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/12 H01L 21/76 E D 29/78 29/78 301R (72)発明者 上野 修一 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F032 AA09 AA25 AA36 AA37 AA44 AA77 BA01 CA03 CA17 CA24 DA16 DA25 DA28 DA78 DA80 5F048 AA04 AA05 BA01 BA16 BD04 BD09 BG05 5F052 AA17 BA14 CA10 DA01 DB01 GB03 GB08 GB16 5F058 BA02 BB10 BD01 BD04 BD10 BF02 BF62 BF63 BH12 5F140 AA39 AA40 BC06 BC13 BC17 BG08 CB04 CE07
Claims (8)
- 【請求項1】 (a)半導体基板の主面全面に絶縁膜を形
成する工程と、 (b)前記絶縁膜の全面にエッチングマスクを選択的に形
成し、該エッチングマスクを用いて、前記絶縁膜を前記
半導体基板の前記主面が露出しないように選択的にエッ
チングして、前記絶縁膜の前記エッチングマスクで覆わ
れた領域の下部を上段突出部としてパターニングする工
程と、 (c)前記上段突出部の側面を覆うスペーサを形成する工
程と、 (d)前記絶縁膜の前記エッチングマスクおよび前記スペ
ーサで覆われない領域を、前記半導体基板の前記主面が
露出するようにエッチングにより除去し、前記絶縁膜の
前記上段突出部および前記スペーサで覆われた領域の下
部を下段突出部としてパターニングする工程と、 (e)前記前記エッチングマスクおよび前記スペーサを除
去し、前記上段突出部と、前記上段突出部よりも幅の広
い前記下段突出部とが連続した2段突出形状の素子分離
絶縁膜を形成する工程と、 (f)前記素子分離絶縁膜のパターン間を単結晶半導体膜
で埋め込む工程と、を備える半導体装置の製造方法。 - 【請求項2】 前記絶縁膜は熱酸化膜で構成される、請
求項1記載の半導体装置の製造方法。 - 【請求項3】 前記スペーサはシリコン窒化膜で構成さ
れ、 前記工程(c)は、 前記エッチングマスク上を含めて、全面に渡ってシリコ
ン窒化膜を形成する工程と、 前記シリコン窒化膜を異方性エッチングにより除去する
ことで、前記上段突出部の側面に前記スペーサとして前
記シリコン窒化膜を残す工程と、を含む、請求項1記載
の半導体装置の製造方法。 - 【請求項4】 (a)半導体基板上に配設された埋め込み
絶縁膜と、該埋め込み絶縁膜上に配設されたSOI層と
を備えるSOI基板を準備する工程と、 (b)前記SOI層を貫通し、その底面が前記埋め込み絶
縁膜に接触する絶縁膜を前記SOI層中に選択的に形成
する工程と、 (c)前記SOI層を前記埋め込み絶縁膜が露出するまで
除去し、前記埋め込み絶縁膜上に前記絶縁膜を上段突出
部として突出させる工程と、 (d)前記上段突出部およびその周辺部を覆うようにエッ
チングマスクを形成し、異方性エッチングにより前記埋
め込み絶縁膜を除去し、前記埋め込み絶縁膜の前記エッ
チングマスクで覆われた領域の下部を下段突出部として
パターニングする工程と、 (e)前記前記エッチングマスクを除去し、前記上段突出
部と、前記上段突出部よりも幅の広い前記下段突出部と
が連続した2段突出形状の素子分離絶縁膜を形成する工
程と、 (f)前記素子分離絶縁膜のパターン間を単結晶半導体膜
で埋め込む工程と、を備える半導体装置の製造方法。 - 【請求項5】 前記半導体基板はシリコン単結晶基板で
あって、 前記工程(f)は、 (f−1)前記素子分離絶縁膜のパターン間を非単結晶
シリコン膜で埋め込む工程と、 (f−2)前記非単結晶シリコン膜を、エピタキシャル
成長によって前記シリコン単結晶基板側から単結晶化し
て単結晶シリコン膜に変換する工程とを含む、請求項1
または請求項4記載の半導体装置の製造方法。 - 【請求項6】 前記工程(f−1)は、 前記非単結晶シリコン膜で前記素子分離絶縁膜を完全に
覆う工程を含み、 前記工程(f−2)は、 前記単結晶シリコン膜を前記素子分離絶縁膜の上面が露
出するまで平坦化して、前記素子分離絶縁膜のパターン
間にのみ前記単結晶シリコン膜を残す工程を含む、請求
項5記載の半導体装置の製造方法。 - 【請求項7】 前記工程(f−1)は、 前記非単結晶シリコン膜で、前記素子分離絶縁膜を完全
に覆う工程と、 前記非単結晶シリコン膜を前記素子分離絶縁膜の上面が
露出するまで平坦化して、前記素子分離絶縁膜のパター
ン間にのみ前記非単結晶シリコン膜を残す工程とを含
む、請求項5記載の半導体装置の製造方法。 - 【請求項8】 前記半導体基板はシリコン単結晶基板で
あって、 前記工程(f)は、 前記素子分離絶縁膜のパターン間に、選択エピタキシャ
ル成長によって前記シリコン単結晶基板側から単結晶シ
リコン膜を成長させる工程を含む、請求項1または請求
項4記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064276A JP2002270685A (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
US09/991,959 US6503799B2 (en) | 2001-03-08 | 2001-11-26 | Method of manufacturing semiconductor device |
KR10-2001-0079257A KR100412180B1 (ko) | 2001-03-08 | 2001-12-14 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064276A JP2002270685A (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002270685A true JP2002270685A (ja) | 2002-09-20 |
Family
ID=18923114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001064276A Pending JP2002270685A (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6503799B2 (ja) |
JP (1) | JP2002270685A (ja) |
KR (1) | KR100412180B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008546181A (ja) * | 2005-05-17 | 2008-12-18 | アンバーウェーブ システムズ コーポレイション | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7540920B2 (en) | 2002-10-18 | 2009-06-02 | Applied Materials, Inc. | Silicon-containing layer deposition with silicon compounds |
JP2004172310A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体装置の製造方法 |
US7190051B2 (en) * | 2003-01-17 | 2007-03-13 | Second Sight Medical Products, Inc. | Chip level hermetic and biocompatible electronics package using SOI wafers |
JP3944087B2 (ja) * | 2003-01-21 | 2007-07-11 | 株式会社東芝 | 素子形成用基板の製造方法 |
US6987055B2 (en) * | 2004-01-09 | 2006-01-17 | Micron Technology, Inc. | Methods for deposition of semiconductor material |
US20080121932A1 (en) * | 2006-09-18 | 2008-05-29 | Pushkar Ranade | Active regions with compatible dielectric layers |
KR100632651B1 (ko) * | 2005-09-15 | 2006-10-11 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
US20070132034A1 (en) * | 2005-12-14 | 2007-06-14 | Giuseppe Curello | Isolation body for semiconductor devices and method to form the same |
KR100703033B1 (ko) * | 2006-03-22 | 2007-04-09 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR100905783B1 (ko) * | 2007-10-31 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
US8062953B2 (en) * | 2008-07-30 | 2011-11-22 | Freescale Semiconductor, Inc. | Semiconductor devices with extended active regions |
US9337079B2 (en) * | 2012-10-09 | 2016-05-10 | Stmicroelectronics, Inc. | Prevention of contact to substrate shorts |
US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
KR102620921B1 (ko) | 2022-03-07 | 2024-01-03 | 서용국 | 당구 큐대의 끝단 및 팁 가공장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3574008A (en) * | 1968-08-19 | 1971-04-06 | Trw Semiconductors Inc | Mushroom epitaxial growth in tier-type shaped holes |
JPS5856323A (ja) * | 1981-09-29 | 1983-04-04 | Nec Corp | 半導体基板の製造方法 |
JPS5857745A (ja) * | 1981-10-01 | 1983-04-06 | Nec Corp | 相補型半導体装置の製造方法 |
JPS61150213A (ja) | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 半導体装置 |
JPS61177742A (ja) | 1985-02-01 | 1986-08-09 | Mitsubishi Electric Corp | 半導体装置 |
US4778775A (en) * | 1985-08-26 | 1988-10-18 | Intel Corporation | Buried interconnect for silicon on insulator structure |
US4755481A (en) * | 1986-05-15 | 1988-07-05 | General Electric Company | Method of making a silicon-on-insulator transistor |
JPH0775243B2 (ja) * | 1989-02-22 | 1995-08-09 | 株式会社東芝 | 半導体装置の製造方法 |
US5308445A (en) * | 1991-10-23 | 1994-05-03 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate |
JPH05121317A (ja) * | 1991-10-24 | 1993-05-18 | Rohm Co Ltd | Soi構造形成方法 |
US5681776A (en) * | 1994-03-15 | 1997-10-28 | National Semiconductor Corporation | Planar selective field oxide isolation process using SEG/ELO |
US5614765A (en) * | 1995-06-07 | 1997-03-25 | Advanced Micro Devices, Inc. | Self aligned via dual damascene |
JP3604791B2 (ja) * | 1995-11-09 | 2004-12-22 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US5780343A (en) * | 1995-12-20 | 1998-07-14 | National Semiconductor Corporation | Method of producing high quality silicon surface for selective epitaxial growth of silicon |
JPH09283440A (ja) * | 1996-04-12 | 1997-10-31 | Toshiba Corp | 選択エピタキシャル膜の形成方法 |
US5940731A (en) * | 1996-10-16 | 1999-08-17 | Vanguard International Semiconductor Corp. | Method for forming tapered polysilicon plug and plug formed |
US5915192A (en) | 1997-09-12 | 1999-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming shallow trench isolation |
US6228691B1 (en) * | 1999-06-30 | 2001-05-08 | Intel Corp. | Silicon-on-insulator devices and method for producing the same |
-
2001
- 2001-03-08 JP JP2001064276A patent/JP2002270685A/ja active Pending
- 2001-11-26 US US09/991,959 patent/US6503799B2/en not_active Expired - Fee Related
- 2001-12-14 KR KR10-2001-0079257A patent/KR100412180B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008546181A (ja) * | 2005-05-17 | 2008-12-18 | アンバーウェーブ システムズ コーポレイション | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6503799B2 (en) | 2003-01-07 |
KR20020072183A (ko) | 2002-09-14 |
US20020127841A1 (en) | 2002-09-12 |
KR100412180B1 (ko) | 2003-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169275B1 (ko) | 소자분리영역용의 트렌치구조를 갖춘 반도체장치 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
KR100481868B1 (ko) | 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법 | |
US9362178B1 (en) | FinFET including varied fin height | |
JP2002270685A (ja) | 半導体装置の製造方法 | |
KR100273615B1 (ko) | 반도체장치및그제조방법 | |
JP2006040911A (ja) | 半導体装置及びその製造方法 | |
JP2010171144A (ja) | 半導体装置 | |
US20090065860A1 (en) | Semiconductor device and method for manufacturing the same | |
US7391077B2 (en) | Vertical type semiconductor device | |
JP3802530B2 (ja) | 半導体装置及びその製造方法 | |
JP2007317796A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006024940A (ja) | 層配置および層配置の製造方法 | |
JP2002299618A (ja) | 半導体装置とその製造方法 | |
JP4031677B2 (ja) | 半導体装置の製造方法 | |
JP4457798B2 (ja) | 半導体装置の製造方法 | |
KR100467024B1 (ko) | 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법 | |
JP3818452B2 (ja) | 半導体素子の製造方法 | |
JP4572541B2 (ja) | 半導体装置の製造方法 | |
KR101592505B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
JP4575002B2 (ja) | 半導体装置の製造方法 | |
JP2003031585A (ja) | 半導体装置の製造方法 | |
KR100249022B1 (ko) | 반도체장치의 소자 격리 방법 | |
JPH10144780A (ja) | 半導体装置の製造方法 | |
JP5520435B2 (ja) | 半導体素子の製造方法 |