JP2002270685A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002270685A
JP2002270685A JP2001064276A JP2001064276A JP2002270685A JP 2002270685 A JP2002270685 A JP 2002270685A JP 2001064276 A JP2001064276 A JP 2001064276A JP 2001064276 A JP2001064276 A JP 2001064276A JP 2002270685 A JP2002270685 A JP 2002270685A
Authority
JP
Japan
Prior art keywords
insulating film
film
element isolation
isolation insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001064276A
Other languages
English (en)
Inventor
Katsuyuki Hotta
勝之 堀田
Takashi Kuroi
隆 黒井
Shuichi Ueno
修一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001064276A priority Critical patent/JP2002270685A/ja
Priority to US09/991,959 priority patent/US6503799B2/en
Priority to KR10-2001-0079257A priority patent/KR100412180B1/ko
Publication of JP2002270685A publication Critical patent/JP2002270685A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体素子の微細化が進んでも、素子間の分
離能力を保つことができる素子分離構造の形成方法を提
供する。 【解決手段】 ９００℃の窒素雰囲気下で熱処理を行う
ことで、非単結晶シリコン膜を基板１主面からのエピタ
キシャル成長によって単結晶化し、エピタキシャルシリ
コン膜８５を形成する。その後、ＣＭＰ法によりエピタ
キシャルシリコン膜８５を平坦化し、素子分離絶縁膜５
０の上面を露出させる。これにより２段突出形状の断面
形状を有する素子分離絶縁膜５０が完成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に素子間分離のための素子分離絶縁膜の形
成方法に関する。
【０００２】
【従来の技術】半導体集積回路は高密度化の一途を辿
り、同時に高速化や電源の低電圧化を達成してきた。特
にＭＰＵ(Micro Processing Unit)を始めとする高度な
集積論理回路において、これらを同時に実現するために
トランジスタを高性能化し、チャネル幅当たり、言い換
えれば単位面積当たりの電流駆動能力を強化してきた。
【０００３】電流駆動能力が大きいトランジスタは、よ
り小さな面積で十分な出力電流を得ることができるた
め、高集積化が可能となる。
【０００４】一方、多数の素子を電気的に分離する素子
間分離の手段として、トレンチ分離を採用することでさ
らなる集積度の向上を達成している。トレンチ分離は素
子間に設けられたトレンチを絶縁体で埋めることで素子
間を電気的に分離する方法であり、埋め込み技術の進歩
によって、より狭く、より深い素子分離絶縁膜の形成が
可能となっている。
【０００５】ここで、素子分離絶縁膜の幅寸法、すなわ
ち素子間隔を規定する方向の寸法は、電源電圧の大きさ
によって規制され、電源電圧を無視して小さくすること
はできない。
【０００６】しかし、電源電圧を低くすることは容易で
はなく、素子分離絶縁膜の幅寸法（以後、分離幅と呼
称）を小さくするほどには電源電圧の低圧化は進んでい
ないのが現状である。従って、さらなる分離幅の縮小は
容易ではなく、集積度の向上を妨げる要因に１つになっ
ている。
【０００７】図２０は従来の半導体装置の製造途中の一
部分を示す断面図である。図２０において、半導体基板
１の主面表面内に、シリコン酸化膜で構成された素子分
離絶縁膜３０が選択的に配設されている。その断面形状
は、半導体基板１の主面側から底面に向かうに従って幅
が狭くなる逆テーパ状となっており、シリコン酸化膜の
埋め込みプロセスに都合の良い形状となっている。
【０００８】以下、従来の半導体装置の製造方法を示す
断面図である図２１〜図２３を用いて、素子分離絶縁膜
３０の製造方法について説明する。
【０００９】まず、図２１に示す工程において、半導体
基板１の主面全面にシリコン酸化膜３およびシリコン窒
化膜４を順に積層し、フォトレジストマスク（図示せ
ず）を素子分離絶縁膜を形成する領域上に選択的に形成
する。その後、フォトレジストマスクを用いてシリコン
窒化膜４およびシリコン酸化膜３を異方性エッチングに
より選択的に除去する。そして、フォトレジストマスク
を除去した後に、シリコン窒化膜４をマスクとしてトレ
ンチ２を異方性エッチングにより選択的に形成する。
【００１０】次に、図２２に示す工程において、熱酸化
法によってトレンチ２内を酸化するなどの方法でエッチ
ングダメージを除去した後、ＣＶＤ法によって全面に渡
ってシリコン酸化膜２０を形成し、トレンチ２をシリコ
ン酸化膜２０で埋め込む。その後、シリコン酸化膜２０
の表面をシリコン窒化膜４をストッパとするＣＭＰ(Che
mical Mechanical Polishing)法によって平坦化して、
ほぼトレンチ２内のみにシリコン酸化膜２０を残す。
【００１１】その後、シリコン窒化膜４を除去し、図２
３に示すように、シリコン酸化膜３が残った状態で、ウ
ェル領域の形成や、トランジスタのしきい値を決めるた
めのイオン注入を行う。
【００１２】次に、シリコン酸化膜３を除去することで
図２０に示す素子分離絶縁膜３０が完成する。
【００１３】その後は、素子分離絶縁膜３０で規定され
る活性領域に、ゲート電極やソース・ドレイン領域等を
形成することでＭＯＳＦＥＴ等の半導体素子が形成さ
れ、配線層によって半導体素子間が互いに接続されるこ
とで半導体装置が完成する。
【００１４】
【発明が解決しようとする課題】従来の半導体装置にお
ける素子分離絶縁膜は、上述したように逆テーパ状をな
しており、その分離能力を決める底面の幅が最も狭くな
る形状となっているので、十分な分離能力を得るために
は、上部側の幅寸法を広くするか、トレンチを深くする
しかなかった。
【００１５】ところが、トレンチを深くすると、絶縁膜
の埋め込み技術の点から分離幅の縮小には制限が生じ、
結果として半導体装置のサイズを小さくできなかった。
【００１６】このような微細化の問題の一部を解決しよ
うとする方法の一つに、米国特許ＵＳＰ５９１５１９２
がある。これは、素子分離絶縁膜の下部を等方性のエッ
チングで広げることで実効的な分離幅を広くしようとす
るものである。
【００１７】図２４に、米国特許ＵＳＰ５９１５１９２
に開示される構成の概略図を示す。図２４において、半
導体基板１の表面内には、下部側において楕円状の断面
形状を有するように配設された拡張部ＥＰと、半導体基
板１の主面から拡張部ＥＰに連通するように配設され、
拡張部ＥＰの幅寸法よりも短い幅寸法を有する開口部Ｏ
Ｐとを有したトレンチＴＲが配設され、その内部に絶縁
膜を埋め込むことで素子分離絶縁膜４０が形成されてい
る。
【００１８】このような形状の素子分離絶縁膜４０にお
いては、底面の幅が広いので十分な分離能力を得ること
ができることを特徴としているが、トレンチＴＲに絶縁
膜を埋め込む場合、図２４に示すように、拡張部ＥＰに
おいて大きなボイドＢＤが発生する可能性がある。ボイ
ドＢＤはトレンチＴＲの埋め込み過程で、絶縁膜が充填
されずに残る空隙であり、拡張部ＥＰの中央部に絶縁膜
で取り囲まれるようにして形成されることが予想され
る。
【００１９】そして、このようなボイドＢＤが形成され
ると、イオン注入の均一性が阻害されるという問題が生
じる可能性がある。この問題について図２５〜図２８を
用いて考察する。
【００２０】図２５および図２６は、それぞれ、素子間
分離のために設けた素子分離絶縁膜４０Ａおよびウエル
分離のために設けた素子分離絶縁膜４０Ｂを示してい
る。素子分離絶縁膜４０Ａおよび４０Ｂは、図２４に示
す素子分離絶縁膜４０と基本的に同じであるが、便宜的
に符号を変えて示している。
【００２１】図２５に示すように、素子分離絶縁膜４０
Ａを半導体基板１の表面内に形成した後、ウエル領域、
ここではＰ型ウエル領域を形成するため、Ｐ型不純物Ｐ
Ｉをイオン注入により注入する。
【００２２】また、図２６に示すように、素子分離絶縁
膜４０Ｂを半導体基板１の表面内に形成した後、ウエル
領域、ここではＰ型およびＮ型ウエル領域を形成するた
め、それぞれＰ型不純物ＰＩおよびＮ型不純物ＮＩをイ
オン注入により注入する。
【００２３】なお、図２５および図２６においては簡略
化のため素子分離絶縁膜４０Ａおよび４０Ｂの近傍のみ
のイオン注入を模式的に示している。
【００２４】ボイドＢＤは空隙であるため、絶縁膜（シ
リコン酸化膜）や半導体基板（シリコン基板）と比べて
注入イオンの阻止能力が殆どゼロに等しい。そのため、
素子分離絶縁膜４０Ａおよび４０Ｂにおいて、注入イオ
ンはボイドＢＤを通過する際には減速されず、注入エネ
ルギーが同じである場合、ボイドＢＤを通過しないイオ
ンに比べて半導体基板１のより深い位置にまで達するこ
とになる。
【００２５】従って、ボイドＢＤの下部においては、注
入イオンの目標到達位置である分離絶縁膜底面近傍にイ
オンが止まらず、さらに下方にまで到達してしまう。
【００２６】結果として、図２７に示されるように素子
分離絶縁膜４０Ａにおいては、半導体基板１のボイドＢ
Ｄの下部に対応する部分に、Ｐ型不純物ＰＩの濃度が、
周囲のＰ型ウエル領域ＰＷよりも低い（半導体基板１に
最初から含まれている不純物濃度程度の）低濃度領域Ｌ
Ｄが形成される。
【００２７】この状態で、素子分離絶縁膜４０Ａの両側
に、それぞれ半導体素子を形成すると、低濃度領域ＬＤ
を通って半導体素子を構成する不純物領域（ここではＮ
型不純物領域ＮＲ）間にパンチスルー電流（矢示）が流
れてしまう。
【００２８】また、図２８に示されるように素子分離絶
縁膜４０Ｂにおいては、その両側にＰ型ウエル領域ＰＷ
およびＮ型ウエル領域ＮＷが形成され、素子分離絶縁膜
４０Ｂの底面においてＰ型ウエル領域ＰＷとＮ型ウエル
領域ＮＷとの接合界面が形成されるが、半導体基板１の
ボイドＢＤの下部に対応する部分に、Ｐ型不純物ＰＩお
よびＮ型不純物ＮＩの濃度が、周囲のＰウエル領域ＰＷ
およびＮ型ウエル領域ＮＷよりも低くなった低濃度領域
ＬＤが形成される。
【００２９】この状態で、素子分離絶縁膜４０Ｂの両側
に、それぞれ半導体素子を形成すると、低濃度領域ＬＤ
を通って半導体素子を構成する不純物領域（ここではＮ
型不純物領域ＮＲおよびＰ型不純物領域ＰＮＲ）間にパ
ンチスルー電流（矢示）が流れてしまう。
【００３０】このように、拡張部ＥＰの存在により底面
の幅が広くなった素子分離絶縁膜４０Ａおよび４０Ｂを
用いても、拡張部ＥＰ内にボイドＢＤを有することで分
離能力が弱くなるので、結果的には分離幅を小さくでき
ないことが予想される。
【００３１】また、図２０に示す従来の半導体装置にお
ける素子分離絶縁膜は逆テーパ状をなしていたが、特開
昭６１−１５０２１３号公報には、エッチングによりテ
ーパ状の素子分離絶縁膜をシリコン基板上に形成し、後
からエピタキシャル法によりシリコン基板を結晶成長さ
せて活性領域を作ることで、素子分離絶縁膜をテーパ状
に形成する技術が開示されている。
【００３２】図２０に示す逆テーパ状の素子分離絶縁膜
３０に比べれば、実効的な分離幅を長くできるが、エッ
チングにより制御性良く傾斜の大きな素子分離絶縁膜を
形成することは困難であり、実効的な分離幅の確保には
限界があった。
【００３３】また、特開昭６１−１７７７４２号公報に
は、下部側が広く上部側が狭くなった階段状の素子分離
絶縁膜の形成技術が開示されている。
【００３４】すなわち、シリコン基板上の酸化膜に、シ
リコン基板に達するトレンチを設け、当該トレンチの底
部にシリコン酸化膜を設ける。そして、底部のシリコン
酸化膜をトレンチの中央部で選択的に除去することで、
上部側の開口部が広く、下部側の開口部が狭く、２つの
開口部が連通した形状の開口部を形成し、当該開口部に
シリコンのエピタキシャル層を形成することで、当該エ
ピタキシャル層を間に挟んで、下部側が広く上部側が狭
くなった階段状の素子分離絶縁膜を得ることができる。
【００３５】ところが、近年の微細化された半導体素子
においては、上記の方法では、活性領域を規定する上部
側の開口部が小さくなることが要求され、当該トレンチ
内にさらに小さな下部側の開口部を設けることは、アラ
イメント精度の観点から困難になることが予想される。
【００３６】本発明は上記のような問題点を解消するた
めになされたもので、半導体素子の微細化が進んでも、
素子間の分離能力を保つことができる素子分離構造の形
成方法を提供することを目的とする。
【００３７】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置の製造方法は、半導体基板の主面全面に
絶縁膜を形成する工程(ａ)と、前記絶縁膜の全面にエッ
チングマスクを選択的に形成し、該エッチングマスクを
用いて、前記絶縁膜を前記半導体基板の前記主面が露出
しないように選択的にエッチングして、前記絶縁膜の前
記エッチングマスクで覆われた領域の下部を上段突出部
としてパターニングする工程(ｂ)と、前記上段突出部の
側面を覆うスペーサを形成する工程(ｃ)と、前記絶縁膜
の前記エッチングマスクおよび前記スペーサで覆われな
い領域を、前記半導体基板の前記主面が露出するように
エッチングにより除去し、前記絶縁膜の前記上段突出部
および前記スペーサで覆われた領域の下部を下段突出部
としてパターニングする工程(ｄ)と、前記前記エッチン
グマスクおよび前記スペーサを除去し、前記上段突出部
と、前記上段突出部よりも幅の広い前記下段突出部とが
連続した２段突出形状の素子分離絶縁膜を形成する工程
(ｅ)と、前記素子分離絶縁膜のパターン間を単結晶半導
体膜で埋め込む工程(ｆ)とを備えている。
【００３８】本発明に係る請求項２記載の半導体装置の
製造方法は、前記絶縁膜が熱酸化膜で構成される。
【００３９】本発明に係る請求項３記載の半導体装置の
製造方法は、前記スペーサがシリコン窒化膜で構成さ
れ、前記工程(ｃ)は、前記エッチングマスク上を含め
て、全面に渡ってシリコン窒化膜を形成する工程と、前
記シリコン窒化膜を異方性エッチングにより除去するこ
とで、前記上段突出部の側面に前記スペーサとして前記
シリコン窒化膜を残す工程とを含んでいる。
【００４０】本発明に係る請求項４記載の半導体装置の
製造方法は、半導体基板上に配設された埋め込み絶縁膜
と、該埋め込み絶縁膜上に配設されたＳＯＩ層とを備え
るＳＯＩ基板を準備する工程(ａ)と、前記ＳＯＩ層を貫
通し、その底面が前記埋め込み絶縁膜に接触する絶縁膜
を前記ＳＯＩ層中に選択的に形成する工程(ｂ)と、前記
ＳＯＩ層を前記埋め込み絶縁膜が露出するまで除去し、
前記埋め込み絶縁膜上に前記絶縁膜を上段突出部として
突出させる工程(ｃ)と、前記上段突出部およびその周辺
部を覆うようにエッチングマスクを形成し、異方性エッ
チングにより前記埋め込み絶縁膜を除去し、前記埋め込
み絶縁膜の前記エッチングマスクで覆われた領域の下部
を下段突出部としてパターニングする工程(ｄ)と、前記
前記エッチングマスクを除去し、前記上段突出部と、前
記上段突出部よりも幅の広い前記下段突出部とが連続し
た２段突出形状の素子分離絶縁膜を形成する工程(ｅ)
と、前記素子分離絶縁膜のパターン間を単結晶半導体膜
で埋め込む工程(ｆ)とを備えている。
【００４１】本発明に係る請求項５記載の半導体装置の
製造方法は、前記半導体基板がシリコン単結晶基板であ
って、前記工程(ｆ)は、前記素子分離絶縁膜のパターン
間を非単結晶シリコン膜で埋め込む工程（ｆ−１）と、
前記非単結晶シリコン膜を、エピタキシャル成長によっ
て前記シリコン単結晶基板側から単結晶化して単結晶シ
リコン膜に変換する工程（ｆ−２）とを含んでいる。
【００４２】本発明に係る請求項６記載の半導体装置の
製造方法は、前記工程（ｆ−１）が、前記非単結晶シリ
コン膜で前記素子分離絶縁膜を完全に覆う工程を含み、
前記工程（ｆ−２）は、前記単結晶シリコン膜を前記素
子分離絶縁膜の上面が露出するまで平坦化して、前記素
子分離絶縁膜のパターン間にのみ前記単結晶シリコン膜
を残す工程を含んでいる。
【００４３】本発明に係る請求項７記載の半導体装置の
製造方法は、前記工程（ｆ−１）が、前記非単結晶シリ
コン膜で、前記素子分離絶縁膜を完全に覆う工程と、前
記非単結晶シリコン膜を前記素子分離絶縁膜の上面が露
出するまで平坦化して、前記素子分離絶縁膜のパターン
間にのみ前記非単結晶シリコン膜を残す工程とを含んで
いる。
【００４４】本発明に係る請求項８記載の半導体装置の
製造方法は、前記半導体基板がシリコン単結晶基板であ
って、前記工程(ｆ)が、前記素子分離絶縁膜のパターン
間に、選択エピタキシャル成長によって前記シリコン単
結晶基板側から単結晶シリコン膜を成長させる工程を含
んでいる。
【００４５】
【発明の実施の形態】＜Ａ．実施の形態１＞ ＜Ａ−１．製造方法＞半導体装置の製造工程を順に示す
図１〜図６を用いて、本発明に係る実施の形態１の半導
体装置の製造方法について説明する。
【００４６】まず、図１に示す工程において、半導体基
板１（単結晶シリコン基板）の主面上に、熱酸化法によ
って１５０〜３００ｎｍの厚さのシリコン酸化膜１１を
形成する。その後、シリコン酸化膜１１上に、ＣＶＤ法
によって５０〜２００ｎｍの厚さのシリコン窒化膜１４
を形成する。図１はこの工程が終わった段階での半導体
装置の断面図である。
【００４７】次に、図２に示す工程において、フォトレ
ジストマスク（図示せず）を、素子分離絶縁膜を形成す
る領域上に選択的に形成し、当該フォトレジストマスク
を用いて、素子分離絶縁膜を形成しない領域上のシリコ
ン窒化膜１４を異方性エッチングにより選択的に除去す
る。
【００４８】さらに、シリコン酸化膜１１を除去する
が、半導体基板１の表面が露出しないように、５０〜１
５０ｎｍ程度の深さまで除去することで上段突出部５１
を形成する。なお、この際に上段突出部５１の断面形状
が、半導体基板１の主面側から底面に向かうに従って幅
が広くなるテーパ状となるが、これは意図するものでは
ない。
【００４９】その後、フォトレジストマスクを除去し、
ＣＶＤ法によって５０〜２００ｎｍの厚さのシリコン窒
化膜を全面に形成する。そして、図２に示す工程におい
て、シリコン窒化膜を異方性エッチングによりエッチバ
ックすることで上段突出部５１の側面にスペーサ窒化膜
１５を形成する。図２はこの工程が終わった段階での半
導体装置の断面図である。
【００５０】次に、図３に示す工程において、シリコン
窒化膜１４およびシリコン窒化膜１５で覆われていない
シリコン酸化膜１１を異方性エッチングにより除去し、
半導体基板１の表面を露出させることで、トレンチ１２
および素子分離絶縁膜５０を形成する。この工程により
形成される素子分離絶縁膜５０の断面形状は、上段突出
部５１の下部に、同じくテーパ状で、上段突出部よりも
幅の広い下段突出部５２が連続した２段突出形状とな
る。なお、下段突出部５２がテーパ状となることは意図
するものではない。図３はこの工程が終わった段階での
半導体装置の断面図である。
【００５１】その後、図４に示す工程において、シリコ
ン窒化膜１４およびシリコン窒化膜１５を除去し、ＣＶ
Ｄ法によって３００〜８００ｎｍの厚さの非単結晶シリ
コン膜８０を形成し、トレンチ１２内を埋め込むととも
に、素子分離絶縁膜５０も覆う。図４はこの工程が終わ
った段階での半導体装置の断面図である。
【００５２】次に、図５に示す工程において例えば、９
００℃の窒素雰囲気下で熱処理を行うことで、非単結晶
シリコン膜８０を基板主面からのエピタキシャル成長に
よって単結晶化し、エピタキシャルシリコン膜８５を形
成する。
【００５３】その後、ＣＭＰ法によりエピタキシャルシ
リコン膜８５を平坦化し、素子分離絶縁膜５０の上面を
露出させる。これにより２段突出形状の断面形状を有す
る素子分離絶縁膜５０が完成する。
【００５４】なお、図５においては左側の素子分離絶縁
膜５０と右側の素子分離絶縁膜５０とで形成幅が異なっ
ているが、これは一例として示したに過ぎず、同じ形成
幅であっても良いことは言うまでもない。
【００５５】ここで、非単結晶シリコン膜８０の単結晶
化は、平坦化の後に行っても良いし、非単結晶シリコン
膜８０を単結晶化するのではなく、選択エピタキシャル
成長により基板主面から単結晶シリコン膜を堆積成長さ
せる方法を用いてもよい。
【００５６】すなわち、例えば、ジクロロシラン（Ｓｉ
Ｈ2Ｃｌ2）に塩素（ＨＣｌ）ガスを添加したものを原料
ガスとし、減圧雰囲気下で８５０℃程度の温度とするこ
とで、酸化膜上には単結晶シリコン膜が成長せず、単結
晶シリコンである半導体基板１上だけに単結晶シリコン
膜を成長させる。
【００５７】その後、必要であれば、半導体基板１を、
例えば８００℃の酸素雰囲気下で、１時間程度加熱する
ことで、素子分離絶縁膜５０の側壁の界面順位を減らす
処置を行っても良い。界面順位を減らすことで接合リー
クを低減することができ、半導体装置の消費電力を下げ
ることができる。
【００５８】そして、ウェル領域の形成のためのイオン
注入（ウエル注入）や、トランジスタのしきい値を決め
るためのイオン注入（チャネル注入）を行う。
【００５９】その後、図６に示すように、素子分離絶縁
膜５０で規定される活性領域上に、ゲート絶縁膜ＧＸ、
ゲート電極ＧＴ、サイドウォールスペーサＳＷ等を形成
し、活性領域の表面内には、ソース・ドレイン層ＳＤ等
の不純物領域を形成することでＭＯＳＦＥＴ等の半導体
素子が形成され、また、配線層によって半導体素子間が
互いに接続されることで半導体装置が完成する。
【００６０】＜Ａ−２．作用効果＞以上説明したよう
に、本実施の形態の製造方法によれば、２段突出形状の
素子分離絶縁膜５０を得ることができ、素子分離絶縁膜
５０は、その最上部の幅寸法（外見上の分離幅）よりも
底面部の幅寸法（実効的な分離幅）が大きくなっている
ので、例えば図２０に示される素子分離絶縁膜３０より
も素子間の実効的な分離幅が長くなり、分離能力が高く
なる。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。
【００６１】そして、素子分離絶縁膜５０の形成に際し
ては、図２を用いて説明したように、上段突出部５１の
側面に５０〜２００ｎｍの厚さのスペーサ窒化膜１５を
形成し、シリコン窒化膜１４およびスペーサ窒化膜１５
で上段突出部５１が覆われた構成をエッチングマスクと
して用いてシリコン酸化膜１１を選択的にエッチングし
て下段突出部５２を形成するので、底面部の長さを精度
良く得ることができる。
【００６２】すなわち、図７に示すように、シリコン窒
化膜１４およびスペーサ窒化膜１５で上段突出部５１が
覆われた構成をエッチングマスクとして下段突出部５２
を形成すると、下段突出部５２の底面部の長さｘは、シ
リコン窒化膜１４の幅寸法ａに、両側のスペーサ窒化膜
１５の水平方向の厚さｗを足した長さ、すなわちｘ＝ａ
＋２ｗとなる（側面の傾斜は無視できるものとする）。
ここで、スペーサ窒化膜１５の厚さｗは比較的制御性良
く設定することができるので、下段突出部５２の底面部
の長さｘ、すなわち実効的な分離幅を精度良く得ること
ができる。
【００６３】これに対し、エッチングによりテーパ状の
素子分離絶縁膜をシリコン基板上に形成する従来の方法
（特開昭６１−１５０２１３号公報参照）では、底面部
の幅寸法を精度良く得ることができない。
【００６４】すなわち、図８に示すように、シリコン窒
化膜１４だけをエッチングマスクとしてテーパ状の素子
分離絶縁膜１０を形成する場合、素子分離絶縁膜１０の
底面部の長さｘは、シリコン窒化膜１４の幅寸法をａ、
素子分離絶縁膜１０の高さ（深さ）をｂとし、側面の傾
斜角度をθとした場合、ｘ＝ａ＋２ｂtanθとなり、実
効的な分離幅は、高さｂや傾斜角度θに依存することに
なる。そして、傾斜角度θの制御は困難であり、実効的
な分離幅を精度良く得ることはできない。
【００６５】また、上述したように下段突出部５２の底
面部の幅寸法は、シリコン窒化膜１４の幅寸法とスペー
サ窒化膜１５の厚さとでほぼ一義的に決まるので、幅の
狭い活性領域を規定する場合でも、実効的な分離幅を長
くした素子分離絶縁膜をセルフアラインで形成すること
ができる。
【００６６】この特徴を図９および図１０を用いてさら
に説明する。図９は、シリコン窒化膜１４の上にフォト
レジストマスクＲＭを選択的に形成した状態を示してお
り、図２を用いて説明した工程に対応する図である。
【００６７】図９においては２つのフォトレジストマス
クＲＭが、フォトリソグラフィの解像限界に近い間隔
（便宜的に解像限界長と呼称）Ｌで配設されている。そ
して、このフォトレジストマスクＲＭ間に活性領域が規
定されることになるので、当該活性領域は解像限界長に
近い形成幅を有することになる。
【００６８】このように、解像限界長Ｌで配設されたフ
ォトレジストマスクＲＭを用いて、２つの素子分離絶縁
膜５０を形成した状態を図１０に示す。
【００６９】図１０に示すように、２つの素子分離絶縁
膜５０は、上段突出部５１間の間隔が解像限界長Ｌとな
っており、設計値通りの活性領域を規定できるととも
に、下段突出部５２の底面部の長さは、上段突出部５１
の最上部の長さよりも、長さ２ｗ分だけ長くできる。こ
のように、狭い活性領域を規定する場合でも、実効的な
分離幅を長くした素子分離絶縁膜をセルフアラインで得
ることができる。
【００７０】なお、２つの素子分離絶縁膜５０が接触し
て活性領域が完全に電気的に独立することを防止するに
は、上段突出部５１のスペーサ窒化膜１５の厚さを考慮
すれば良い。
【００７１】また、素子分離絶縁膜５０の外見上の分離
幅を、従来の素子分離絶縁膜の分離幅と同じにした場合
は、実効的な分離幅が従来の素子分離絶縁膜よりさらに
長くなるため、下段突出部５２の底面部下部の半導体基
板１中に注入すべき不純物の濃度を減らすことができ、
不純物濃度に比例して強くなる、ｐｎ接合にかかる電界
を緩和することができる。
【００７２】また、素子分離絶縁膜５０は熱酸化法によ
って半導体基板１を熱酸化して作られるので、トレンチ
に絶縁膜を埋め込んで形成する際に発生するシームやボ
イドが原理的に発生することがなく、安定して緻密な素
子分離絶縁膜を形成することができる。そして、シーム
やボイドが存在しないので、素子分離絶縁膜５０を貫通
させての不純物注入において、不純物の注入位置を正確
に決めることができる。
【００７３】さらに、素子分離絶縁膜５０が熱酸化膜で
形成されるため、薬液に対する耐性が高く（ウエットエ
ッチングのエッチレートが小さい）、後に続く工程でも
取り扱いが容易で、特性的にもシリコン基板との界面状
態が良いなどの特徴も有している。
【００７４】＜Ｂ．実施の形態２＞ ＜Ｂ−１．製造方法＞半導体装置の製造工程を順に示す
図１１〜図１９を用いて、本発明に係る実施の形態２の
半導体装置の製造方法について説明する。
【００７５】まず、図１１に示す工程において、半導体
基板１（単結晶シリコン基板）上に、埋め込み酸化膜３
１およびＳＯＩ層３２を有するＳＯＩ（Silicon On Ins
ulator）基板３３を準備する。
【００７６】そして、図１２に示す工程において、ＳＯ
Ｉ層３２の全面にシリコン酸化膜３およびシリコン窒化
膜４を順に積層し、素子分離絶縁膜を形成する領域上に
フォトレジストマスク（図示せず）を選択的に形成す
る。その後、フォトレジストマスクを用いてシリコン窒
化膜４およびシリコン酸化膜３を異方性エッチングによ
り選択的に除去する。そして、フォトレジストマスクを
除去した後に、シリコン窒化膜４をマスクとして、異方
性エッチングによりシリコン酸化膜３およびＳＯＩ層３
２を選択的に除去して、底面が埋め込み酸化膜３１に達
するトレンチ６を形成する。
【００７７】次に、図１３に示す工程において熱酸化法
によってトレンチ６内を酸化するなどの方法でエッチン
グダメージを除去した後、ＣＶＤ法によって全面に渡っ
てシリコン酸化膜６０を形成し、トレンチ６をシリコン
酸化膜６０で埋め込む。その後、シリコン酸化膜６０の
表面をシリコン窒化膜４をストッパとするＣＭＰ法によ
って平坦化して、ほぼトレンチ６内のみにシリコン酸化
膜６０を残す。
【００７８】その後、シリコン窒化膜４を除去し、さら
にシリコン酸化膜３を除去することで、図１４に示すよ
うに、底面が埋め込み酸化膜３１の上面に接触する上段
突出部７１を形成する。ここで、上段突出部７１の高さ
は、ＳＯＩ層３２の厚さと同程度となる。
【００７９】なお、この際に上段突出部７１の断面形状
が、半導体基板１の主面側から底面に向かうに従って幅
が狭くなる逆テーパ状となるが、これは意図するもので
はない。
【００８０】次に、ＳＯＩ層３２をアンモニア水で除去
して埋め込み酸化膜３１を露出させた後、図１５に示す
工程において、フォトレジストマスクＲＭ１で上段突出
部７１とその周辺部を覆う。
【００８１】そして、図１６に示す工程において、フォ
トレジストマスクＲＭ１をエッチングマスクとして、埋
め込み酸化膜３１を異方性エッチングにより選択的に除
去し、半導体基板１の表面を露出させた後、フォトレジ
ストマスクＲＭ１を除去することで、トレンチ２２およ
び素子分離絶縁膜７０を形成する。この工程により形成
される素子分離絶縁膜７０の断面形状は、上段突出部７
１の下部に、上段突出部７１よりも幅の広い下段突出部
７２が連続した２段突出形状となる。図１６はこの工程
が終わった段階での半導体装置の断面図である。
【００８２】なお、下段突出部５２はテーパ状となる場
合もあるが、意図するものではなく、図１６においては
側面に傾斜を有さない形状として示している。
【００８３】その後、図１７に示す工程において、ＣＶ
Ｄ法によって３００〜８００ｎｍの厚さの非単結晶シリ
コン膜８０を形成し、トレンチ２２内を埋め込むととも
に、素子分離絶縁膜７０も覆う。図１７はこの工程が終
わった段階での半導体装置の断面図である。
【００８４】次に、図１８に示す工程において例えば、
９００℃の窒素雰囲気下で熱処理を行うことで、非単結
晶シリコン膜８０を基板主面からのエピタキシャル成長
によって単結晶化し、エピタキシャルシリコン膜８５を
形成する。
【００８５】その後、ＣＭＰ法によりエピタキシャルシ
リコン膜８５を平坦化し、素子分離絶縁膜７０の上面を
露出させる。これにより２段突出形状の断面形状を有す
る素子分離絶縁膜７０が完成する。
【００８６】なお、図１８においては左側の素子分離絶
縁膜７０と右側の素子分離絶縁膜７０とで形成幅が異な
っているが、これは一例として示したに過ぎず、同じ形
成幅であっても良いことは言うまでもない。
【００８７】なお、非単結晶シリコン膜８０の単結晶化
の手順や方法、また、素子分離絶縁膜７０の側壁の界面
順位を減らす処置については、実施の形態１と同様であ
り、説明は省略する。
【００８８】そして、ウェル領域の形成のためのイオン
注入（ウエル注入）や、トランジスタのしきい値を決め
るためのイオン注入（チャネル注入）を行う。
【００８９】その後、図１９に示すように、素子分離絶
縁膜７０で規定される活性領域上に、ゲート絶縁膜Ｇ
Ｘ、ゲート電極ＧＴ、サイドウォールスペーサＳＷ等を
形成し、活性領域の表面内には、ソース・ドレイン層Ｓ
Ｄ等の不純物領域を形成することでＭＯＳＦＥＴ等の半
導体素子が形成され、また、配線層によって半導体素子
間が互いに接続されることで半導体装置が完成する。
【００９０】＜Ｂ−２．作用効果＞以上説明したよう
に、本実施の形態の製造方法によれば、２段突出形状の
素子分離絶縁膜７０を得ることができ、素子分離絶縁膜
７０は、その最上部の幅寸法（外見上の分離幅）よりも
底面部の幅寸法（実効的な分離幅）が大きくなっている
ので、例えば図２０に示される素子分離絶縁膜３０より
も素子間の実効的な分離幅が長くなり、分離能力が高く
なる。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。
【００９１】また、素子分離絶縁膜７０の外見上の分離
幅を、従来の素子分離絶縁膜の分離幅と同じにした場合
は、実効分離幅が従来の素子分離絶縁膜より長くなるた
め、下段突出部７２の底面部下部の半導体基板１中に注
入すべき不純物の濃度を減らすことができ、不純物濃度
に比例して強くなる、ｐｎ接合にかかる電界を緩和する
ことができる。
【００９２】また、素子分離絶縁膜７０の下段突出部７
２は、埋め込み酸化膜３１をエッチングすることで形成
され、比較的浅い上段突出部７１のみが埋め込みにより
形成されるので、トレンチに絶縁膜を埋め込んで形成す
る際に発生するシームやボイドが発生する可能性が小さ
く、安定して緻密な素子分離絶縁膜を形成することがで
きる。そして、シームやボイドが存在しないので、素子
分離絶縁膜７０を貫通させての不純物注入において、不
純物の注入位置を正確に決めることができる。
【００９３】なお、本実施の形態の製造方法では、上段
突出部７１の形成には従来の製造方法を適用でき、下段
突出部７２は、ＳＯＩ基板３３の埋め込み酸化膜３１を
エッチングすることで形成するので、製造コストを低減
できる。
【００９４】
【発明の効果】本発明に係る請求項１記載の半導体装置
の製造方法によれば、２段突出形状の素子分離絶縁膜を
得ることができ、素子分離絶縁膜は、その最上部の幅寸
法（外見上の分離幅）よりも底面部の幅寸法（実効的な
分離幅）が大きくなっているので、分離能力が高くな
る。その分、外見上の分離幅を従来より小さく設計で
き、装置サイズを小さくすることができる。また、素子
分離絶縁膜の形成に際しては、上段突出部の側面にスペ
ーサを形成し、上段突出部およびスペーサで覆われた領
域の下部を下段突出部としてパターニングするので、ス
ペーサの水平方向の厚さと上段突出部の幅寸法とで底面
部の長さを精度良く得ることができる。
【００９５】本発明に係る請求項２記載の半導体装置の
製造方法によれば、絶縁膜を熱酸化膜で構成するので、
素子分離絶縁膜がシームやボイドを含むことが原理的に
防止され、素子分離絶縁膜を貫通させての不純物注入に
おいて、不純物の注入位置を正確に決めることができ
る。また、薬液に対する耐性が高く（ウエットエッチン
グのエッチレートが小さい）、後に続く工程でも取り扱
いが容易で、特性的にもシリコン基板との界面状態が良
好となる。
【００９６】本発明に係る請求項３記載の半導体装置の
製造方法によれば、エッチングマスクおよびスペーサが
シリコン窒化膜で形成されるので、絶縁膜がシリコン酸
化膜である場合に、シリコン酸化膜のエッチングに際し
てエッチング選択性が良好となり、素子分離絶縁膜を所
望の形状に確実に成形することができる。
【００９７】本発明に係る請求項４記載の半導体装置の
製造方法によれば、２段突出形状の素子分離絶縁膜を得
ることができ、素子分離絶縁膜は、その最上部の幅寸法
（外見上の分離幅）よりも底面部の幅寸法（実効的な分
離幅）が大きくなっているので、分離能力が高くなる。
その分、外見上の分離幅を従来より小さく設計でき、装
置サイズを小さくすることができる。また、上段突出部
の形成には従来の製造方法を適用でき、下段突出部は、
ＳＯＩ基板の埋め込み絶縁膜をエッチングすることで形
成するので、製造コストを低減できる。なお、上段突出
部を従来からの絶縁膜埋め込み方式で形成するとして
も、比較的浅い上段突出部においてはシームやボイドが
発生する可能性が小さく、また、下段突出部は、埋め込
み絶縁膜をエッチングすることで形成されるので、安定
して緻密な素子分離絶縁膜を形成することができる。従
って、素子分離絶縁膜を貫通させての不純物注入におい
て、不純物の注入位置を正確に決めることができる。
【００９８】本発明に係る請求項５記載の半導体装置の
製造方法によれば、素子分離絶縁膜のパターン間を非単
結晶シリコン膜で埋め込んだ後、非単結晶シリコン膜を
単結晶化して単結晶シリコン膜に変換することで単結晶
半導体膜を得るので、単結晶半導体膜を比較的容易に得
ることができる。
【００９９】本発明に係る請求項６記載の半導体装置の
製造方法によれば、非単結晶シリコン膜で素子分離絶縁
膜を完全に覆ってそれを単結晶化し、その後、単結晶シ
リコン膜を平坦化するので、素子分離絶縁膜のパターン
間に確実に単結晶シリコン膜を配設できる。
【０１００】本発明に係る請求項７載の半導体装置の製
造方法によれば、非単結晶シリコン膜で素子分離絶縁膜
を完全に覆い、非単結晶シリコン膜を平坦化した後、単
結晶化するので、単結晶化に要する時間を短縮できる。
【０１０１】本発明に係る請求項８記載の半導体装置の
製造方法によれば、素子分離絶縁膜のパターン間に、選
択エピタキシャル成長によってシリコン単結晶基板側か
ら単結晶シリコン膜を成長させることで単結晶半導体膜
を得るので、結晶性の良好な単結晶半導体膜を形成でき
る。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の製
造工程を示す断面図である。
【図２】 本発明に係る実施の形態１の半導体装置の製
造工程を示す断面図である。
【図３】 本発明に係る実施の形態１の半導体装置の製
造工程を示す断面図である。
【図４】 本発明に係る実施の形態１の半導体装置の製
造工程を示す断面図である。
【図５】 本発明に係る実施の形態１の半導体装置の製
造工程を示す断面図である。
【図６】 本発明に係る実施の形態１の半導体装置の製
造工程を示す断面図である。
【図７】 本発明に係る実施の形態１の半導体装置の製
造方法の特徴を説明する図である。
【図８】 本発明に係る実施の形態１の半導体装置の製
造方法の特徴を明確にする比較のための図である。
【図９】 本発明に係る実施の形態１の半導体装置の製
造方法の特徴を説明する図である。
【図１０】 本発明に係る実施の形態１の半導体装置の
製造方法の特徴を説明する図である。
【図１１】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１２】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１３】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１４】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１５】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１６】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１７】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１８】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図１９】 本発明に係る実施の形態２の半導体装置の
製造工程を示す断面図である。
【図２０】 従来の半導体装置の素子分離絶縁膜を示す
断面図である。
【図２１】 従来の半導体装置の製造工程を示す断面図
である。
【図２２】 従来の半導体装置の製造工程を示す断面図
である。
【図２３】 従来の半導体装置の製造工程を示す断面図
である。
【図２４】 従来の半導体装置の素子分離絶縁膜を示す
断面図である。
【図２５】 従来の半導体装置の製造工程を示す断面図
である。
【図２６】 従来の半導体装置の製造工程を示す断面図
である。
【図２７】 従来の半導体装置の問題点を説明する断面
図である。
【図２８】 従来の半導体装置の問題点を説明する断面
図である。
【符号の説明】
５０，７０ 素子分離絶縁膜、５１，７１ 段突出部、
５２，７２ 下段突出部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 21/76 Ｅ Ｄ 29/78 29/78 ３０１Ｒ (72)発明者 上野 修一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F032 AA09 AA25 AA36 AA37 AA44 AA77 BA01 CA03 CA17 CA24 DA16 DA25 DA28 DA78 DA80 5F048 AA04 AA05 BA01 BA16 BD04 BD09 BG05 5F052 AA17 BA14 CA10 DA01 DB01 GB03 GB08 GB16 5F058 BA02 BB10 BD01 BD04 BD10 BF02 BF62 BF63 BH12 5F140 AA39 AA40 BC06 BC13 BC17 BG08 CB04 CE07

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 (ａ)半導体基板の主面全面に絶縁膜を形
    成する工程と、 (ｂ)前記絶縁膜の全面にエッチングマスクを選択的に形
    成し、該エッチングマスクを用いて、前記絶縁膜を前記
    半導体基板の前記主面が露出しないように選択的にエッ
    チングして、前記絶縁膜の前記エッチングマスクで覆わ
    れた領域の下部を上段突出部としてパターニングする工
    程と、 (ｃ)前記上段突出部の側面を覆うスペーサを形成する工
    程と、 (ｄ)前記絶縁膜の前記エッチングマスクおよび前記スペ
    ーサで覆われない領域を、前記半導体基板の前記主面が
    露出するようにエッチングにより除去し、前記絶縁膜の
    前記上段突出部および前記スペーサで覆われた領域の下
    部を下段突出部としてパターニングする工程と、 (ｅ)前記前記エッチングマスクおよび前記スペーサを除
    去し、前記上段突出部と、前記上段突出部よりも幅の広
    い前記下段突出部とが連続した２段突出形状の素子分離
    絶縁膜を形成する工程と、 (ｆ)前記素子分離絶縁膜のパターン間を単結晶半導体膜
    で埋め込む工程と、を備える半導体装置の製造方法。
  2. 【請求項２】 前記絶縁膜は熱酸化膜で構成される、請
    求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記スペーサはシリコン窒化膜で構成さ
    れ、 前記工程(ｃ)は、 前記エッチングマスク上を含めて、全面に渡ってシリコ
    ン窒化膜を形成する工程と、 前記シリコン窒化膜を異方性エッチングにより除去する
    ことで、前記上段突出部の側面に前記スペーサとして前
    記シリコン窒化膜を残す工程と、を含む、請求項１記載
    の半導体装置の製造方法。
  4. 【請求項４】 (ａ)半導体基板上に配設された埋め込み
    絶縁膜と、該埋め込み絶縁膜上に配設されたＳＯＩ層と
    を備えるＳＯＩ基板を準備する工程と、 (ｂ)前記ＳＯＩ層を貫通し、その底面が前記埋め込み絶
    縁膜に接触する絶縁膜を前記ＳＯＩ層中に選択的に形成
    する工程と、 (ｃ)前記ＳＯＩ層を前記埋め込み絶縁膜が露出するまで
    除去し、前記埋め込み絶縁膜上に前記絶縁膜を上段突出
    部として突出させる工程と、 (ｄ)前記上段突出部およびその周辺部を覆うようにエッ
    チングマスクを形成し、異方性エッチングにより前記埋
    め込み絶縁膜を除去し、前記埋め込み絶縁膜の前記エッ
    チングマスクで覆われた領域の下部を下段突出部として
    パターニングする工程と、 (ｅ)前記前記エッチングマスクを除去し、前記上段突出
    部と、前記上段突出部よりも幅の広い前記下段突出部と
    が連続した２段突出形状の素子分離絶縁膜を形成する工
    程と、 (ｆ)前記素子分離絶縁膜のパターン間を単結晶半導体膜
    で埋め込む工程と、を備える半導体装置の製造方法。
  5. 【請求項５】 前記半導体基板はシリコン単結晶基板で
    あって、 前記工程(ｆ)は、 （ｆ−１）前記素子分離絶縁膜のパターン間を非単結晶
    シリコン膜で埋め込む工程と、 （ｆ−２）前記非単結晶シリコン膜を、エピタキシャル
    成長によって前記シリコン単結晶基板側から単結晶化し
    て単結晶シリコン膜に変換する工程とを含む、請求項１
    または請求項４記載の半導体装置の製造方法。
  6. 【請求項６】 前記工程（ｆ−１）は、 前記非単結晶シリコン膜で前記素子分離絶縁膜を完全に
    覆う工程を含み、 前記工程（ｆ−２）は、 前記単結晶シリコン膜を前記素子分離絶縁膜の上面が露
    出するまで平坦化して、前記素子分離絶縁膜のパターン
    間にのみ前記単結晶シリコン膜を残す工程を含む、請求
    項５記載の半導体装置の製造方法。
  7. 【請求項７】 前記工程（ｆ−１）は、 前記非単結晶シリコン膜で、前記素子分離絶縁膜を完全
    に覆う工程と、 前記非単結晶シリコン膜を前記素子分離絶縁膜の上面が
    露出するまで平坦化して、前記素子分離絶縁膜のパター
    ン間にのみ前記非単結晶シリコン膜を残す工程とを含
    む、請求項５記載の半導体装置の製造方法。
  8. 【請求項８】 前記半導体基板はシリコン単結晶基板で
    あって、 前記工程(ｆ)は、 前記素子分離絶縁膜のパターン間に、選択エピタキシャ
    ル成長によって前記シリコン単結晶基板側から単結晶シ
    リコン膜を成長させる工程を含む、請求項１または請求
    項４記載の半導体装置の製造方法。
JP2001064276A 2001-03-08 2001-03-08 半導体装置の製造方法 Pending JP2002270685A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001064276A JP2002270685A (ja) 2001-03-08 2001-03-08 半導体装置の製造方法
US09/991,959 US6503799B2 (en) 2001-03-08 2001-11-26 Method of manufacturing semiconductor device
KR10-2001-0079257A KR100412180B1 (ko) 2001-03-08 2001-12-14 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001064276A JP2002270685A (ja) 2001-03-08 2001-03-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002270685A true JP2002270685A (ja) 2002-09-20

Family

ID=18923114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001064276A Pending JP2002270685A (ja) 2001-03-08 2001-03-08 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6503799B2 (ja)
JP (1) JP2002270685A (ja)
KR (1) KR100412180B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
JP2004172310A (ja) * 2002-11-19 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
US7190051B2 (en) * 2003-01-17 2007-03-13 Second Sight Medical Products, Inc. Chip level hermetic and biocompatible electronics package using SOI wafers
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US6987055B2 (en) * 2004-01-09 2006-01-17 Micron Technology, Inc. Methods for deposition of semiconductor material
US20080121932A1 (en) 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
KR100632651B1 (ko) * 2005-09-15 2006-10-11 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
US20070132034A1 (en) * 2005-12-14 2007-06-14 Giuseppe Curello Isolation body for semiconductor devices and method to form the same
KR100703033B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100905783B1 (ko) * 2007-10-31 2009-07-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8062953B2 (en) * 2008-07-30 2011-11-22 Freescale Semiconductor, Inc. Semiconductor devices with extended active regions
US9337079B2 (en) * 2012-10-09 2016-05-10 Stmicroelectronics, Inc. Prevention of contact to substrate shorts
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
KR102620921B1 (ko) 2022-03-07 2024-01-03 서용국 당구 큐대의 끝단 및 팁 가공장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3574008A (en) * 1968-08-19 1971-04-06 Trw Semiconductors Inc Mushroom epitaxial growth in tier-type shaped holes
JPS5856323A (ja) * 1981-09-29 1983-04-04 Nec Corp 半導体基板の製造方法
JPS5857745A (ja) * 1981-10-01 1983-04-06 Nec Corp 相補型半導体装置の製造方法
JPS61150213A (ja) 1984-12-24 1986-07-08 Hitachi Ltd 半導体装置
JPS61177742A (ja) 1985-02-01 1986-08-09 Mitsubishi Electric Corp 半導体装置
US4778775A (en) * 1985-08-26 1988-10-18 Intel Corporation Buried interconnect for silicon on insulator structure
US4755481A (en) * 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
JPH05121317A (ja) * 1991-10-24 1993-05-18 Rohm Co Ltd Ｓｏｉ構造形成方法
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
JP3604791B2 (ja) * 1995-11-09 2004-12-22 株式会社ルネサステクノロジ 半導体装置の製造方法
US5780343A (en) * 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
JPH09283440A (ja) * 1996-04-12 1997-10-31 Toshiba Corp 選択エピタキシャル膜の形成方法
US5940731A (en) * 1996-10-16 1999-08-17 Vanguard International Semiconductor Corp. Method for forming tapered polysilicon plug and plug formed
US5915192A (en) 1997-09-12 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming shallow trench isolation
US6228691B1 (en) * 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法

Also Published As

Publication number Publication date
KR100412180B1 (ko) 2003-12-24
US20020127841A1 (en) 2002-09-12
KR20020072183A (ko) 2002-09-14
US6503799B2 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
KR0169275B1 (ko) 소자분리영역용의 트렌치구조를 갖춘 반도체장치
JP5298565B2 (ja) 半導体装置およびその製造方法
KR100481868B1 (ko) 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법
US9362178B1 (en) FinFET including varied fin height
JP2002270685A (ja) 半導体装置の製造方法
KR100273615B1 (ko) 반도체장치및그제조방법
JP2006040911A (ja) 半導体装置及びその製造方法
JP2010171144A (ja) 半導体装置
US20090065860A1 (en) Semiconductor device and method for manufacturing the same
US7391077B2 (en) Vertical type semiconductor device
JP3802530B2 (ja) 半導体装置及びその製造方法
JP2007317796A (ja) 半導体装置および半導体装置の製造方法
JP2006024940A (ja) 層配置および層配置の製造方法
JP2002299618A (ja) 半導体装置とその製造方法
JP4031677B2 (ja) 半導体装置の製造方法
US20150162248A1 (en) Method for the formation of dielectric isolated fin structures for use, for example, in finfet devices
JP4457798B2 (ja) 半導体装置の製造方法
KR100467024B1 (ko) 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법
JP3818452B2 (ja) 半導体素子の製造方法
JP4572541B2 (ja) 半導体装置の製造方法
KR101592505B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
JP4575002B2 (ja) 半導体装置の製造方法
JP2003031585A (ja) 半導体装置の製造方法
KR100249022B1 (ko) 반도체장치의 소자 격리 방법
JPH10144780A (ja) 半導体装置の製造方法