JPH0775243B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0775243B2
JPH0775243B2 JP1042410A JP4241089A JPH0775243B2 JP H0775243 B2 JPH0775243 B2 JP H0775243B2 JP 1042410 A JP1042410 A JP 1042410A JP 4241089 A JP4241089 A JP 4241089A JP H0775243 B2 JPH0775243 B2 JP H0775243B2
Authority
JP
Japan
Prior art keywords
film
oxidation resistant
mask
resistant film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1042410A
Other languages
English (en)
Other versions
JPH02222161A (ja
Inventor
茂 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1042410A priority Critical patent/JPH0775243B2/ja
Priority to US07/480,899 priority patent/US5100830A/en
Priority to KR1019900002256A priority patent/KR930003144B1/ko
Publication of JPH02222161A publication Critical patent/JPH02222161A/ja
Publication of JPH0775243B2 publication Critical patent/JPH0775243B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、酸化膜等の絶縁膜を形成することによって
素子間分離を行うようにした半導体装置の製造方法に関
する。
（従来の技術） 高密度の集積回路における素子間分離法として、従来で
は選択酸化法（LOCOS法）が良く知られている。このLOC
OS法は、半導体基板上に、通常は半導体基板の表面を酸
化して得られる絶縁膜等からなる表面保護膜を介して、
耐酸化性膜、例えばシリコン窒化膜を形成し、パターニ
ングを行った後にシリコン窒化膜をマスクに用いて選択
酸化を行うことにより、基板上に素子分離用の厚い絶縁
膜を形成するものである。
（発明が解決しようとする課題） ところで、上記のLOCOS法では、選択酸化の際に、マス
クとして使用されるシリコン窒化膜の下部にバーズビー
クと呼ばれる素子分離用絶縁膜の入り込みが生じ、シリ
コン窒化膜の寸法と素子分離用絶縁膜の寸法とに誤差が
生じる。この寸法誤差は、シリコン窒化膜と半導体基板
との間に存在する表面保護膜の厚さに依存し、これが厚
い程、バーズビークは大きくなる。この理由は、選択酸
化時に酸化剤としての酸素が表面保護膜内を拡散して半
導体基板方向に移動し、シリコン窒化膜の直下でも基板
の酸化が同様に進行するからである。例えば、シリコン
窒化膜の膜厚を250nm、半導体基板（シリコン基板）と
シリコン窒化膜との間の表面保護膜（シリコン酸化膜）
の膜厚を150nm、選択酸化直後の素子分離用絶縁膜の膜
厚を800nm、シリコン窒化膜の除去後の素子分離用絶縁
膜の膜厚を500〜600nmとすると、上記寸法誤差は1.2〜
1.6μｍ程度になる。このため、LOCOS法を用いて電気的
に十分な素子分離特性を得ようとする場合の実用的な素
子分離領域の幅は2.0μｍ程度が限界であり、これ以上
の微細な素子分離には向かないという欠点がある。
また上記バーズビークの問題は、表面保護膜の膜厚を薄
くするか、もしくはこれを全く形成しなければ抑えるこ
とができる。しかし、この表面保護膜は本来、選択酸化
時の半導体基板内へのストレスを緩和し、結晶欠陥の発
生を抑え、耐酸化性膜の除去時には半導体基板表面への
直接的なダメージを防止する効果を持つため、必要以上
に薄くしたり、無くしたりすることは困難である。ま
た、この素子分離領域のバーズビークの問題は同時に素
子領域の寸法誤差ともなり、素子領域の幅の制御が比較
的困難となる欠点もある。
この発明は上記のような事情を考慮してなされたもので
あり、LOCOS法を用いた場合の従来方法が持つ素子分離
用絶縁膜の出来上がり寸法の誤差が大きいという欠点を
解消し、微細な素子分離用絶縁膜を高精度に形成するこ
とができる半導体装置の製造方法を提供することを目的
とする。
［発明の構成］ （課題を解決するための手段） この発明の半導体装置の製造方法は、半導体基板上に表
面保護膜及び耐酸化性膜を順次形成する工程と、写真蝕
刻法により上記耐酸化性膜を選択的に除去する工程と、
残存した上記耐酸化性膜をマスクに上記基板に反転防止
用の不純物を導入する工程と、残存した上記耐酸化性膜
をマスクに用いた選択酸化法により上記耐酸化性膜の端
部の直下に一部が侵入するように上記基板上に酸化膜を
形成する工程と、上記耐酸化性膜をマスクに用い、異方
性エッチングにより上記酸化膜を上記耐酸化性膜の端部
に侵入した部分を残して除去する工程と、上記工程で露
出した基板の表面上に選択的に単結晶シリコン層を形成
する工程と、上記耐酸化性膜及び上記表面保護膜を除去
する工程と、上記工程で露出した基板表面及び上記単結
晶シリコン層の表面に半導体素子を形成する工程とを具
備したことを特徴とする。
（作用） この発明に係る半導体装置の製造方法にあっては、耐酸
化性膜をマスクに用いて選択酸化を行ない半導体基板上
に素子分離用の酸化膜を形成する。このとき、従来と同
様に耐酸化性膜の端部の直下には酸化膜の一部が侵入す
る。この発明の方法では、この耐酸化性膜の端部の直下
に侵入した部分の酸化膜を素子分離用酸化膜として残
し、基板表面を露出させ、この露出した基板の表面に新
たに単結晶シリコン層を形成し、これを素子領域の一部
として使用するものである。
（実施例） 以下、図面を参照してこの発明を実施例により説明す
る。第１図（ａ）〜（ｇ）はこの発明の第１の実施例の
方法によって製造される半導体装置を各工程順に示す断
面図である。
まず、第１図（ａ）に示すように、Ｐ型（100）で比抵
抗が１〜２Ωcmのシリコン半導体基板11を1000℃の酸化
性雰囲気中で酸化することにより、その表面に表面保護
膜としての膜厚が150nmのシリコン酸化膜12を形成し、
さらにこのシリコン酸化膜12上にCVD法（化学的気相成
長法）により耐酸化性膜としての膜厚が250nmのシリコ
ン窒化膜13を堆積形成する。
次に第１図（ｂ）に示すように、素子形成予定領域（素
子領域）上のシリコン窒化膜13を選択的に除去した後、
残存したシリコン窒化膜13をマスクに用いて、反転防止
のためにシリコン基板11内にボロンを加速電圧100kev、
ドーズ量５×1013/cm2の条件でイオン注入することによ
り反転防止用のイオン注入層14を形成する。
続いて第１図（ｃ）に示すように、上記シリコン窒化膜
13をマスクに用いて、H2ガスとO2ガスの混合ガス雰囲気
中で1000℃の熱処理を行うことによりシリコン基板11を
選択的に酸化し、素子分離用絶縁膜（シリコン酸化膜）
15を800nm程度の膜厚に形成する。このとき、耐酸化性
膜として使用されるシリコン窒化膜13の端部の直下に侵
入する部分の素子分離用絶縁膜15Aの幅ｌは、バーズビ
ークによる寸法誤差の1/2である約0.6μｍ程度となる。
また、この酸化時の熱工程により、上記イオン注入層14
内のボロンがシリコン基板11内に熱拡散され、素子分離
用絶縁膜15とシリコン基板11との界面付近のシリコン基
板11内に反転防止層16が形成される。
次に第１図（ｄ）に示すように、上記シリコン窒化膜13
をマスクに用いた異方性エッチング（RIE）により、シ
リコン窒化膜13の端部の直下に侵入した部分の素子分離
用絶縁膜15A及び素子分離用絶縁膜15の一部である素子
分離用絶縁膜15Bを残して素子分離用絶縁膜15をその膜
厚分だけ選択的に除去する。
次に第１図（ｅ）に示すように、選択性を有する低温エ
ピタキシャル成長法により、上記工程で露出した基板11
を種結晶としてその表面上に単結晶シリコン層17を形成
する。このとき、基板11と同一導電型であるＰ型の不純
物を同時に添加する。これにより、複数箇所に上記素子
分離用絶縁膜15A及び15Bによって絶縁分離されたＰ型の
単結晶シリコン層17が形成される。なお、このときの成
長温度は、上記反転防止層16内のボロンが再拡散されな
いように例えば400℃程度に設定される。また、この単
結晶シリコン層17の膜厚は、その後にシリコン酸化膜12
を除去することを考慮し、その膜厚分だけ上記素子分離
用絶縁膜15の膜厚よりも薄くなるように形成する。
この後、第１図（ｆ）に示すように、CDE（ケミカルド
ライエッチング）によりシリコン窒化膜13を除去し、さ
らにNH4F溶液によってシリコン酸化膜12を除去すること
により、単結晶シリコン層17が形成されていない基板11
の表面を露出させる。このとき、予め単結晶シリコン層
17の膜厚が素子分離用絶縁膜15のそれよりも薄くされて
いるので、シリコン酸化膜12の除去後は両者の上面の高
さがほぼ一致し、一様な平坦面が得られる。
次に第１図（ｇ）に示すように、上記単結晶シリコン層
17内にＮチャネルMOSトランジスタ18もしくはバイポー
ラトランジスタ（図示せず）等の素子を公知の製造プロ
セスによって形成すると共に、基板11の露出面にもMOS
トランジスタやバイポーラトランジスタ等の素子（図示
せず）を公知の製造プロセスによって形成する。
この実施例によれば、第１図（ｃ）の工程における選択
酸化時に、耐酸化性膜であるシリコン窒化膜13の端部の
直下に侵入して形成される酸化膜を素子分離用絶縁膜15
A及び15Bとして残すようにしたので、シリコン窒化膜13
の最少幅で決まる微細な素子分離領域を形成することが
でき、また、単結晶シリコン層17からなる素子領域の幅
も正確に制御することができる。例えば、素子分離用絶
縁膜15Bの最少幅はリソグラフィーの現在の限界値であ
る約0.5μｍ程度にすることができ、また素子領域も同
程度の幅が±0.1μｍの精度で設定することができる。
一方、基板11の表面に素子を形成する場合にLOCOS法に
より素子分離を行うと、従来と同様にバーズビークによ
る寸法誤差は生じるが必要に応じて素子を形成すること
が可能であり、必要とされる機能に応じて単結晶シリコ
ン層17とは異なった不純物濃度の基板11の表面を利用す
ることができる。
さらに基板11の表面と単結晶シリコン層17の表面との間
は、素子分離用絶縁膜15Aのなだらかな表面によって連
結されているので素子形成面の平坦化は十分であり、こ
の上に配線層を形成しても段切が発生する恐れはない。
次にこの発明の第２の実施例の方法を説明する。この実
施例の方法は、前記第１図（ａ）〜（ｄ）までの工程は
第１の実施例の場合と同じである。
次に第２図（ａ）に示すように、上記シリコン窒化膜13
をマスクに用いた異方性エッチングにより基板11をエッ
チングすることにより、その部分の反転防止層16を選択
的に除去する。
次に第２図（ｂ）に示すように、選択性を有する低温エ
ピタキシャル成長法により、上記工程で露出した基板11
を種結晶としてその表面上にＰ型の単結晶シリコン層17
を形成する。これにより、複数箇所に上記素子分離用絶
縁膜15A及び15Bによって絶縁分離された単結晶シリコン
層17が形成される。なお、このときの成長温度も例えば
400℃程度に設定される。また、この単結晶シリコン層1
7の膜厚は、その後にシリコン酸化膜12を除去すること
を考慮し、その膜厚分だけ上記素子分離用絶縁膜15の膜
厚よりも薄くなるように形成する。
この後、第２図（ｃ）に示すように、CDE（ケミカルド
ライエッチング）によりシリコン窒化膜13を除去し、さ
らにNH4F溶液によってシリコン酸化膜12を除去すること
により、単結晶シリコン層17が形成されていない基板11
の表面を露出させる。
この後、第２図（ｄ）に示すように、上記単結晶シリコ
ン層17内にＮチャネルMOSトランジスタ18や図示しない
バイポーラトランジスタ等の素子を形成すると共に、基
板11の露出面にMOSトランジスタやバイポーラトランジ
スタ等の図示しない素子を公知の製造プロセスによって
形成する。
この実施例の方法によれば、第２図（ａ）の工程を追加
し、基板11をより深くエッチングしたことにより、素子
分離用絶縁膜15A及び15Bの下面にのみ反転防止層16を形
成することができる。このため、この実施例によれば、
高濃度の反転防止層16が単結晶シリコン層17に形成され
る素子に与える悪影響、例えばバックゲート効果の発生
を防止することができる。
なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
上記各実施例ではエピタキシャル成長時に基板11と同一
導電型であるＰ型の単結晶シリコン層17を成長させる場
合について説明したが、これは基板11とは異なる導電型
であるＮ型の単結晶シリコン層を成長させるようにして
もよい。また、エピタキシャル成長時と同時に不純物を
添加せず、成長後に不純物を導入して単結晶シリコン層
17をＮ型もしくはＰ型にしてもよく、さらには成長後に
互いに異なる導電型の不純物を選択的に導入しＮ型及び
Ｐ型が混在した状態で単結晶シリコン層17を形成するよ
うにしてもよい。なお、Ｐ型の単結晶シリコン層を形成
する場合には、それ以外の単結晶シリコン層の表面をマ
スクし、Ｐ型の不純物としてボロンを加速電圧100kev、
ドーズ量２×1012〜２×1013/cm2の条件でイオン注入す
る。また、Ｎ型の単結晶シリコン層を形成する場合に
は、それ以外の単結晶シリコン層の表面をマスクし、Ｎ
型の不純物としてリンを加速電圧100kev、ドーズ量２×
1012〜２×1013/cm2の条件でイオン注入する。そして両
イオンの注入後に熱工程によって拡散を行なう。このと
き必要に応じて、種々の形状のマスクを使用することに
より、それぞれの不純物濃度は単結晶シリコン層毎に変
えることができる。
［発明の効果］ 以上説明したようにこの発明によれば、微細な素子分離
用絶縁膜を高精度に形成することができる半導体装置の
製造方法が提供できる。
【図面の簡単な説明】
第１図はこの発明の第１の実施例の方法によって製造さ
れる半導体装置を各工程順に示す断面図、第２図はこの
発明の第２の実施例の方法によって製造される半導体装
置を各工程順に示す断面図である。 11……シリコン半導体基板、12……シリコン酸化膜、13
……シリコン窒化膜、14……反転防止用のイオン注入
層、15……素子分離用絶縁膜（シリコン酸化膜）、16…
…反転防止層、17……単結晶シリコン層、18……Ｎチャ
ネルMOSトランジスタ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に表面保護膜及び耐酸化性膜
    を順次形成する工程と、 写真蝕刻法により上記耐酸化性膜を選択的に除去する工
    程と、 残存した上記耐酸化性膜をマスクに上記基板に反転防止
    用の不純物を導入する工程と、 残存した上記耐酸化性膜をマスクに用いた選択酸化法に
    より上記耐酸化性膜の端部の直下に一部が侵入するよう
    に上記基板上に酸化膜を形成する工程と、 上記耐酸化性膜をマスクに用い、異方性エッチングによ
    り上記酸化膜を上記耐酸化性膜の端部に侵入した部分を
    残して除去する工程と、 上記工程で露出した基板の表面上に選択的に単結晶シリ
    コン層を形成する工程と、 上記耐酸化性膜及び上記表面保護膜を除去する工程と、 上記工程で露出した基板表面及び上記単結晶シリコン層
    の表面に半導体素子を形成する工程と を具備したことを特徴とする半導体装置の製造方法。
  2. 【請求項２】半導体基板上に表面保護膜及び耐酸化性膜
    を順次形成する工程と、 写真蝕刻法により上記耐酸化性膜を選択的に除去する工
    程と、 残存した上記耐酸化性膜をマスクに上記基板に反転防止
    用の不純物を導入する工程と、 残存した上記耐酸化性膜をマスクに用いた選択酸化法に
    より上記耐酸化性膜の端部の直下に一部が侵入するよう
    に上記基板上に酸化膜を形成する工程と、 上記耐酸化性膜をマスクに用い、異方性エッチングによ
    り上記酸化膜を上記耐酸化性膜の端部に侵入した部分を
    残して除去する工程と、 上記耐酸化性膜をマスクに用い、異方性エッチングによ
    り上記反転防止用の不純物導入層の一部を選択的に除去
    する工程と、 上記工程で露出した基板の表面上に選択的に単結晶シリ
    コン層を形成する工程と、 上記耐酸化性膜及び上記表面保護膜を除去する工程と、 上記工程で露出した基板表面及び上記単結晶シリコン層
    の表面に半導体素子を形成する工程と を具備したことを特徴とする半導体装置の製造方法。
JP1042410A 1989-02-22 1989-02-22 半導体装置の製造方法 Expired - Fee Related JPH0775243B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1042410A JPH0775243B2 (ja) 1989-02-22 1989-02-22 半導体装置の製造方法
US07/480,899 US5100830A (en) 1989-02-22 1990-02-16 Method of manufacturing a semiconductor device
KR1019900002256A KR930003144B1 (ko) 1989-02-22 1990-02-22 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1042410A JPH0775243B2 (ja) 1989-02-22 1989-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02222161A JPH02222161A (ja) 1990-09-04
JPH0775243B2 true JPH0775243B2 (ja) 1995-08-09

Family

ID=12635299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1042410A Expired - Fee Related JPH0775243B2 (ja) 1989-02-22 1989-02-22 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5100830A (ja)
JP (1) JPH0775243B2 (ja)
KR (1) KR930003144B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4116694C2 (de) * 1990-05-31 2001-10-18 Fuji Electric Co Ltd Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US5350941A (en) * 1992-09-23 1994-09-27 Texas Instruments Incorporated Trench isolation structure having a trench formed in a LOCOS structure and a channel stop region on the sidewalls of the trench
TW299475B (ja) * 1993-03-30 1997-03-01 Siemens Ag
US5593928A (en) * 1993-11-30 1997-01-14 Lg Semicon Co., Ltd. Method of making a semiconductor device having floating source and drain regions
US5453396A (en) * 1994-05-31 1995-09-26 Micron Technology, Inc. Sub-micron diffusion area isolation with SI-SEG for a DRAM array
US5872044A (en) * 1994-06-15 1999-02-16 Harris Corporation Late process method for trench isolation
GB2291261B (en) * 1994-07-06 1999-03-24 Hyundai Electronics Ind Method of forming a field oxide film in a semiconductor device
US5554562A (en) * 1995-04-06 1996-09-10 Advanced Micro Devices, Inc. Advanced isolation scheme for deep submicron technology
US5920108A (en) * 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation
US5680345A (en) * 1995-06-06 1997-10-21 Advanced Micro Devices, Inc. Nonvolatile memory cell with vertical gate overlap and zero birds beaks
US6190952B1 (en) * 1999-03-03 2001-02-20 Advanced Micro Devices, Inc. Multiple semiconductor-on-insulator threshold voltage circuit
US6455903B1 (en) 2000-01-26 2002-09-24 Advanced Micro Devices, Inc. Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation
JP2002270685A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp 半導体装置の製造方法
WO2006075444A1 (ja) * 2005-01-12 2006-07-20 Sharp Kabushiki Kaisha 半導体装置の製造方法、及び半導体装置
WO2007023950A1 (ja) * 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置の製造方法
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244042A (ja) * 1985-04-22 1986-10-30 Nec Corp 素子分離領域の形成方法
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
JPS62290146A (ja) * 1986-06-09 1987-12-17 Toshiba Corp 半導体装置の製造方法
KR880008448A (ko) * 1986-12-17 1988-08-31 강진구 측면 격리 소자 분리방법
JP2743377B2 (ja) * 1987-05-20 1998-04-22 日本電気株式会社 半導体薄膜の製造方法
US4948456A (en) * 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth

Also Published As

Publication number Publication date
JPH02222161A (ja) 1990-09-04
US5100830A (en) 1992-03-31
KR900013613A (ko) 1990-09-05
KR930003144B1 (ko) 1993-04-22

Similar Documents

Publication Publication Date Title
JP2558931B2 (ja) 半導体装置およびその製造方法
JPH05347383A (ja) 集積回路の製法
JPH0355984B2 (ja)
JPH0775243B2 (ja) 半導体装置の製造方法
KR960001175B1 (ko) 반도체장치의 제조방법
JPS62290173A (ja) 半導体集積回路装置の製造方法
JPH0312785B2 (ja)
JPH0427706B2 (ja)
JPH0434305B2 (ja)
JPH0628282B2 (ja) 半導体装置の製造方法
JP2775765B2 (ja) 半導体装置の製造法
US4469535A (en) Method of fabricating semiconductor integrated circuit devices
US3825455A (en) Method of producing insulated-gate field-effect semiconductor device having a channel stopper region
JP2517906B2 (ja) 半導体装置の製造方法
JPS6244862B2 (ja)
JPH0366815B2 (ja)
JP2697631B2 (ja) 半導体装置の製造方法
JPH023306B2 (ja)
JPS628028B2 (ja)
JPS6322065B2 (ja)
JPS628029B2 (ja)
JPS617664A (ja) 半導体装置およびその製造方法
JPH077795B2 (ja) 半導体装置の製造方法
JPH01238058A (ja) 高速バイポーラトランジスタの製造方法
JPH0235465B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees