JPH077795B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH077795B2 JPH077795B2 JP27305985A JP27305985A JPH077795B2 JP H077795 B2 JPH077795 B2 JP H077795B2 JP 27305985 A JP27305985 A JP 27305985A JP 27305985 A JP27305985 A JP 27305985A JP H077795 B2 JPH077795 B2 JP H077795B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation resistant
- substrate
- ion
- resistant film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法の改良に係わる。
従来、半導体装置は、例えば第２図（ａ）〜（ｃ）に示
すように製造されている。まず、表面の結晶方位100のP
-型のシリコン基板１上に、厚さ約900Åの熱酸化膜２、
厚さ約2500Åのシリコン窒化膜３を順次形成する（第２
図（ａ）図示）。つづいて、このシリコン窒化膜３上に
レジスト膜４を形成した後、このレジスト膜にフィール
ド酸化膜形成予定部に対応して写真蝕刻法により窓５を
開口した。次いで、このレジスト膜４をマスクとして反
応性イオンエッチングにより、前記窓５より露出するシ
リコン窒化膜３を選択的に除去して該シリコン窒化膜３
に窓６を開口した。しかる後、シリコン窒化膜３の窓６
とレジスト膜４の窓５を介して、熱酸化膜２を貫通して
シリコン基板１内に、反転防止用の不純物を高濃度でイ
オン注入し、イオン注入層７を形成する（第２図（ｂ）
図示）。更に、前記レジスト膜４を除去した後、残存し
たシリコン窒化膜３をマスクとして酸化性の雰囲気で熱
酸化を施し、厚さ約8000Åのフィールド酸化膜８を形成
する。この熱処理によって前記イオン注入層７は、拡散
してフィールド酸化膜８の直下に高濃度の反転防止層９
が形成される。ひきつづき、前記シリコン窒化膜８を除
去した後、フィールド酸化膜で囲まれた島領域に不純物
拡散等の処理を施して、所定の使用を満たした半導体装
置を得る（第２図（ｃ）図示）。
すように製造されている。まず、表面の結晶方位100のP
-型のシリコン基板１上に、厚さ約900Åの熱酸化膜２、
厚さ約2500Åのシリコン窒化膜３を順次形成する（第２
図（ａ）図示）。つづいて、このシリコン窒化膜３上に
レジスト膜４を形成した後、このレジスト膜にフィール
ド酸化膜形成予定部に対応して写真蝕刻法により窓５を
開口した。次いで、このレジスト膜４をマスクとして反
応性イオンエッチングにより、前記窓５より露出するシ
リコン窒化膜３を選択的に除去して該シリコン窒化膜３
に窓６を開口した。しかる後、シリコン窒化膜３の窓６
とレジスト膜４の窓５を介して、熱酸化膜２を貫通して
シリコン基板１内に、反転防止用の不純物を高濃度でイ
オン注入し、イオン注入層７を形成する（第２図（ｂ）
図示）。更に、前記レジスト膜４を除去した後、残存し
たシリコン窒化膜３をマスクとして酸化性の雰囲気で熱
酸化を施し、厚さ約8000Åのフィールド酸化膜８を形成
する。この熱処理によって前記イオン注入層７は、拡散
してフィールド酸化膜８の直下に高濃度の反転防止層９
が形成される。ひきつづき、前記シリコン窒化膜８を除
去した後、フィールド酸化膜で囲まれた島領域に不純物
拡散等の処理を施して、所定の使用を満たした半導体装
置を得る（第２図（ｃ）図示）。
しかしながら、従来技術によれば、イオン注入層７はフ
ィールド酸化膜８の形成時に、フィールド酸化膜８の端
の直下まで形成されることになる。従って、第３図に示
すように、素子領域内に不純物拡散等より基板１とは逆
タイプの拡散層10を形成した場合、この拡散層10と高濃
度の反転防止層９は接する。その結果、拡散層10の耐性
（降伏電圧）は、基板１と接している場合より低下し、
高電圧下で使用するところの半導体装置では十分な耐性
を得る事が困難となる。
ィールド酸化膜８の形成時に、フィールド酸化膜８の端
の直下まで形成されることになる。従って、第３図に示
すように、素子領域内に不純物拡散等より基板１とは逆
タイプの拡散層10を形成した場合、この拡散層10と高濃
度の反転防止層９は接する。その結果、拡散層10の耐性
（降伏電圧）は、基板１と接している場合より低下し、
高電圧下で使用するところの半導体装置では十分な耐性
を得る事が困難となる。
本発明は上記事情に鑑みてなされたもので、高濃度の反
転防止層と素子領域の拡散層の接触を防止することによ
り、拡散層の耐性の増大を容易に得ることができる半導
体装置の製造方法を提供することを目的とする。
転防止層と素子領域の拡散層の接触を防止することによ
り、拡散層の耐性の増大を容易に得ることができる半導
体装置の製造方法を提供することを目的とする。
本発明は、半導体基板上に絶縁膜、耐酸化性膜を順次積
層する形成する工程と、前記耐酸化性膜をパターニング
して窓を有した耐酸化性膜パターンを形成する工程と、
この耐酸化性膜パターンの窓から前記基板に不純物をイ
オン注入する工程と、全面に異方性エッチング可能な被
膜を堆積した後、これを異方性イオンエッチングにより
除去し前記耐酸化性膜パターンの側壁にこの被膜を残存
させる工程と、この残存した被膜及び前記耐酸化性膜パ
ターンをマスクとして前記基板に不純物をイオン注入す
る工程と、前記被膜を除去する工程と、前記耐酸化性膜
パターンをマスクとして前記基板表面にフィールド酸化
膜を形成する工程とを具備することをと特徴とし、もっ
て高濃度の反転防止層と素子領域の拡散層の接触を防
止、拡散層の耐性の増大することを図ったものである。
層する形成する工程と、前記耐酸化性膜をパターニング
して窓を有した耐酸化性膜パターンを形成する工程と、
この耐酸化性膜パターンの窓から前記基板に不純物をイ
オン注入する工程と、全面に異方性エッチング可能な被
膜を堆積した後、これを異方性イオンエッチングにより
除去し前記耐酸化性膜パターンの側壁にこの被膜を残存
させる工程と、この残存した被膜及び前記耐酸化性膜パ
ターンをマスクとして前記基板に不純物をイオン注入す
る工程と、前記被膜を除去する工程と、前記耐酸化性膜
パターンをマスクとして前記基板表面にフィールド酸化
膜を形成する工程とを具備することをと特徴とし、もっ
て高濃度の反転防止層と素子領域の拡散層の接触を防
止、拡散層の耐性の増大することを図ったものである。
以下、本発明の一実施例を第１図（ａ）〜（ｆ）を参照
して説明する。
して説明する。
［１］まず、例えば結晶方位100で比抵抗２〜３ΩcmのP
-型のシリコン基板21上に、絶縁膜としての厚さ900Åの
熱酸化膜22を形成した。つづいて、この熱酸化膜22上
に、耐酸化性膜としての厚さ2500Åのシリコン窒化膜23
を形成した（第１図（ａ）図示）。ここで、シリコン窒
化膜23は、例えば低温CVD（Chemical Vapour Depositio
n）法で行なうことができる。次いで、前記シリコン窒
化膜23上に、フィールド酸化膜形成予定部に対応した領
域に窓を有するレジスト膜24を形成した。しかる後、こ
のレジスト膜24をマスクとして前記シリコン窒化膜23を
CDE（Chemical Dry Etching）法によりエッチングし、
窓25を有した窒化膜パターン23aを形成した。更に、前
記レジスト膜24及び窒化膜パターン23aをマスクとして
前記基板21に第１のＰ型不純物例えば″B+をイオン注入
し、不純物層26を形成した（第１図（ｂ）図示）。ここ
で、イオン注入の条件は、加速電圧100KeV、ドーズ量約
６×1012cm-2に設定した。
-型のシリコン基板21上に、絶縁膜としての厚さ900Åの
熱酸化膜22を形成した。つづいて、この熱酸化膜22上
に、耐酸化性膜としての厚さ2500Åのシリコン窒化膜23
を形成した（第１図（ａ）図示）。ここで、シリコン窒
化膜23は、例えば低温CVD（Chemical Vapour Depositio
n）法で行なうことができる。次いで、前記シリコン窒
化膜23上に、フィールド酸化膜形成予定部に対応した領
域に窓を有するレジスト膜24を形成した。しかる後、こ
のレジスト膜24をマスクとして前記シリコン窒化膜23を
CDE（Chemical Dry Etching）法によりエッチングし、
窓25を有した窒化膜パターン23aを形成した。更に、前
記レジスト膜24及び窒化膜パターン23aをマスクとして
前記基板21に第１のＰ型不純物例えば″B+をイオン注入
し、不純物層26を形成した（第１図（ｂ）図示）。ここ
で、イオン注入の条件は、加速電圧100KeV、ドーズ量約
６×1012cm-2に設定した。
［２］次に、前記レジスト膜24を剥離した後、全面に30
00Åの多結晶シリコン膜27を堆積し、ひきつづきこれを
異方性イオンエッチングによりエッチングして前記多結
晶シリコン膜27を前記窒化膜パターン23aの側壁のみに
残存させた。ここで、多結晶シリコン膜の堆積は例えば
低温CVD法で、また異方性エッチングはRIE（反応性イオ
ンエッチング）で行なった。つづいて、この残存した多
結晶シリコン膜27及び前記窒化膜パターン23aをマスク
として前記基板21に第２のｐ型不純物例えば″B+を高濃
度でイオン注入し、不純物層28を形成した（第１図
（ｃ）図示）。ここで、イオン注入条件は、加速電圧10
0KeV、ドーズ量５×1013cm-2の条件に設定した。この
後、前記多結晶シリコン膜27を除去した（第１図（ｄ）
図示）。ここで、除去方法としては、例えば95ml,HNO3
（65％）、5ml,HF（40％）を20:1で混合した溶液に1g,N
aNO2を少量添加したエッチング液で10〜20秒程度でエッ
チングした。次いで、前記窒化膜パターン23aをマスク
として前記基板21の表面に燃焼酸化を行ない、厚さ約80
00Åのフィールド酸化膜29を形成した。この際、燃焼酸
化は、例えばH2＋O2雰囲気中で1000℃、約200分程度で
行なった。この熱処理により前記第１の不純物層24及び
第２の不純物層28中の不純物は夫々拡散し、前記フィー
ルド酸化膜29の下で素子領域に近い端部には低濃度のＰ
型の第１反転防止層30が形成され、かつフィールド酸化
膜29の下で素子領域から離れた基板領域には高濃度のＰ
型の第２反転防止層31がが形成された（第１図（ｅ）図
示））。更に、前記窒化膜パターン23aをCDE法等でエッ
チング除去した後、フィールド酸化膜29で囲まれた素子
領域にN+型の拡散層32を形成し、所定の使用を満足した
半導体装置を製造した（第１図（ｆ）図示）。
00Åの多結晶シリコン膜27を堆積し、ひきつづきこれを
異方性イオンエッチングによりエッチングして前記多結
晶シリコン膜27を前記窒化膜パターン23aの側壁のみに
残存させた。ここで、多結晶シリコン膜の堆積は例えば
低温CVD法で、また異方性エッチングはRIE（反応性イオ
ンエッチング）で行なった。つづいて、この残存した多
結晶シリコン膜27及び前記窒化膜パターン23aをマスク
として前記基板21に第２のｐ型不純物例えば″B+を高濃
度でイオン注入し、不純物層28を形成した（第１図
（ｃ）図示）。ここで、イオン注入条件は、加速電圧10
0KeV、ドーズ量５×1013cm-2の条件に設定した。この
後、前記多結晶シリコン膜27を除去した（第１図（ｄ）
図示）。ここで、除去方法としては、例えば95ml,HNO3
（65％）、5ml,HF（40％）を20:1で混合した溶液に1g,N
aNO2を少量添加したエッチング液で10〜20秒程度でエッ
チングした。次いで、前記窒化膜パターン23aをマスク
として前記基板21の表面に燃焼酸化を行ない、厚さ約80
00Åのフィールド酸化膜29を形成した。この際、燃焼酸
化は、例えばH2＋O2雰囲気中で1000℃、約200分程度で
行なった。この熱処理により前記第１の不純物層24及び
第２の不純物層28中の不純物は夫々拡散し、前記フィー
ルド酸化膜29の下で素子領域に近い端部には低濃度のＰ
型の第１反転防止層30が形成され、かつフィールド酸化
膜29の下で素子領域から離れた基板領域には高濃度のＰ
型の第２反転防止層31がが形成された（第１図（ｅ）図
示））。更に、前記窒化膜パターン23aをCDE法等でエッ
チング除去した後、フィールド酸化膜29で囲まれた素子
領域にN+型の拡散層32を形成し、所定の使用を満足した
半導体装置を製造した（第１図（ｆ）図示）。
本発明によれば、第１図（ｂ）及び第１図（ｃ）で夫々
別々のマスクを用いてボロンを異なる条件でイオン注入
し、しかる後燃焼酸化することにより、素子領域内に形
成したN+型の拡散層32と高濃度のＰ型の第２反転防止層
31の間に、低濃度のＰ型の第１反転防止層30を形成する
ため、N+型の拡散層32と第２反転防止層31が直接接する
ことを防止し、加工精度、集積度を変化させることな
く、拡散層32の耐性（降伏電圧）を増大させることが可
能となる。
別々のマスクを用いてボロンを異なる条件でイオン注入
し、しかる後燃焼酸化することにより、素子領域内に形
成したN+型の拡散層32と高濃度のＰ型の第２反転防止層
31の間に、低濃度のＰ型の第１反転防止層30を形成する
ため、N+型の拡散層32と第２反転防止層31が直接接する
ことを防止し、加工精度、集積度を変化させることな
く、拡散層32の耐性（降伏電圧）を増大させることが可
能となる。
事実、測定したデータによると、不純物濃度１×1016cm
-3のＰ型、両方位（100）基板内に形成した不純物濃度
約1.2×1020cm-3のＮ型の拡散層の耐性は、第１、第２
の反転防止層を上記実施例に示す条件で形成した場合、
従来法では10〜12Vであるのに対し、本発明法によれば1
6〜18V程度まで向上する。従って、本発明をEPROM、E2P
ROMなど高電圧により動作を余儀無くされる半導体装置
に応用すると効果的である。
-3のＰ型、両方位（100）基板内に形成した不純物濃度
約1.2×1020cm-3のＮ型の拡散層の耐性は、第１、第２
の反転防止層を上記実施例に示す条件で形成した場合、
従来法では10〜12Vであるのに対し、本発明法によれば1
6〜18V程度まで向上する。従って、本発明をEPROM、E2P
ROMなど高電圧により動作を余儀無くされる半導体装置
に応用すると効果的である。
なお、上記実施例では、第１の不純物を基板内にイオン
注入することにより低濃度の第１反転防止層を形成した
が、半導体装置を完成した場合のフィールド酸化膜上の
配線（アルミ、多結晶シリコン）と基板、または拡散層
と基板間の容量を低下させ半導体装置の高速化を図る目
的で、基板とは逆タイプの不純物をイオン注入すること
や、製造工程の簡略化の目的から特にイオン注入しない
ことも考えられる。
注入することにより低濃度の第１反転防止層を形成した
が、半導体装置を完成した場合のフィールド酸化膜上の
配線（アルミ、多結晶シリコン）と基板、または拡散層
と基板間の容量を低下させ半導体装置の高速化を図る目
的で、基板とは逆タイプの不純物をイオン注入すること
や、製造工程の簡略化の目的から特にイオン注入しない
ことも考えられる。
また、上記実施例では、Ｐ型の表面に形成したN+型の拡
散層の耐性を向上する場合について述べたが、これに限
定されない。例えば、Ｐウェル内のN+型の拡散層、Ｎ型
の基板の表面のP+の拡散層、Ｎウェル内のP+型の拡散層
においても同様に本発明を適用を適用できる。
散層の耐性を向上する場合について述べたが、これに限
定されない。例えば、Ｐウェル内のN+型の拡散層、Ｎ型
の基板の表面のP+の拡散層、Ｎウェル内のP+型の拡散層
においても同様に本発明を適用を適用できる。
以上詳述した如く本発明によれば、高濃度の反転防止層
と素子領域の不純物拡散層の接触を防止することによ
り、拡散層の耐性を容易に増大できる半導体装置の製造
方法を提供できる。
と素子領域の不純物拡散層の接触を防止することによ
り、拡散層の耐性を容易に増大できる半導体装置の製造
方法を提供できる。
第１図（ａ）〜（ｆ）は本発明の一実施例に係る半導体
装置の製造方法を製造工程順に示す断面図、第２図
（ａ）〜（ｃ）は従来の半導体装置の製造方法を製造工
程順に示す断面図、第３図は従来法の問題点を説明する
ための断面図である。 21…P-型のシリコン基板、22…熱酸化膜、23…シリコン
窒化膜、23a…窒化膜パターン、26、28…不純物層、27
…多結晶シリコン膜、29…フィールド酸化膜、30、31…
反転防止層、32…N+型の拡散層。
装置の製造方法を製造工程順に示す断面図、第２図
（ａ）〜（ｃ）は従来の半導体装置の製造方法を製造工
程順に示す断面図、第３図は従来法の問題点を説明する
ための断面図である。 21…P-型のシリコン基板、22…熱酸化膜、23…シリコン
窒化膜、23a…窒化膜パターン、26、28…不純物層、27
…多結晶シリコン膜、29…フィールド酸化膜、30、31…
反転防止層、32…N+型の拡散層。
Claims (2)
- 【請求項１】半導体基板上に絶縁膜、耐酸化性膜を順次
積層する工程と、前記耐酸化性膜をパターニングして窓
を有した耐酸化性膜パターンを形成する工程と、この耐
酸化性膜パターンの窓から前記基板に不純物をイオン注
入する工程と、全面に異方性エッチング可能な被膜を堆
積した後、これを異方性イオンエッチングにより除去し
前記耐酸化性膜パターンの側壁にこの被膜を残存させる
工程と、この残存した被膜及び前記耐酸化性膜パターン
をマスクとして前記基板に不純物をイオン注入する工程
と、前記被膜を除去する工程と、前記耐酸化性膜パター
ンをマスクとして前記基板表面にフィールド酸化膜を形
成する工程とを具備することを特徴とする半導体装置の
製造方法。 - 【請求項２】絶縁膜としてシリコン酸化膜を、耐酸化性
膜としてシリコン窒化膜を、かつ異方性エッチング可能
な被膜として多結晶シリコン膜を用いることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27305985A JPH077795B2 (ja) | 1985-12-03 | 1985-12-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27305985A JPH077795B2 (ja) | 1985-12-03 | 1985-12-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131538A JPS62131538A (ja) | 1987-06-13 |
| JPH077795B2 true JPH077795B2 (ja) | 1995-01-30 |
Family
ID=17522576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27305985A Expired - Lifetime JPH077795B2 (ja) | 1985-12-03 | 1985-12-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077795B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110837A (ja) * | 1989-09-26 | 1991-05-10 | Seiko Instr Inc | 半導体装置の製造方法 |
| US5512495A (en) * | 1994-04-08 | 1996-04-30 | Texas Instruments Incorporated | Method of manufacturing extended drain resurf lateral DMOS devices |
-
1985
- 1985-12-03 JP JP27305985A patent/JPH077795B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62131538A (ja) | 1987-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4125426A (en) | Method of manufacturing semiconductor device | |
| US5100830A (en) | Method of manufacturing a semiconductor device | |
| US4600445A (en) | Process for making self aligned field isolation regions in a semiconductor substrate | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPH077795B2 (ja) | 半導体装置の製造方法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JP2517906B2 (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPH0313745B2 (ja) | ||
| JPH0126186B2 (ja) | ||
| JPS5559778A (en) | Method of fabricating semiconductor device | |
| JPS57196543A (en) | Manufacture of semiconductor device | |
| JPS5834939B2 (ja) | ハンドウタイソウチ | |
| JPS6322065B2 (ja) | ||
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JP2685448B2 (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JPS6145392B2 (ja) | ||
| JPH0352221B2 (ja) | ||
| JPH04129275A (ja) | 半導体装置 | |
| JPS6115589B2 (ja) | ||
| JPH0564457B2 (ja) | ||
| JPH0245329B2 (ja) |