JPH01238058A - 高速バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（概要］ 立型構造を有する高速バイポーラトランジスタの製造方
決の改良に関し、 マスクを使用することなく、また、複雑なプロセスを必
要とすることなく、外部ベースの中央にセルファライン
で真性ベースを形成し、さらに、この真性ベースの中央
にセルファラインでエミッタを形成する立型構造の高速
バイポーラトランジスタの製造方法を提供することを目
的とし、一導電型の半導体層上に窒化シリコン膜を形成
し、該窒化シリコン膜上に二酸化シリコンを主成分とす
る物質の層を形成し、該二酸化シリコンを主成分とする
物質の層を外部ベース形成予定領域から除去し、全面に
窒化シリコン層を形成し、コントロールエツチングをな
して前記二酸化シリコンを主成分とする物質の層を露出
し、少なくとも真性ベース形成予定領域をカバーするマ
スクを使用して、真性ベース形成予定領域上に二酸化シ
リコンを主成分とする物質の層を残し、外部ベース形成
予定領域上に窒化シリコン層を残してその他の領域の前
記半導体層１を露出し、前記窒化シリコン層をマスクと
して、前記半導体層を選択酸化してフィールド絶縁膜を
形成し、前記二酸化シリコンを主成分とする物質の層を
マスクとして、前記窒化シリコン層と該窒化シリコン層
の下に形成されている前記窒化シリコン膜とを除去し、
第１の多結晶シリコン層を形成して、一導電型の不純物
を導入し、前記二酸化シリコンを主成分とする物質の層
を選択エツチングし、前記第１の多結晶シリコン層を酸
化して表層に絶縁膜を形成し、一導電型の不純物を導入
して真性ベースを形成し熱処理をなして外部ベースを形
成し、前記真性ベース形成領域の窒化シリコン膜をエツ
チングして、第２の多結晶シリコン層を形成し、反対導
電型の不純物を導入して熱処理をなし、前記真性ベース
の中央にエミッタを形成する工程をもって構成される。

〔産業上の利用分野］ 高速バイポーラトランジスタの集積度を向上し、使用マ
スク数を減少し、作業工数を減縮することを可能にする
高速バイポーラトランジスタの製造方法の改良に関する
。

〔従来の技術］ 従来技術に係る高速バイポーラトランジスタの１例を図
を参照して説明する。

第１３図、第１４図参照 第１３図は第１４図のＡ−Ａ断面図である。

図において、１９ばＰ型のシリコン基板であり、２０は
高濃度ｎ型の埋め込み層であり、１はコレクタをなすｎ
型エピタキシャル層であり、１０は高濃度ｎ型コレクタ
電極コンタクト領域であり、７はフィールド絶縁膜であ
り、２１はベース電極引き出し領域であり、１８はコレ
クタ電極であり、１７はベース電極であり、１６はエミ
ッタ電極である。

コレクタをなすｎ型エピタキシャル層１上の素子形成領
域の外周にＰ型の外部ベース１３が形成され、その中央
にＰ型の真性ベース１２が形成され、その中央にｎ型の
エミッタ１５が形成される立型構造となっている。

〔発明が解決しようとする課題〕

か−る立型構造の高速バイポーラトランジスタを製造す
るには、多数のマスクを必要とし、マスクを替える毎に
不可避的にマスクの位置合わせが必要となり、それだけ
マスク位置合わせ誤差に対する裕度を大きくする必要が
あり、半導体装置の集積度が低下することとなる。また
、多数のマスクを使用すれば、当然、作業工程が増加す
る。

本発明の目的は、この欠点を解消することにあり、マス
クを使用することなく、また、複雑なプロセスを必要と
することなく、外部ベースの中央にセルファラインで真
性ベースを形成し、さらに、この真性ベースの中央にセ
ルファラインでエミッタを形成する立型構造の高速バイ
ポーラトランジスタの製造方法を提供することにある。

〔課題を解決するための手段〕

上記の目的は、下記の手段によって達成することができ
る。

第１ａ回参照 一導電型の半導体層（１）上に窒化シリコン膜（２）を
厚さｉ　、　ｏｏｏ人程度に形成し、その上に二酸化シ
リコンを主成分とする物質の層（３）を厚さ５，０００
人程度に形成する。

第１ｂ図参照 外部ベース形成予定領域に開口を有するレジストマスク
を形成し、フン酸等を使用してエツチングし、外部ベー
ス形成予定領域から二酸化シリコンを主成分とする物質
の層を除去し、全面にＣＶＤ法を使用して窒化ソリコン
層（４）を厚さ５．Ｏｏｏ’ｃ程度に形成する。

第１ｃ図参照 窒化シリコン層（４）のコントロールエツチングをなし
て二酸化シリコンを主成分とする物質の層（３）を露出
する。

第１ｄ図参照 少なくとも真性ベース形成予定領域をカバーするレジス
トマスクを形成し、フ・ン酸等を使用してエツチングし
、真性ベース形成予定領域上の二酸化シリコンを主成分
とする物質の層（３１）を残してその他の二酸化シリコ
ンを主成分とする物質の層（３）を除去し、さらに熱リ
ン酸等を使用してエツチングし、除去された二酸化シリ
コンを主成分とする物質の層（３）の下に形成されてい
る薄い窒化シリコン膜（２）を除去して半導体層（１）
を露出し、窒化シリコン層（４）をマスクとして選択酸
化してフィールド絶縁膜（７）を形成する。この工程で
使用される少なくとも真性ベース形成予定領域をカバー
するレジストマスクは、それ程精度を要求されない。

第１ｅ図参照 熱リン酸等を使用してエツチングし、窒化シリコン層（
４）とその下に形成されている窒化シリコン膜（２）と
を除去し、ＣＶＤ法を使用して第１の多結晶シリコン層
（８）を厚さｓ、ｏｏｏ人程度に形成し、一導電型不純
物をイオン注入し、二酸化シリコンを主成分とする物質
の層（３１）上に形成された多結晶シリコン層を選択的
にエッチング除去する。

第１ｆ図参照 フン酸等を使用してエツチングして二酸化シリコンを主
成分とする物質の層（３１）を除去し、酸化して第１の
多結晶シリコン層（８）の表層に厚さ３．０００人程度
の絶縁膜（１１）を形成し、一導電型の不純物をイオン
注入して真性ベース（１２）を形成し、熱処理して第１
の多結晶シリコン層（８）中の一導電型不純物を半導体
層（１）中に拡散して外部ベース（１３）を形成する。

第１ｇ図参照 真性ベース形成領域の窒化シリコンＩＩ！（２）を熱リ
ン酸等を使用してエツチング除去し、第２の多結晶シリ
コン層（１４）を厚さ５，０００人程度に形成し、反対
導電型の不純物をイオン注入して熱処理をなし、真性ベ
ース（１２）の中央にエミッタ（１５）を形成する。

なお、前記の窩速バイポーラトランジスタの製造方法に
おいて、一導電型の半導体層（１）上に窒化シリコン膜
（２）を形成する前記工程に代えて、−ｉｔ型の半導体
層（１）上に二酸化シリコン膜を形成した後窒化シリコ
ン膜（２）を形成し、窒化シリコン膜（２）を除去する
前記工程に続けて、除去された窒化シリコン膜（２）の
下に形成されている二酸化シリコン膜を除去する工程を
追加することによっても達成される。

〔作用〕

一導電型の半導体層１上に二酸化シリコンを主成分とす
る物質のＮ３を形成し、これをバターニングしてベース
形成領域から除去する時のみに高精度のマスクを必要と
し、それ以降の工程においては位置合わせ誤差が問題と
なるような高精度のマスクを使用することなく、セルフ
ァラインで外部ベースの中央に真性ベースが形成され、
さらに、真性ベースの中央にエミッタが形成される。

半導体層ｌと窒化シリコン膜２との間に二酸化シリコン
膜を形成すると、フィールド絶縁膜形成時の熱酸化工程
において、ストレス緩衝膜として使用すれば、半導体層
１に欠陥が発生しなくなるという効果がある。

〔実施例〕

以下、図面を参照しつ一２本発明の一実施例に係る高速
バイポーラトランジスタの製造方法について説明する。

第２図参照 例えばＰ−シリコン基板１９上に高濃度ｎ゛埋め込み層
２０を形成し、ｎ−エピタキシャル層１を形成した後、
ＣＶＤ法を使用して窒化シリコン膜２を厚さ約１，００
０人に形成し、さらに、ＣＶＤ法を使用して二酸化シリ
コン層３を厚さ約５，０００人に形成する。なお、二酸
化シリコンに代えて、二酸化シリコンを主成分とする物
質であるリン珪酸ガラス、ホウリン珪酸ガラスを使用し
てもよい。

第３図参照 外部ベース形成領域５とコレクタ電極形成領域６とに開
口を有するレジストマスクを形成し、フッ酸等を使用し
てエツチングし、二酸化シリコン層３を外部ベース形成
領域５とコレクタ電極形成領域６とから除去した後、Ｃ
ＶＤ法を使用して窒化シリコン膜４を厚さ約ｓ　、　ｏ
ｏｏ人に形成する。

第４図参照 窒化シリコン層４のコントロールエツチングをなして、
二酸化シリコン層３の表面を露出する。

第５図参照 少なくとも真性ベース形成領域の二酸化シリコン層をカ
バーする精度の低いレジストマスクを形成し、フッ酸等
を使用して二酸化シリコン層３をエツチングし、真性ベ
ース形成領域のみに二酸化シリコン層３１を残留し、そ
の他の領域の二酸化シリコン層３を除去する。窒化シリ
コン層４と窒化シリコン膜２とはそのま一残留する。

第６図参照 熱リン酸等を使用してエツチングし、二酸化シリコン層
３１と窒化シリコン層４とに覆われていない領域の窒化
シリコン膜２を除去してｎ−エピタキシャル層１を露出
する。この場合、レジストマスクに覆われていない領域
の窒化シリコン層４もエツチングされるが、窒化シリコ
ン層４は窒化シリコン膜２より約４，０００人厚く形成
されているので、約４　、０００人厚残留する。

第７図参照 窒化シリコン層４をマスクとして選択酸化し、厚さ約ｓ
、ｏｏｏ人のフィールド絶縁膜７を形成する。

第８図参照 熱リン酸等を使用してエツチングし、窒化シリコン層４
とその下に形成されている窒化シリコン膜２とを除去し
、ＣＶＤ法を使用して厚さ約５．０００人の多結晶シリ
コン層を形成し、Ｐ型の不純物例えばポロンをイオン注
入してＰ３型の第１の多結晶シリコン層８を形成する。

第１の多結晶シリコン層８のコントロールエツチングを
なして、二酸化シリコン層３１上から除去する。

第９図参照 コレクタ電極形成領域とベース電極引き出し領域とベー
ス電極形成領域との上に窒化シリコン膜を形成し、これ
をマスクとして選択酸化し、酸化膜９を形成する。コレ
クタ電極形成領域から窒化シリコンマスクを除去してｎ
型不純物例えばリンをイオン注入してｎ゛コレクタ電極
コンタクト領域１０を形成するとともに、コレクタ電極
形成領域のＰ゛型の第１の多結晶シリコン層８をｎ型の
第１の多結晶シリコン１８１に転換する。

第１０図参照 窒化シリコンマスクを除去し、フッ酸等を使用して二酸
化シリコン層３１をエッチングし、コレクタ電極形成領
域とベース電極形成領域とにレジストマスクを形成して
酸化し、ベース電極引き出し領域のＰ゛型の第１の多結
晶シリコン層８の表面に厚さ約３，０００人の二酸化シ
リコン絶縁膜１１を形成してベース領域とエミッタ領域
とを分離する。

Ｐ型不純物例えばボロンを窒化シリコン膜２を介してイ
オン注入してＰ−型の真性ベース１２を形成し、熱処理
をなしてＰ゛型の第１の多結晶シリコン層日中のＰ型不
純物をエピタキシャル層１の表面に拡散してＰ゛型の外
部ベース１３を形成する。

第１１図参照 熱リン酸等を使用して窒化シリコン膜２をエツチングし
、全面に厚さ約５．０００人の多結晶シリコン層を形成
し、ｎ型不純物例えばリンをイオン注入してｎ゛型の第
２の多結晶シリコン層１４を形成し、熱処理をなしてｎ
゛型の第２の多結晶シリコン層１４中のｎ型不純物を真
性ベース１２の表層に拡散してｎ゛型のエミッタ１５を
形成する。

第１２図参照 フォトリソグラフィー法を使用してｎ゛型の第２の多結
晶シリコン層１４をバターニングしてエミッタ電極形成
領域のみに残留してその他の領域から除去し、蒸着法・
スパッタリング法を使用して全面にアルミニウム層を形
成し、バターニングしてエミッタ電極１６、ベース電極
１７、コレクタ電極１８を形成する。

上記のとおり、マスクを使用することなくセルファライ
ンで外部ベースの中央に真性ベースを形成し、真性ベー
スの中央にエミッタを形成することができ、マスク位置
合わせ誤差に対する裕度を考慮する必要がないので、集
積度が向上し、作業工数も低減する。

〔発明の効果〕

以上説明せるとおり、本発明に係る高速バイポーラトラ
ンジスタの製造方法においては、半導体層１上に二酸化
シリコンを主成分とする物質の層を形成し、これをバタ
ーニングしてベース形成領域から除去する時のみに高精
度のマスクを必要おし、それ以降の工程において使用す
るマスクは精度の低いマスクで十分であり、位置合わせ
誤差に対する裕度を考慮する必要がない。また、セルフ
ァラインで外部ベースの中央に真性ベース電極引し、真
性ベースの中央にエミッタを形成することができるので
、各素子間のばらつきの少ない高速バイポーラトランジ
スタが形成され、集積度が向上し、作業工数も低減する
。なお、半導体層と窒化シリコン膜の間に二酸化シリコ
ン膜を形成しておけばフィールド絶縁膜形成時に緩衝膜
として作用し、半導体層に欠陥が発生することを防止す
るのに効果的である。

【図面の簡単な説明】

第１ａ〜１ｇ図は、本発明の高速バイポーラトランジス
タの製造方法の要旨に係る工程図である。 第２〜１２図は、本発明の一実施例に係る高速バイポー
ラトランジスタの製造方法の工程図である。 第１３図は、従来技術に係る高速バイポーラトランジス
タの断面図である。 第１４図は、従来技術に係る高速バイポーラトランジス
タの平面図である。 １・・・一導電型半導体層（ｎ−エピタキシャル層）、 ２１０．窒化シリコン膜、 ３．３１．　、　、二酸化シリコンを主成分とする物質
の層、 ４００．窒化シリコン層、 ５０９．外部ベース形成領域、 ６０１．コレクタ電極形成領域、 ７１３．フィールド絶縁膜、 ８、、、Ｐ”第１の多結晶シリコン層、８１、、、ｎ”
第１の多結晶シリコン層、９１３．酸化膜、 １０、　、　、　　コレクタ電極コンタクト領域、１１
、　、　、絶縁膜、 １２０．　、真性ベース、 １３．　、　、外部ベース、 １４、　、　、第２の多結晶シリコン層、１５、　、　
、　　エミッタ、 １６、　、　、　　エミッタ電極、 １７、　、　、ベース電極、 １Ｂ、　、　、　　コレクタ電極、 １９、　、　、　　シリコン基板、 ２０、　、　、埋め込み層、 ２１、　、　、ベース電極引き出し領域。

Claims (1)

1. 【特許請求の範囲】 〔１〕一導電型の半導体層（１）上に窒化シリコン膜（
   ２）を形成し、該窒化シリコン膜（２）上に二酸化シリ
   コンを主成分とする物質の層（３）を形成し、 該二酸化シリコンを主成分とする物質の層（３）を外部
   ベース形成予定領域から除去し、全面に窒化シリコン層
   （４）を形成し、コントロールエッチングをなして前記
   二酸化シリコンを主成分とする物質の層（３）を露出し
   、 少なくとも真性ベース形成予定領域をカバーするマスク
   を使用して、真性ベース形成予定領域上に二酸化シリコ
   ンを主成分とする物質の層（３１）を残し、外部ベース
   形成予定領域上に窒化シリコン層（４）を残してその他
   の領域の前記半導体層（１）を露出し、 前記窒化シリコン層（４）をマスクとして、前記半導体
   層（１）を選択酸化してフィールド絶縁膜（７）を形成
   し、 前記二酸化シリコンを主成分とする物質の層（３１）を
   マスクとして、前記窒化シリコン層（４）と該窒化シリ
   コン層（４）の下に形成されている前記窒化シリコン膜
   （２）とを除去し、第１の多結晶シリコン層（８）を形
   成して、一導電型の不純物を導入し、 前記二酸化シリコンを主成分とする物質の層（３１）を
   選択エッチングし、前記第１の多結晶シリコン層（８）
   を酸化して表層に絶縁膜（１１）を形成し、一導電型の
   不純物を導入して真性ベース（１２）を形成し熱処理を
   なして外部ベース（１３）を形成し、 前記真性ベース形成領域の窒化シリコン膜（２）をエッ
   チングして、第２の多結晶シリコン層（１４）を形成し
   、反対導電型の不純物を導入して熱処理をなし、前記真
   性ベース（１２）の中央にエミッタ（１５）を形成する 工程を有することを特徴とする高速バイポーラトランジ
   スタの製造方法。 〔２〕前記一導電型の半導体層（１）上に前記窒化シリ
   コン膜（２）を形成する前記工程に代えて、前記一導電
   型の半導体層（１）上に二酸化シリコン膜を形成した後
   前記窒化シリコン膜（２）を形成することとし、 前記窒化シリコン層（４）と窒化シリコン層（４）の下
   に形成されている前記窒化シリコン（２）とを除去する
   前記工程に続けて、前記除去された窒化シリコン膜（２
   ）の下に形成されている前記二酸化シリコン膜を除去す
   る工程を付加し、前記真性ベース形成領域の前記窒化シ
   リコン膜（２）を除去する前記工程に続けて、前記除去
   された窒化シリコン膜（２）の下に形成されている前記
   二酸化シリコン膜を除去する工程を付加することを特徴
   とする請求項１記載の高速バイポーラトランジスタの製
   造方法。