JPS5952550B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、製造工程数が少なく、また、集積性が良好で
、しかも、表面が平坦な半導体装置を製造することがで
きる方法に関する。

従来、半導体装置を製造する場合、不純物を拡散して諸
領域を形成する方法が多用されている。

そして、この場合、高集積化するため、窒化シリコン（
Ｓｉ。Ｎ、）膜、二酸化シリコン（ＳｉＯ０）膜を拡散
マスクとするセルフ・アラインメント方式が採用されて
いる。しかしながら、従来の製造方法では、その工程数
が非常に多く、しかも、拡散マ又クのパターンを正確に
形成することは困難であり、その面で半導体装置の高集
積化は制約を受ける。

そこで、本発明者等は、さきに新たな半導体装置の製造
方法を開発し、工程初期に、予め各電極位置及び各領域
位置を設定して、その位置関係を最後まで変更すること
なく半導体装置を完成させ集積性、表面の平坦性、製造
の容易性を向上させる技術を提供した。

ところが、前記方法では、基本的なマスク膜として、フ
オト・レジスト膜を使用し、その上に更に選択的にフオ
ト・レジスト膜を形成してイオン注入を行なう工程が含
まれている。

そして、この技術を適用して不純物導入領域を形成する
と、前記基本的なマスク膜が損傷され、稀には、工程の
継続に支障を来たす場合もあることが判つた。本発明は
、基本的なマスク膜として酸化物、高分子物質、金属等
の膜、或はそれ等の多層構造物を用いることに依り、安
定なイオン注入を可能とし、諸特性を一層向上した半導
体装置が容易に得られるようにするもので、以下これを
詳細に説明する。第１図乃至第８図は本発明の一実施例
を説明する為の図であり、図示例は、バイポーラ半導体
集積回路装置に関するものである。

尚、本発明を素子間分離領域及び埋没層の形成に適用し
ても些程の利点はないので、その段階までは従来技術を
適用して良い。第１図参照 （１）従来技術を適用し、表面が１１１面、比抵抗１０
〔Ω−Ｃｍ〕であるｐ型シリコンＳｉ半導体基板１上に
、ｎ＋型埋没層２、比抵抗１〔Ω−Ｃｍ〕であるｎ型シ
リコン半導体エピタキシヤル成長層３、ｐ＋型素子間分
離領域４を形成してなる半導体ウエハ（本明細書では便
宜上半導体基板１上に形成される諸々の膜、領域等を含
めて半導体ウエハと呼ぶ）に於ける表面の二酸化シリコ
ン膜を除去する。

第２図参照 （２）半導体ウエハ表面に例えばモノシラン（ＳｉＨ４
）の分解による化学気相成長法（ＣＶＤ法）を適用し、
多結晶シリコン膜を例えば厚さ約１０００〔人〕程度に
成長させる。

（３）該多結晶シリコン膜上に同じく化学気相成長法を
適用し、窒化シリコン膜を例えば厚さ約５００〔人〕程
度に成長させる。

尚、窒化シリコン膜から半導体基板１に応力が加わるの
を防ぐ必要があれば、窒化シリコン膜の下側に薄い（１
００〜５００〔人〕程度）二酸化シリコンを形成しても
良い。（４）通常のフオト・エツチング法を適用して窒
化シリコン膜のパターニングを行ない、諸領域の電極コ
ンタクト部分となるべき箇所の上にのみ窒化シリコン膜
を残留させる。

即ち、窒化シリコン膜５ｅはエミツタ電極形成用、窒化
シリコン膜５ｂはベース電極形成用、窒化シリコン膜５
Ｃはコレクタ電極形成用である。尚、窒化シリコン膜の
エツチング液としては、熱燐酸（Ｈ３ＰＯ４）を使用し
て良い。

（５）窒化シリコン膜５ｅ等をマスクにして多結晶シリ
コン膜のエツチングを行ない、パターニングされた多結
晶シリコン膜６ｅ，６ｂ，６ｃを形成する。

尚、多結晶シリコン膜のエツチング液としては、通常の
シリコン・エツチング液、即ち濃硝酸（ＨＮＯ３）、濃
弗酸（ＨＦ）、濃酢酸（ＣＨ３ＣＯＯＨ）の混液、或は
三酸化クロム（ＣｒＯ３）、弗酸の混液等を使用して良
い。第３図参照（６）例えば化学気相成長法を適用し、
半導体ウエハ露出面及び窒化シリコン膜５上に二酸化シ
リコン膜を成長して第１マスク膜７を形成する。

尚、膜厚は後の工程如何にも依るが、例えば約４０００
〔人〕程度で良い。（７）通常の工程でマスク膜７のパ
ターニングを行ない、ベース形成用窓７ｂ、ココレクタ
形成用窓７Ｃ、を形成する。

第４図参照 （８）第１マスク膜７，窒化シリコン膜５及び半導体ウ
エハ露出面上にフオト・レジストを塗布して第２マスク
膜８を形成する。

尚、この膜厚も後の工程如何に依るが、例えば４０００
〔人〕乃至２〔μｍ〕程度にする。該フオト・レジスト
膜はネガタイプ，ポジタイプのいずれであつてもよい。
（９）通常の工程で、マスク膜８のパターニングを行な
い、ベース領域形成用窓８ｂを形成する。

尚、マスク膜８及び以下の工程で形成する第３，第４・
・・・・・のフオト・レジストのマスク膜のパターニン
グは第１マスク膜７のパターニング程の精密さは要求さ
れない。また、それ等のパターニング時に第１マスク膜
７が損傷される率は僅少である。（代）イオン注入法を
適用し、ｐ型不純物例えば硼素（Ｂ）の注入を行ない、
ベース領域９を形成する。

イオン注入法に依れば、窒化シリコン膜５ｂ、多結晶シ
リコン膜６ｂ等が存在しても、不純物イオンはそれを貫
通し得るので、ベース領域９の形成には支障を生じない
。第５図参照 ０１）第２マスク膜８を全て除去し、フオト・レジスト
の第３マスク膜を新たに形成し、その第３マスク膜１０
に第２マスク膜８と同様な加工を行なつてコレクタ・コ
ンタクト形成用窓１０Ｃを形成し、イオン注入法を適用
しＮ型不純物、例えば砒素（Ａｓ）の注入を行ない、コ
レクタ・コンタクト領域１１を形成する。

このように、旧フオト・レジスト膜の除去、新フオト・
レジスト膜の形成、その新フオト・レジスト膜１への所
要領域用窓の形成、イオン注入法に依る領域の形成等の
手順を繰返し、ベース・コンタクト領域１２、その他の
諸領域を形成する。尚、諸領域形成の為、ｐ型不純物の
注入を行なう際は素子間分離領域４の表面を適宜露出し
てｌ同時に不純物注入を行なつて良い。正 第１マスク
膜７を含めて全てのマスタ膜を除去する第６図参照 ０３）窒化シリコン膜をマスクとして、熱酸化法を２適
用して半導体ウエハ表面に二酸化シリコン膜１３を形成
する。

尚、窒化シリコン膜５ｅ，５ｂ，５Ｃ上には熱酸化二酸
化シリコン膜が形成されないことは云うまでもない。ま
た半導体ウエハ上に形成された二酸化シリコン膜１３の
膜ノ厚は約２０００〜３０００〔人〕である。第７図参
照 Ａ４）半導体ウエハを熱燐酸（Ｈ３ＰＯ４）に浸漬して
窒化シリコン膜５ｅを除去する。

尚、必要あればこの工程の前に、４０００〜５０００〔
人〕程度の．燐硅酸ガラス（ＰＳＧ）膜を二酸化シリコ
ン膜１３上に形成する工程を挿入しても良い。その場合
は勿論全面に被着された燐硅酸ガラス膜をパターニング
して窒化シリコン膜５ｅ等が露出するよう若干大きな窓
を形成しておくものとする。（１５）例えば、気相拡散
法を適用し、多結晶シリコン層６ｅを介して半導体ウエ
ハ中に例えば砒素（Ａｓ）を拡散してエミツタ領域１４
を形成する。

尚、ＨＦＥの調整はこの段階で行なうと良い。又この熱
処理により、コレクタ・コンタクト領域１１，ベース・
コンタクト領域１２からそれぞれ不純物が多結晶シリコ
ン膜６Ｃ，６ｂに拡散され、該多結晶シリコン膜６Ｃ，
６ｂに導電性が付与される。第８図参照 Ｕ６）残る窒化シリコン膜５ｂ，５Ｃを除去する。

０′７）例えば蒸着法を適用して全表面にアルミニウム
（Ａｌ）層を形成する。

Ｑ８）通常のフオト・エツチング法を適用してアルミニ
ウム層のパターニングを行ない、各多結晶シリコン膜６
ｅ，６ｂ，６ｃ上にエミツタ電極１５ｅ、ベース電極１
５ｂ、コレクタ電極１５Ｃを形成する。

前記実施例では、窒化シリコン膜５ｅ等の下には多結晶
シリコン膜６ｅ等を形成したが、この多結晶シリコン膜
６ｅ等の代りに単結晶シリコン膜を用いても良い。

その場合は、第９図に見られる如く、シリコン半導体エ
ピタキシヤル成長層３上の窒化シリコン膜５ｅ等を形成
し、第１０図に見られる如く、窒化シリコン膜５ｅ等を
マスクにしてシリコン半導体エピタキシヤル成長層３の
メサ・エツチングを行なつて、単結晶シリコン膜３ｅ，
３ｂ，３ｃを形成すれば良い。尚、この場合のエツチン
グ液は、例えば濃硝酸（ＨＮＯ３）：濃弗酸（ＨＦ）＝
５０．３である混液を使用して良く、また、エツチング
深さは、例えば１０００〔人〕程度である。また、前記
実施例では、第１マスク膜７として二酸化シリコン膜を
利用したが、この外、例えばアルミニウム膜、二酸化シ
リコン膜とアルミニウム膜とからなる２層構造、ポリイ
ミド膜とアルミニウム膜とからなる２層構造等を採用す
ることができ、要は、取り扱いが容易であつて、イオン
注入時に於けるイオンの衝撃に対して耐性が充分であれ
ば良い。

以上の説明で判るように、本発明に依れば電極コンタク
ト窓位置は窒化シリコン膜及び多結晶シリコン膜により
最初に設定され、最後まで不変であり、しかも、第１マ
スク膜に形成したパターンで、ベース領域、コレクタ・
コンタクト領域、その他の諸領域に関するピツチが最後
まで規制され、ずれは生じないのでピツチの許容度を小
さく採つて高集積化することが可能である。

また、第１マスク膜に於けるパターンのピツチと電極に
於けるパターンのピツチは良好に揃えることが可能であ
る。また、諸領域の形成には二酸化シリコン膜の窓開き
工程、不純物を熱拡散する前に行Ｉう前処理工程、不純
物の熱拡散工程等が不要になることが多いので製造工程
数は大幅に低減する。更にまた前記工程１２に於いて、
マスク膜の類は全部除去し表面を平坦にするので、完成
された半導体装置の表面も殆んど平坦になり、段差が少
ないので配線切れ事故も発生しない。

【図面の簡単な説明】

第１図乃至第８図は本発明一実施例の説明図であり、第
９図及び第１０図は他の実施例の説明図である。 図において１は基板、２は埋没層、３はエピタキシヤル
成長層、４は分離領域、５ｅ，５ｂ，５Ｃは窒化シリコ
ン膜、６ｅ，６ｂ，６ｃは多結晶シリコン膜、７は第１
マスク膜、８はフオト・レジストの第２マスタ膜、９は
ベース領域、１０はフオト・レジストの第３マスタ膜、
１１はコレタタ・コンタタト領域、１２はベース・コン
タクト領域、１３は二酸化シリコン膜、１４はエミツタ
領域、１５ｅはエミツタ電極、１５ｂはベース電極、１
５Ｃはコレクタ電極をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. １ 一導電型のシリコン半導体ウェハ上に接触してエミ
   ッタ、ベース、コレクタ各電極コンタクト形成部分を覆
   うシリコン膜及び窒化シリコン膜の二層からなるマスク
   部分を選択的に形成し且つ該マスク部分を囲みコレクタ
   ・コンタクト及びベース各領域形成用窓を有するフォト
   ・レジスト以外の酸化物、高分子物質、金属などイオン
   注入時のイオン衝撃に対する耐性が高い物質からなる第
   １マスク膜を形成する工程、次いで、表面を前記ベース
   領域形成用窓に整合する窓を有する第１のフォト・レジ
   スト膜で被覆し且つその窓からシリコン半導体ウェハに
   反対導電型の不純物イオンを注入してベース領域を形成
   すること及び表面を前記コレクタ・コンタクト領域形成
   用窓に整合する窓を有する第２のフォト・レジスト膜で
   被覆し且つその窓からシリコン半導体ウェハに一導電型
   の不純物イオンを注入してコレクタ・コンタクト領域に
   形成することを任意の順に実施する工程、次いで、前記
   シリコン膜及び窒化シリコン膜の二層からなるマスク部
   分以外の全てのマスク膜を除去してから該窒化シリコン
   膜をマスクとして熱酸化を行い半導体ウェハ表面に二酸
   化シリコン膜を形成する工程、しかる後、前記窒化シリ
   コン膜を除去し必要に応じて不純物を導入して領域を形
   成してから前記シリコン膜上にエミッタ、ベース、コレ
   クタ各電極を形成する工程が含まれてなることを特徴と
   する半導体装置の製造方法。