JPH01248637A - 自己整合型素子分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体基板に、第１導電型層と該第１導電
型層と反対の導電型の第２導電型層とを自己整合的に形
成するための自己整合型素子分離方法に関するものであ
る。

［従来の技術］ 第２Ａ図〜第２Ｈ図は、従来の自己整合型素子分離方法
の工程図であり、断面図で表わされている。これらの図
を参照して、従来の自己整合型素子分離方法を説明する
。

第２Ａ図を参照して、１は半導体基板である。

半導体基板１上に、第１のシリコン酸化膜１０１を、た
とえば熱酸化法を用いて形成する。次いで、第１のシリ
コン窒化膜２０１をＣＶＤ法等を用いて成長させる。そ
の後、第１導電型層たとえばｎ型の不純物層を形成する
予定部分を開孔するために、レジストパターン３０１を
写真製版工程により形成する。

続いて、第２Ａ図および第２Ｂ図を参照して、レジスト
パターン３０１をマスクとするエツチングにより、第１
のシリコン窒化膜２０１および第１のシリコン酸化膜１
０１を開孔する。さらに、イ、オン注入法を用いて、ｎ
型の不純物、たとえば、砒素、リン、アンチモン等を注
入する。この場合、注入エネルギを適度に選ぶことによ
り、第１のシリコン窒化膜２０１および第１のシリコン
酸化膜１０１をエツチング除去した部分にのみ、選択的
にｎ型注入層２１を形成することができる。

続いて、第２Ｃ図を参照して、たとえば、フッ酸などの
薬液を用いて、第１のシリコン酸化膜１０１をサイドエ
ッチする。このサイドエッチをする目的は、後に明らか
になるが、後の工程で形成されるｎ型不純物層のそれぞ
れを分離するために、ｐ型の半導体基板１よりも濃度の
高いｐ中層を形成するが、そのｎ型不純物層とｐ型不純
物注入領域との距離を離すためである。

次に、第２Ｃ図および第２Ｄ図を参照して、半導体基板
１に熱酸化処理を施し、ｎ型注入層２１の上に第２のシ
リコン酸化膜１０２を形成する。

この第２のシリコン酸化膜１０２は、第１のシリコン窒
化膜２０１のエツチング除去された部分にのみ成長する
。なぜなら、第１のシリコン窒化膜２０１中の酸化種す
なわち酸素の拡散速度が遅いためである。この第２のシ
リコン酸化膜１０２は、第１のシリコン酸化膜１０１よ
りも、厚く形成しておく必要がある。続いて、半導体基
板１を熱処理することにより、ｎ型注入層２１を拡散さ
せ、ｎ型の不純物層２２とする。

次いで、第２Ｄ図および第２Ｅ図を参照して、第１のシ
リコン窒化膜２０１を、加熱リン酸等を用いて除去する
。このとき、第１のシリコン窒化膜２０１のみを選択的
に除去することが可能であるので、第１のシリコン酸化
膜１０１および第２のシリコン酸化膜１０２はほとんど
そのまま残る。

その後、第２Ｅ図を参照して、第２導電型層たとえばｐ
型不純物層３を形成するために、ｐ型不純物たとえばポ
ロンをイオン注入法により注入する。この場合、注入エ
ネルギを適当に選択することにより、第１のシリコン酸
化膜１０１の直下だけに、選択的に、ｐ型不純物注入層
を形成することができる。このｐ型不純物注入層を熱拡
散させると、ｐ型不純物層３が形成される。

続いて、第１のシリコン酸化膜１０１および第２のシリ
コン酸化膜１０２をフッ酸などの薬液により除去する。

さらに、第２Ｆ図を参照して、半導体基板１表面に単結
晶シリコンをエピタキシャル成長させ、エピタキシャル
層４を形成する。この場合、９００℃程度あるいはそれ
以上の高温にて処理を行なうため、ｐ型の不純物として
使われるボロンは、エピタキシャル層４中へ拡散してい
く。

次いで、第２Ｇ図を参照して、熱酸化等により第３のシ
リコン酸化膜１０３およびＣＶＤ法により第２のシリコ
ン窒化膜２０２を形成し、ｎ型不純物層２２上にレジス
トパターンが残るように、写真製版にて、レジストパタ
ーン３０２を形成する。その後、レジストパターン３０
２をマスクにして第２のシリコン窒化膜２０２および第
３のシリコン酸化膜１０３をエツチング除去し、さらに
エピタキシャル層４を所定の深さまでエツチングする。

続いて、第２Ｈ図を参照して、レジストパタ−ン３０２
を除去した後、熱酸化により素子分離のための厚い第４
のシリコン酸化膜１０４を形成する。そして、その後、
エピタキシャル層４上の第２のシリコン窒化膜２０２お
よび第３のシリコン酸化膜１０３を除去する。

以上のようにして、素子分離が完了する。そして、それ
ぞれの素子にトランジスタを形成することにより、バイ
ポーラ型トランジスタ等が構成される。

［発明が解決しようとする課題］ 以上説明したように、従来の自己整合型素子分離方法に
よれば、第２Ｃ図を参照して、第１のシリコン酸化膜１
０１のサイドエツチングを利用して、ｎ型不純物の注入
領域とｎ型不純物注入領域の距離を離していた。しかし
ながら、上述のようなサイドエツチングによる方法では
、終点検出ができないため、サイドエツチング量を精密
に制御できないという問題点があり、これにより、ｎ型
不純物層とｐ型不純物層の界面濃度を一定に保つことが
難しかった。その結果、寄生容量が変化し、素子の特性
のばらつきたとえば動作速度などが大きくなるという問
題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、素子特性を安定化することのできる、自己
整合型素子分離方法を提供することを目的とする。

［課題を解決するための手段］ この発明は、半導体基板に、第１導電型層と該′！Ｊ１
導電型層とは反対の導電型の第２導電型層とを自己整合
的に形成するための方法に係るものである。

まず、半導体基板を準備し、該半導体基板上に第１のシ
リコン酸化膜を形成する。該第１のシリコン酸化膜の上
に第１のシリコン窒化膜を形成する。上記第１のシリコ
ン酸化膜および第１のシリコン窒化膜をバターニングし
、上記第１導電型層を形成する予定部分を露出させる。

それから、上記第１導電型層を形成する予定部分に第１
導電型の不純物をイオン注入し、次いで拡散させて上記
第１導電型層を形成する。その後、上記半導体基板１に
熱酸化処理を施し、上記第１導電型層の上に第２のシリ
コン酸化膜を形成する。この第２のシリコン酸化膜は上
記第１のシリコン酸化膜よりも厚く形成され、かつ上記
第１のシリコン酸化膜のパターンと連なって形成される
。さらに、上記バターニングされた第１のシリコン窒化
膜を除去した後、上記第１のシリコン酸化膜および第２
のシリコン酸化膜の上全体に、スペーサ材を被着する。

その後、上記スペーサ材を異方性エツチングし、上記第
２のシリコン酸化膜と上記第１のシリコン酸化膜との段
差部にサイドウオールを形成する。次いで、上記サイド
ウオールをイオン注入のストッパとし、上記第１のシリ
コン酸化膜の直下に第２導電型不純物をイオン注入し、
次いで拡散させて上記第２導電型層を形成する。

［作用］ この発明に係る自己整合型素子分離方法は以上のように
、第２のシリコン酸化膜と第１のシリコン酸化膜との段
差部にサイドウオールを異方性エツチングにより形成し
、このサイドウオールをイオン注入のストッパとし、上
記第１のシリコン酸化膜の直下に第２導電型不純物をイ
オン注入することを特徴とする。上記異方性エツチング
の精度は高く、上記サイドウオールは精度良く形成され
る。この精度良く形成されたサイドウオールをイオン注
入のストッパとして用いるので、ｎ型不純物注入領域と
ｐ型不純物の注入領域の距離は正確に制御される。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１Ａ図〜第１Ｇ図はこの発明の一実施例を工程順に示
したもので、断面図で表わされている。

これらの図を参照して、本発明の実施例を詳細に説明す
る。

第１Ａ図を参照して、半導体基板１上に第１のシリコン
酸化膜１０１をたとえば熱酸化法を用いて形成する。次
いで、第１のシリコン窒化膜２０１をその上にＣＶＤ法
等を用いて形成する。さらに、第１導電型層たとえばｎ
型不純物層を形成する予定部分を開孔するための、レジ
ストパターン３０１を写真製版工程により形成する。

続いて、第１Ａ図および第１Ｂ図を参照して、レジスト
パターン３０１をマスクとするエツチングにより、第１
のシリコン窒化膜２０１および第１のシリコン酸化膜１
０１を開孔する。そして、第１導電型層を形成する予定
部分を露出させる。

さらに、イオン注入法を用いて、ｎ型の不純物、たとえ
ば砒素、リン、アンチモン等を注入する。

この場合、注入エネルギを適度に選ぶことにより、第１
導電型層を形成する予定部分（第１のシリコン窒化膜２
０１および第１′のシリコン酸化膜１０１をエツチング
除去した部分）にのみ選択的にｎ型注入層２１を形成す
ることができる。

次いで、・第１Ｃ図を参照して、半導体基板１を熱処理
することにより、ｎ型注入層２１を拡散させ、ｎ型不純
物層２２とする。

゛その後、第１Ｄ図を参照して、半導体基板に熱酸化処
理を施し、上記ｎ型不純物層２２の上に第２のシリコン
酸化膜を選択的に形成する。この第２のシリコン酸化１
１！１０２は第１のシリコン酸化膜１０１よりも厚く形
成され、かつ該第１のシリコン酸化膜１０１のパターン
と連なって形成されている。第２のシリコン酸化膜１０
２が第１のシリコン窒化膜２０１のエツチング除去され
た箇所にのみ成長するのは、第１のシリコン窒化膜２０
１中の酸化種すなわち酸素の拡散速度が遅いためである
。

次いで、第１Ｄ図および第１Ｅ図を参照して、パターニ
ングされた第１のシリコン窒化膜２０１を除去し、第１
のシリコン酸化膜１０１および第２のシリコン酸化膜１
０２の上全体に、スペーサ材５を被着する。このスペー
サ材５は、第１のシリコン酸化膜１０１および第２のシ
リコン酸化膜１０２に対して、（エツチングに対する）
選択性のある材料であり、かつイオン注入のストッパに
なれる材料である必要がある。たとえば、多結晶シリコ
ン、シリコン窒化膜等が好ましく採用される。

次に、第１Ｆ図を参照して、スペーサ材５を異方性エツ
チングにより除去する。このとき、第２のシリコン酸化
膜１０２の側壁に、スペーサ材５の残渣がサイドウオー
ル５１として残る。このサイドウオール５１は、後のイ
オン注入に対するストッパとして機能するものである。

次に、第１Ｇ図を参照して、第２導電型層たとえばｐ型
不純物層３を形成するために、ｐ型不純物たとえばボロ
ンをイオン注入法により注入する。

この場合、注入エネルギを適当に選択することにより、
第１のシリコン酸化膜１０１の直下だけに、選択的にｐ
型不純物注入層を形成することができる。こめとき、サ
イドウオール５１がイオン注入のストッパとして作用す
るので、ｎ型不純物の注入領域とｐ型不純物注入領域の
距離は正確に制御される。次に、熱処理を行ない、ｐ型
不純物注入層を拡散させると、ｐ型不純物層３が形成さ
れる。

続いて、サイドウオール５１を除去し、さらに、第１の
シリコン酸化膜１０１および第２のシリコン酸化膜１０
２を除去した後、第２Ｆ図に示すような、エピタキシャ
ル成長によりシリコン単結晶層を成長させる。その後、
第２Ｇ図、第２Ｈ図に示した工程を経由することにより
、素子分離が完了する。これらの工程は、従来法と同一
であるので、その説明は省略する。

なお、上記実施例では、第１導電型層がｎ型不純物層で
あり、第２導電型層がｐ型の例である場合について説明
したが、この発明はこれに限られるものでなく、その逆
であっても同様の効果を実現する。

以上、具体的な実施例を上げて、この発明の自己整合型
素子分離方法について説明したが、本発明は、その精神
または主要な特徴から逸脱することなく、他の色々な形
で実施することができる。

それゆえ、前述の実施例はあらゆる点で単なる例示にす
ぎず、限定的に解釈してはならない。本発明の範囲は、
特許請求の範囲によって示すものであって、明細書本文
には何ら拘束されない。さらに、特許請求の範囲の均等
範囲に属する変形や変更は、すべて本発明の範囲内のも
のである。

［発明の効果］ 以上説明したように、この発明に係る自己整合型素子分
離方法は、選択的に形成された第２のシリコン酸化膜と
第１のシリコン酸化膜との段差部にサイドウオールを異
方性エツチングにより形成し、このサイドウオールをイ
オン注入のストッパとし、第１のシリコン酸化膜の直下
に第２導電型不純物をイオン注入することを特徴とする
。上記異方性エツチングの精度は高く、上記サイドウオ
ールは精度良く形成される。この精度良く形成されたサ
イドウオールをイオン注入のストッパとして用いるので
、ｎ型不純物の注入領域とｐ型不純物注入領域の距離は
正確に制御される。それゆえに、ｎ型不純物の注入領域
とｐ型不純物注入領域の距離を正確な値で離すことがで
き、ｎ型不純物層とｐ型不純物層の界面濃度を一定に保
つことが容易となる。その結果、寄生容量が変化しなく
なり、素子特性のばらつきがなくなるという効果を奏す
る。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図および第１Ｇ図は本発明の一実施例の自己整合
型素子分離方法の工程を示す断面図である。第２Ａ図、
第２Ｂ図、第２Ｃ図、第２Ｄ図、第２Ｅ図、第２Ｆ図、
第２Ｇ図および第２Ｈ図は従来の自己整合型分離方法の
工程を示す断面図である。 図において、１は半導体基板、３はｐ型不純物層、５は
スペーサ材、２２はｎ型不純物層、５１はサイドウオー
ル、１０１は第１のシリコン酸化膜、１０２は第２のシ
リコン酸化膜、２０１は第１のシリコン窒化膜である。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 　半導体基板に、第１導電型層と該第１導電型層とは反
   対の導電型の第２導電型層とを自己整合的に形成するた
   めの方法であって、 半導体基板を準備し、 前記半導体基板上に第１のシリコン酸化膜を形成し、 前記第１のシリコン酸化膜の上に第１のシリコン窒化膜
   を形成し、 前記第１のシリコン酸化膜および第１のシリコン窒化膜
   をパターニングし、前記第１導電型層を形成する予定部
   分を露出させ、 前記第１導電型層を形成する予定部分に第１導電型の不
   純物をイオン注入し、次いで拡散させて前記第１導電型
   層を形成し、 その後、前記半導体基板に熱酸化処理を施し、前記第１
   導電型層の上に第２のシリコン酸化膜を形成し、 前記第２のシリコン酸化膜は前記第１のシリコン酸化膜
   よりも厚く形成され、かつ該第１のシリコン酸化膜のパ
   ターンと連なって形成されており、さらに 前記パターニングされた前記第１のシリコン窒化膜を除
   去し、 前記第１のシリコン酸化膜および第２のシリコン酸化膜
   の上全体に、スペーサ材を被着し、前記スペーサ材を異
   方性エッチングし、前記第２のシリコン酸化膜と前記第
   １のシリコン酸化膜との段差部にサイドウォールを形成
   し、 前記サイドウォールをイオン注入のストッパとし、前記
   第１のシリコン酸化膜の直下に第２導電型不純物をイオ
   ン注入し、次いで拡散させて前記第２導電型層を形成す
   る、工程を含む自己整合型素子分離方法。