JPS63177555A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にショットキ
ーダイオードを有する半導体装置の製造法に関する。

〔従来の技術〕

従来、この種の半導体装置の製造方法においては、バイ
ポーラトランジスターのグラフトベースとショットキー
ダイオード素子のガードリング層を同時に形成する方法
が採られていた。しがしながら、バイポーラトランジス
ターの高性能化の為に、近年多用されている多結晶シリ
コンを用いてエミッタとベースの各電極を自己整合で分
離形成する製造方法においては、ショットキーダイオー
ドのガードリング層を形成することが困難であった。

即ち、第３図に示す様に、多結晶シリコンからなるエミ
ッタ電極３１０と多結晶シリコンからなるベース電極３
１１Ａを絶縁分離するシリコン窒化膜１１５に、開孔部
３１５を形成した後、フォトレジストからなるマスク３
１６を形成し、このマスク３１６を用いてシリコン酸化
膜１１１Ａを除去し、更に続けてＮ−型エピタキシャル
層１０３と多結晶シリコンを分離しているシリコン酸化
膜１０５を除去することによってＮ−型エピタキシャル
層１０３の表面を露出し、この露出面にショットキーダ
イオードを形成する方法が採られていた。

尚、第３図において、１０１はＰ型シリコン基板、１０
２はＮ型埋込みコレクタ層、１１５はシリコン窒化膜で
ある。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置の製造方法は、金属電極の断
線防止として、ショットキーダイオードを形成する部分
の開孔部にテーパー付けする必要がある。その為に、ま
ずフォトレジストをマスクにしてシリコン窒化膜１１５
を選択的に除去し、次に、シリコン窒化膜１１５がひさ
し形状にならない様に、更に別のフォトレジストのマス
クを形成し、シリコン酸化膜１１１Ａ、１０５にウェッ
トエツチング法により開孔部を形成している。

このため、ショットキーダイオードの形成工程に、特別
なフォトレジストのマスクが必要となり、工程が増加す
るという欠点がある。又、ショットキーダイオードにガ
ードリング層が形成されていないので高性能なショット
キーダイオードが得られない欠点もある。

本発明の目的は、工程を増すことなく自己整合的にショ
ットキーダイオードの周囲にガードリング層を形成する
ことのできる半導体装置の製造方法を提供することにあ
る。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、第１導電型半導体基
板上に形成された絶縁膜の所定の位置に開孔部を形成す
る工程と、前記開孔部を含む全面に多結晶シリコン膜を
被着したのち、選択的に酸化し、少くとも前記開孔部の
内側にシリコン酸化膜を形成する工程と、前記多結晶シ
リコン膜を通して第２導電型不純物を拡散し、前記シリ
コン酸化膜を囲む領域に第２導電型のガードリング層を
形成する工程と、前記開孔部内側のシリコン酸化膜を除
去し前記ガードリング層で囲まれた半導体基板表面を露
出する工程と、前記露出した半導体基板表面にショット
キーダイオードを形成する工程とを含んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）〜（ｉ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず、第１図（ａ＞に示すように、Ｐ型シリコン基板１
０１にＮ＋型埋込コレクタ層１０２を選択的に形成し、
更にこのＮ＋型埋込コレクタ層１０２を含む領域上に低
濃度のＮ−型エピタキシャル層１０３を１〜２μｍの厚
さで成長させる。

次に、選択酸化法により、シリコン酸化膜１０４を形成
することによって素子領域を分離する。その後、Ｎ−型
エピタキシャル層１０３の表面を露出し、続いてシリコ
ン酸化膜１０５を２０００〜２５００人の厚さに形成す
る。次に、前記シリコン酸化膜１０５を選択的にエツチ
ング除去することによって、トランジスターのコレクタ
電極形成領域１０６及びショットキーダイオード形成領
域１０７のＮ−型エピタキシャル層１０３の表面を露出
する。

次に、第１図（ｂ）に示すように、全面に第１の多結晶
シリコン膜１０８を２０００〜５０００人の厚さに成長
させる。続いて、熱酸化法により全面に厚さ約５００人
のシリコン酸化膜１０９を形成し、次に、耐酸化性被膜
であるシリコン窒化膜１１０を成長させる。そして、こ
のシリコン窒化膜１１０を選択的に除去し、熱酸化法に
よって第１の多結晶シリコン膜１０８を絶縁分離する為
のシリコン酸化膜１１１Ａ及びショットキーダイオード
形成領域１０７内にシリコン酸化膜１１１Ｂを形成する
。

次に、コレクタ電極形成領域上のシリコン窒化膜１１０
を選択的に除去し、残存しているシリコン窒化膜１１０
を拡散のマスクに用いることによって、リンを拡散し低
抵抗のＮ＋型型詰結晶シリコンらなるコレクタ電極１０
８Ａを形成すると共に、半導体基板中に高濃度のコレク
タ引出し層１１２を形成する。続いて、熱酸化法により
シリコン酸化膜１１３を形成する。

次に、第１図（Ｃ）に示すように、残存しているシリコ
ン窒化膜１１０を熱リン酸等で全面除去する。そして、
フォトレジストからなるイオン注入用のマスク１１４を
形成したのち、このマスク１１４を用いてボロンを５．
０Ｘ１０１５〜１．０×１０１６ｃｍ−２のドーズ量で
イオン注入することによって、第１の多結晶シリコン膜
１０８を高濃度のＰ＋型多結晶シリコン膜１０８Ｂとし
、ベース電極の一部とする。

次に、第１図（ｄ）に示すように、マスク１１４を除去
し、続いてシリコン酸化膜１０９及び１１３を除去する
。そして、全面にＣＶＤ法によりシリコン窒化膜１１５
を厚さ３０００〜４０００人に成長させる。更に、９０
０℃〜１０００℃の熱処理を行なうことによりＰ＋型多
結晶シリコン膜１０８Ｂより、Ｎ−型エピタキシャル層
１０３内にボロンを拡散することによって、シリコン酸
化膜１１１Ｂの周囲にショットキーダイオードのガード
リング層１１６を形成する。次に、所定箇所にフォトレ
ジストからなるマスク１１４Ａを形成し、反応性イオン
エツチング（ＲＩＥ）法により、シリコン窒化膜１１５
及びＰ＋型多結晶シリコン膜１０８Ｂを順次異方性エツ
チングし、トランジスターのエミッタ形成領域上のシリ
コン酸化膜１０５の表面を露出する。

次に、第１図（ｅ）に示すように、マスク１１４Ａを除
去し、全面にＣＶＤ法によりシリコン窒化膜１１５Ａを
１０００〜２０００人の厚さに成長させ、続いてＲＩＥ
法によりこのシリコン窒化膜１１５Ａを異方性エツチン
グすることによってＰ＋型多結晶シリコン膜１０８Ｂの
開孔部の側面にのみ前記シリコン窒化膜１１５Ａを残存
させる。この時、２つのシリコン窒化膜１１５Ａと１１
５は一体化される。次に、露出しているシリコン酸化膜
１０５をバッフアート弗酸によって除去する。この時、
シリコン酸化膜１０５をＰ＋型多結晶シリコン膜１０８
Ｂの下側まで３０００〜５０００人の深さにわたってサ
イドエツチングする。

次に、第１図（ｆ）に示すように、第２の多結晶シリコ
ン膜１１９を２０００〜４０００人の厚さに成長して、
前記サイドエツチング部を埋め戻し、Ｐ＋型多結晶シリ
コン膜１０８Ｂと接続させる。そして９００℃の熱処理
によってＰ＋型多結晶シリコン膜１０８Ｂに含まれてい
るボロンを第２の多結晶シリコン膜１１９及びＮ−型エ
ピタキシャル層１０３に拡散することによって、トラン
ジスターのグラフトベース層１２０を形成する。

次に、ボロン含有の濃度差による多結晶シリコン膜のエ
ツチング速度差を利用して、第２の多結晶シリコン膜１
１９を前記サイドエツチングの埋戻し部のみに残存する
ように選択エツチングを行なう。続いて露出している第
２の多結晶シリコン膜１１９の側面とＮ型エピタキシャ
ル層１０３の表面を酸化して約１０００人のシリコン酸
化膜１２１を形成する。

次に、このシリコン酸化膜１２１を通してボロンを１．
０〜５．ＯＸ　１０１３ｃｍ−２のドーズ量でイオン注
入し、Ｐ型の活性ベース層１２２を形成する。

この時、ショットキーダイオードの形成領域は厚いシリ
コン酸化膜１１１Ｂでマスクされているためにボロンが
注入されることはない。

次に、第１図（ｇ＞に示すように、全面にＣＶＤ法によ
りシリコン窒化膜１１５Ｂを１０００〜２０００人の厚
さに成長し、続いてＲＩＥ法によってこのシリコン窒化
膜１１５Ｂを異方性エツチングすることによって溝形状
部の側面にのみ前記シリコン窒化膜１１５Ｂを残存させ
る。更に、エミッタ形成領域の溝底部のシリコン酸化ｒ
！！Ａ１２１をエツチング除去することによって活性ベ
ース層１２２の表面の一部を露出する。次に、第３の多
結晶シリコン膜１２４を２０００〜３０００人の厚さに
成長させ、続いて全面に砒素を５．０×１０１５〜１．
Ｏｘ　１０１６Ｃ１１−２のドーズ量でイオン注入する
。そして、９００〜９５０℃の熱処理によって砒素を拡
散し、Ｐ型活性ベース層１２２内にＮ型エミツタ層１２
５を形成することによってトランジスターが形成される
。

この時、ショットキーダイオード形成領域には、シリコ
ン酸化膜１１１Ｂがマスクとなり砒素は拡散されること
はない。また、Ｎ型エミツタ層１２５とグラフトベース
層１２０は前記シリコン窒化膜１１５Ｂでその距離が制
御性良く確保されている為に、高濃度の逆導電型領域の
接触による耐圧低下を発生することなく寄生ベース抵抗
は非常に小さくなり高性能なＩ・ランシスターとなる。

次に、第１図（ｈ）に示すように、砒素がイオン注入さ
れた第３の多結晶シリコン膜１２４を選択的に除去する
ことによって、エミッタ電極１２４Ａを形成する。続い
て、フォトレジストからなるマスク１１４Ｂを形成し、
ＲＩＥ法にてシリコン窒化膜１１５を選択的に除去する
ことによって、シリコン酸化膜１１１Ｂ及びコレクタ電
極１０８Ａ、更に図示しないがベース、抵抗等の多結晶
シリコン表面を露出する。続いて、バッフアート弗酸に
よって前記シリコン酸化膜１１１Ｂを除去してＰ型のガ
ードリング層１１６で囲まれたＮ−型エピタキシャル層
１０３の表面を露出する。

次に、第１図（ｉ）に示すように、ＣＶＤ法によりシリ
コン酸化膜１２７を２０００〜３０００人の厚さに成長
したのち、エミッタ、コレクタ。

ショットキーダイオード、更に図示しないがベース、抵
抗等の各種のコンタクトをＲＩＥ法により開孔する。こ
れにより、ショットキーダイオード形成領域では、Ｎ−
型エピタキシャル層１０３とガードリング層１１６が露
出される為に、この上にショットキー材料、例えば白金
を３００〜８００人の厚さにスパッタ成膜し、更に熱処
理して白金シソサイド層１２８を形成することによって
ショットキーダイオードが形成される。この時、他のコ
ンタクト部でも白金シリサイド層１２８が形成される。

以下、アルミニウム膜を被着したのちパターニングし、
アルミニウム配線１２９を形成し、半導体装置を完成さ
せる。

このように、第１の実施例においては、エミッタとベー
スの各電極を多結晶シリコンを用いて自己整合的に形成
する、高性能なバイポーラトランジスタの製造工程で、
自己整合的に形成されるガードリング層を有するショッ
トキーダイオードを容易に形成することが可能となる。

また、水弟１の実施例のように、トランジスターとショ
ットキーダイオードを一体的に構成し、かつ多結晶シリ
コン膜をグラフトベースと、ガードリング層に各々接続
させている半導体装置の構成では、ショットキーダイオ
ードをクランプダイオードとして容易に用いることが出
来る。

第２図（ａ）〜（Ｃ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず、第２図（ａ＞に示すように、第１図（ａ）に示し
たと同様にしてシリコン酸化膜１０４上に多結晶シリコ
ン膜とシリコン酸化膜１１１Ｂを形成したのち多結晶シ
リコン膜の選択酸化用のマスクに用いたシリコン窒化膜
（図示せず）を全面除去した後、酸化膜１０９を通して
ボロンをイオン注入する。この際に、所望の層抵抗が得
られる様なドーズ量、例えば１．０゛〜５．ＯＸ　１０
　”ｃｍ−２のドーズ量でボロンをイオン注入すること
によって５〜１にΩ／口の層抵抗を有する多結晶シリコ
ン層２０８Ｂを形成することが可能である。

次に、第２図（ｂ）に示すように、シリコン酸化膜１０
９を除去し、続いて全面にシリコン窒化膜１１５を成長
させる。そして、９００〜１０００℃の熱処理を行なう
ことにより多結晶シリコン１１１２０８ＢよりＮ−型エ
ピタキシャル層１０３内にボロンを拡散することによっ
て、シリコン酸化膜１１１Ｂの周囲にショットキーダイ
オードのガードリング層１１６を形成する。その後、フ
ォトレジストからなるマスク１１４を形成し、シリコン
窒化膜１１５を選択的に除去することによって、シリコ
ン酸化膜１１１Ｂ及び多結晶シリコン２０８Ｂの表面を
露出する。続いて、バッフアート弗酸によって前記シリ
コン酸化膜１１１Ｂを除去し、Ｐ型のガードリング層１
１６で囲まれたＮ−型エピタキシャル層１０３の表面を
露出する。

次に、第２図（ｃ）に示すように、ショットキー材料、
例えば白金を３００〜８００人の厚さにスパッタ成膜し
、更に熱処理して白金シリサイド層１２８を形成してシ
ョットキーダイオードを形成する。以下、アルミニウム
配線１２９を形成し半導体装置を完成させる。

この第２の実施例では、多結晶シリコン抵抗素子形成の
為の不純物導入と同時に、ショットキーダイオードのガ
ードリング層を形成しているため、ショットキーダイオ
ードと多結晶シリコン抵抗素子を一体的に構成した半導
体装置を容易に形成できるという利点がある。

〔発明の効果〕

以上説明したように本発明は、電極、抵抗素子等の形成
に使用する多結晶シリコンの絶縁分離のためのシリコン
酸化膜を、ショットキーダイオード形成領域内にも形成
し、このシリコン酸化膜をマスクにして不純物を拡散す
ることによって、特別な工程を用いずに、しかも自己整
合的にガードリング層を形成できる効果がある。

又、高性能なバイポーラトランジスターや抵抗素子と、
ショットキーダイオードが一体となった半導体装置を容
易に形成することができ、半導体装置を高集積化できる
効果もある。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）及び第２図（ａ）〜（Ｃ）は本発
明の第１及び第２の実施例を説明するための工程順に示
した半導体チップの断面図、第３図は従来の半導体装置
の製造方法を説明するための断面図である。 １０１・・・Ｐ型シリコン基板、１０２・・・Ｎ＋型埋
込コレクタ層、１０３・・・Ｎ−型エピタキシャル層、
１０４．１０５・・・シリコン酸化膜、１０６・・・コ
レクタ電極形成領域、１０７・・・ショットキーダイオ
ード形成領域、１０８・・・第１の多結晶シリコン膜、
１０８Ａ・・・コレクタ電極、１０８Ｂ・・・Ｐ＋型多
結晶シリコン膜、１０９・・・シリコン酸化膜、１１１
Ａ、ＩＩＩＢ・・・シリコン酸化膜、１１２・・・コレ
クタ引出し層、１１３・・・シリコン酸化膜、１１４．
１１４Ａ、１１４Ｂ・・・マスク、１１５゜１１５Ａ、
１１５Ｂ・・・シリコン窒化膜、１１６・・・ガードリ
ング層、１１９・・・第２の多結晶シリコン膜、１２０
・・・グラフトベース層、１２１・・・シリコン酸化膜
、１２２・・・活性ベース層、１２４・・・第３の多結
晶シリコン層、１２５・・・Ｎ型エミツタ層、１２７・
・・シリコン酸化膜、１２８・・・白金シリサイド層、
１２９・・・アルミニウム配線、２０８Ｂ・・・多結晶
シリコン膜、３１０・・・エミッタ電極、３１１Ａ・・
・ベース電極、３１１Ｂ・・・コレクタ電極、３１５・
・・開孔部、３１６・・・マスク。

Claims (3)

【特許請求の範囲】
1. （１）第１導電型半導体基板上に形成された絶縁膜の所
   定の位置に開孔部を形成する工程と、前記開孔部を含む
   全面に多結晶シリコン膜を形成したのち選択的に酸化し
   、少くとも前記開孔部の内側にシリコン酸化膜を形成す
   る工程と、前記多結晶シリコン膜を通して第２導電型不
   純物を拡散し、前記半導体基板表面に第２導電型のガー
   ドリング層を形成する工程と、前記開孔部内側のシリコ
   ン酸化膜を除去し前記ガードリング層で囲まれた半導体
   基板表面を露出する工程と、前記露出した半導体基板表
   面にショットキーダイオードを形成する工程とを含むこ
   とを特徴とする半導体装置の製造方法。
2. （２）多結晶シリコン膜がバイポーラトランジスターの
   ベース引出し電極に接続されていることを特徴とする特
   許請求の範囲第（１）項記載の半導体装置の製造方法。
3. （３）多結晶シリコン膜が多結晶シリコン抵抗体に接続
   されていることを特徴とする特許請求の範囲第（１）項
   記載の半導体装置の製造方法。