JPS61274324A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61274324A
JPS61274324A JP11527685A JP11527685A JPS61274324A JP S61274324 A JPS61274324 A JP S61274324A JP 11527685 A JP11527685 A JP 11527685A JP 11527685 A JP11527685 A JP 11527685A JP S61274324 A JPS61274324 A JP S61274324A
Authority
JP
Japan
Prior art keywords
layer
metal silicide
electrode
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11527685A
Other languages
English (en)
Inventor
Hiroshi Goto
広志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11527685A priority Critical patent/JPS61274324A/ja
Publication of JPS61274324A publication Critical patent/JPS61274324A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 金属シリサイドの選択成長を利用して電極(あるいは配
線)と不純物ドープ領域を自己整合的に形成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に金属シリサ
イドの選択成長による電極(あるいは配線)および不純
物ドープ領域の自己整合的な形成に関する。
〔従来の技術〕
第7図は従来提案されているバイポーラトランジスタの
要部断面図である。同図中、■はコレクタ領域となるn
形シリコン基板、2はその主面、3はp形ベース領域、
4はn形エミッタ領域、5はp形不純物を含む多結晶シ
リコン層によるベース引出電極、6,7はSiO□膜、
8はベース電極、9はエミッタ電極である。このバイポ
ーラトランジスタではベース電極8が多結晶シリコンに
よるベース引出電極5に接続されており、もしベース電
極8がベース引出電極5を介することなくベース領域3
上に直接これと連結された場合に比べて、ベース領域3
の主面2上に面積を小さくすることができる。
〔発明が解決しようとする問題点〕
しかし、このバイポーラトランジスタにおいても、多結
晶シリコン層からなるベース引出電極5は、ベース領域
3、エミッタ領域4および5i01膜6上の全面上に形
成された多結晶シリコン層をエツチングして形成される
のが普通であるために、ベース引出電極5がベース領域
3上で占める面積が比較的大きくなる。また、Sin、
膜7が領域3゜4上に占める面積も同様な理由から比較
的大きくならざるを得ない。
本発明は、このような問題点を解決するために、半導体
装置における電極あるいは配線および不純物ドープ領域
の自己整合的形成を押し進めることを目的とする。
〔問題点を解決するための手段〕
上記の如き目的を達成するための本発明の手段を第1図
を参照して説明する。
第1図Aに示す如く、半導体基板11上に第1の絶縁層
12、後記金属シリサイドの選択成長の種となりかつ導
電性のある層(以下、「種層」と称する。)13、およ
び第2の絶縁層14を形成する。次に、第1図Bに示す
如く、先ず第2の絶縁層14をバターニングして開口部
15を形成し、それからそのパターニングした第2の絶
縁層14をマスクとして種層13をエツチングする。こ
のとき種層13をサイドエツチングして第2の絶縁F1
14の下側に延長する開口部16を穿設する。
その後、種層13をマスクとして第1の絶縁層12をエ
ツチングする。
第1図Cを参照すると、種層13および第1の絶縁層1
2の開口部16下の半導体基板ll上、および種層13
の該開口部16に露出した側面上に、金属シリサイドを
選択成長して、半導体基板11と種層13を金属シリサ
イド層17で接続する。
このとき、金属シリサイド層17および種層13の少な
くとも一方は不純物をドープしたものでなければならな
い。これは、後の工程で金属シリサイド層17を介して
半導体基板17に不純物をドープするために必要である
。不純物は、選択成長の際に金属シリサイド層17にド
ープされて、金属シリサイド層17から半導体基板11
中へ導入されてもよいし、あるいは当初は種層13にド
ープされて、種層13から金属シリサイド層17を介し
て(この場合金属シリサイド層17には不純物がドープ
されている必要はない)半導体基板11中へ導入されて
もよいが、いずれにせよ、金属シリサイド層17か種層
13あるいはその両方に予めドープされていて、後の工
程で金属シリサイド層17を介して半導体基板11中に
導入されなければならない。また、こうして不純物が層
17を介して半導体基板11中に導入するために、層1
7は金属シリサイドで構成されなければならない。選択
成長し得る導電性材料としては他に金属もあるが、層1
7を金属で構成したのでは、層17を介して半導体基板
11中へ不純物を導入することができないからである。
同様な理由から、種層13に不純物をドープしてそこか
ら半導体基板11中へ不純物を導入する態様を選択する
場合には、種層13は不純物をドープすることができか
つ不純物がその中を移動し得るような材質、例えば、金
属シリサイド、多結晶シリコン等によって構成される必
要がある。
第1図りを参照すると、第2の絶縁層14をマスクとし
て金属シリサイド層17をエツチングする°。すなわち
、第2の絶縁層14の開口部15のパターンに合せて金
属シリサイド層17をエツチングする。これによって、
種層13に対して第2の絶縁層14が突き出た部分の下
側、すなわち、種層13がサイドエッチされた部分だけ
に金属シリサイド層17が残る。こうして、種層13お
よび金属シリサイド層17からなる電極あるいは配線が
完成する。
その後、熱処理を行なうと、金属シリサイド層17およ
び(または)種層13中にドープされている不純物が金
属シリサイド層17を介して、すなわち、金属シリサイ
ド層17が半導体基板11と接するパターンに従って、
半導体基板11中に不純物ドープ領域18が形成される
また、以上の工程では、種層13を形成後直ちに第2の
絶縁層14を形成したが、第2の絶縁層14を形成する
前に種層13を予め所望の形状にパターニングしておく
ことができる。それによって、以降上記と同じ工程を経
て、第1図りの態様において、種7113と金属シリサ
イド層17からなる電極あるいは配線として2以上の電
極あるいは配線が形成され得る。また、同様にして、2
以上の不純物ドープ領域18が、2以上の選択成長金属
シリサイドからなる電極17とそれぞれ自己整合的に形
成され得る。
この方法において、金属シリサイドの選択成長法それ自
体は既に知られており、特別に限定されるわけではない
。例えば、富士通(株)の特願昭60−23480号に
はチタンシリサイドの選択成長方法が開示されている。
この特許出願明細書によると、四塩化チタンと四塩化シ
ランと水素をソースガスとして用いることによって選択
性の優れたチタンシリサイドをシリコン上に選択成長す
ることができ、SiO□、 5iJn  、 PSG 
 、 BPSG等の上には成長しない、好ましい反応条
件は600〜900℃の温度と100トル以下の圧力で
ある。この例では、選択成長の基体として単結晶およ、
び多結晶シリコンが用いられているが、一般的に、成長
する金属シリサイドと同一材質上にも成長する。
〔作 用〕
本発明の方法では、第2の絶縁層に開口部が形成された
後、すべての層のパターニングおよび不純物領域の形成
は自己整合プロセスで行なわれる。
選択成長法で形成する金属シリサイドは最終的に半導体
基板とのコンタクト電極を成すが、このコンタクト電極
のパターンは、第2の絶縁層の開口部のパターンから自
己整合的に形成されており、このコンタクト電極を形成
するために余分なマスク合せ余裕を見込む必要は全くな
い。しかも、このコンタクト電極を介して半導体基板中
に不純物導入を行なうので、その不純物ドープ領域(例
えば、コンタクト領域)はコンタクト電極のパターンに
基づいて自己整合的に形成されて°いる。従って、コン
タクト電極と不純物ドープ領域を位置合せするための余
裕も見込む必要がない、こうして、本発明によれば、電
極あるいは配線と電極窓とさらに半導体基板中の不純物
ドープ領域を自己整合的に形成することが可能である。
また、本発明により形成した電極または配線のコンタク
ト部すなわち金属シリサイド層は内側の開口部に露出す
る面を第3の絶縁層で被覆することによって、内側に別
の電極を形成することが可能である。第3の絶縁層の厚
さは所望の厚さに調整し得るので、その別の電極と金属
シリサイドによる電極の間にも余分な面積を必要としな
い。この様子は、第2図A、Bに第3の絶縁層19およ
び別の電極20によって示されている。
さらに、本発明の方法では、金属シリサイド層17から
不純物を半導体基板11中に導入して不純物ドープ領域
18を形成する。その結果、例えば、第2図Aに示す如
く、不純物ドープ領域18の内側に領域18と別の不純
物ドープ領域を領域18と分離して形成したり、第2図
Bに示す如く、不純物ドープ領域18の内側に領域18
と連結するが不純物の濃度やドープ領域の深さを領域1
8と異ならせた別の不純物ドープ領域22を形成し、さ
らにその別の不純物ドープ領域22の内部に電極20に
対応して逆導電型の不純物ドープ領域23を形成するこ
となどが可能になる。
し力ζも、以上の如き電極および不純物ドープ領域はい
ずれも当初の第2の絶縁層の開口部のパターンから自己
整合的に形成し得るものである。従って、本発明の方法
によれば、半導体装置において自己整合的に形成し得る
電極あるいは配線および不純物ドープ領域の態様が増え
る。
また、本発明の方法では、選択成長されるのは金属シリ
サイドであるから、従来加工性の良さから自己整合プロ
セスに多用されている多結晶シリコンより導電性が優れ
ていることは利点である。
そこで、前記の種層をも金属または金属シリサイドで構
成すれば、電極あるいは配線の抵抗を低減し得る。
〔実施例〕
本発明の方法によりベース引出電極を形成したバイポー
ラトランジスタの製造について説明する。
第3図Aを参照すると、31はシリコンウェハ、32は
n″″形埋込層、33はn−形シリコンエピタキシャル
層、34はn゛形エミッタコンタクト領域、35は選択
酸化素子分離膜であるが、これらはバイポーラトランジ
スタの製造において慣用の手法で形成する。その後、全
面にSing 、 Si3N4等からなる第1の絶縁層
12’、p形ドープチタンシリサイド(TiSig)層
13′、およびSiO□。
5isNa等からなる第2の絶縁層14′を、それぞれ
、例えば、100na+、 0.3〜0.5 nm、お
よび0.3〜0.5nm程度の厚さ形成する。
p形ドープTi5iz層13′は、後のTi51gの選
択成長の種とする導電性層であり、通常のスパッター法
等により成長した後B(ホウ素)をイオン打込みするこ
とにより形成できる。
第2の絶縁層14′を形成後、第2のvA緑層14′を
ほぼベース引出電極の形状にパターニングし、その内部
にほぼエミッタ形成領域に対応する例えば1.5μm角
の矩形状の開口部15′を形成する。゛ 以降、第1図を参照して説明した方法で第2図Bに示す
構造を得ることができる。すなわち、第2の絶縁層14
′をマスクとしてp形ドープTiSi意層13′をエツ
チングする。その際、第2の絶縁層14′#の開口部1
5′の端部からサイドエッチする幅は0.3〜0.5μ
m程度とする。
次いで、P形ドープTi5iz層13′をマスクとして
第1の絶縁層12′をエツチングした後、そ・  のエ
ツチングにより開口部下に露出したn−形エピタキシャ
ル成長シリコン領域33上とp形ドープTi5iz層1
3’の露出側面上にTi5iz選択成長させ、それぞれ
に成長したTi5izが一体となり、かつ第2の絶縁層
14′の突出部の下側を充満するまで成長を続ける。こ
こで選択成長するTi51g層には必ずしもp形不純物
をドープする必要はない、  TiSigの選択成長法
については前出の特願昭60−23480号明細書を参
照されたい。
・続いて、いま選択成長したTi5iz層17′を第2
の絶縁層14′をマスクとしてエツチングし;第2の絶
縁層14′の開口部15′下の1isjzを選択的に除
去する。このとき、第2の絶縁層14′がp形ドープT
i5izJi 13 ’より突き出ていた分だけ、その
下側に選択成長していたTi5iz層17′がエツチン
グされずに残る。このエツチングの後、p形ドープTi
5i1層13′はその残ったTiSi、層17′によっ
てn−形エピタキシャル成長領域33とコンタクトして
いる。
それから、必要であれば全面に保護膜を形成して、例え
ば、900〜1000℃、30分〜1時間程度の熱処理
を行なうと、p形ドープTi5iz層13′中にドープ
されていたp形不純物であるB(ホウ素)がTi51g
中、すなわち、p形ドープTi5iz層13′およびT
iSi2N17 ’中を移動して、Ti5iz層17′
を接するn−形エピタキシャル成長領域中に拡散し、p
1形ベースコンタクト領域18′が形成される。このと
きの状態が第3図Bに示されている。
第3図Cを参照すると、Ti51g層17′の内側の開
口部からp形不純物をn−形エビターキシャル層33中
に導入してp1形ベースコンタクト領域18′と連接し
た活性ベース領域36を形成する。
この活性ベース領域36はp“形ベースコンタクト領域
l域18′より深さが浅くかつ不純物濃度も低い。次に
、TiSi を層17′の内側の露出表面上に第3の絶
縁層19′を形成する。例えば、全面にCVD法で5i
O1等の絶縁層を形成後、反応性イオンエツチングで絶
縁層の厚さ方向に異方的にエツチングを行なうと、例え
ば、絶縁層の平坦部のエツチングが終了した時点でステ
ーツブ部分の絶縁層が第3図Cの19′の如く残る。こ
のエツチングの程度をコントロールし、また必要であれ
ばこの手順を繰り返して第3の絶縁層19′の厚さを所
望の厚さに調整することができる。この後、第3の絶縁
層19′の内側の開口部を介してn−形エピタキシャル
層33中にn形不純物を導入してn1形エミツタ領域3
7を形成する。n+形エミッタ領域37はイオン打込み
で形成してもよいが、第3図Cでは多結晶シリコン層3
8中から拡散して形成している。n+形エミッタ領域3
7を形成するためのドーピングは第3の絶縁層19′を
形成する前に行なうと、その端部が高濃度のp3形ベー
スコンタクト領域18′中に入ってしまうので、第3の
絶縁層を形成後に行なうことが好ましい。
その後、全面に絶縁層を形成してから、エミッタ電極3
9、ベース電極40.コレクタ電極41を形成する。 
           、こうして得られるバイポーラ
トランジスタでは、最初に第2の絶縁層14′に形成し
た開口部15′のパターンから、ベース引出電極40+
13’ +17’のベースコンタクト電極17′、ベー
スコンタクト領域18′、活性ベース領域36、ベース
電極とエミッタ電極の間の絶縁層19′、エミッタ領域
37、そしてエミッタコンタクト電極38が全て自己整
合的に形成され、これらを形成するための余分なマスク
合せ余裕は全く必要としない。しかも、ベースコンタク
ト領域18′と活性ベース領域を別々に形成することが
できるので、活性ベース領域の不純物濃度や深さをベー
スコンタクト領域のそれらから独立にして所望の値に調
整することが可能である。
上記の実施例は本発明による電極もしくは配線および不
純物ドープ領域の形成方法をバイポーラトランジスタの
ベース引出電極およびベース領域の形成に利用したもの
であったが、本発明はこれ以外にも多様な用途に応用し
得るものである。第4〜6図はそのうちいくつかの例で
ある。
里土皿豊皿 これはラテラルPNPバイポーラトランジスタの例であ
る。同図中、51はn”形エピタキシャルシリコン層か
らなるベース領域、52は#≠含p1形コレクタ領域、
53はp゛エミツタ領域54はn0形埋込層、55はn
9形ベースコンタクト領域、56は分離酸化膜領域、5
7a、57bはコレクタ引出電極、53a、58bはエ
ミッタ引出電極、59はベース電極、60はコレクタ電
極、61はエミッタ電極、62は絶縁膜である。
この図において、コレクタ引出電極57a、57b。
エミッタ引出電極58a、58bおよびコレクタ領域5
2、エミッタ領域53を本発明の方法により”自己整合
的に形成し得ることは、第2図との類推により明らかで
あろう。
工l皇皿 これはPNダイオードの例である。同図中、71はn−
形基板、72は円形のn9形領域、73は領域62を包
囲する円形のp−影領域、74は環状のp゛形コンタク
ト領域、75は円形のカソード電極、75a、76bは
円形の穴の外方へ拡がるパターンを有するアノード電極
、77は絶縁膜である。この例ではアノード電極および
pゝ形コンタクト領域が本発明の方法により作成される
茅」jL4肌 これはショットキーバリヤダイオードの例である。同図
中、81はn−形半導体本体、82は円形のショットキ
ーメタルからなるショットキー電極、83は環状のp9
形ガードリング領域、84a。
84bは絶縁膜85を介してショットキー電極82を包
囲するガードリング制御用電極である0図示されていな
いが、n−影領域81は別の場所で電極と接続されてい
る。
このダイオードは、ダイオードの本来の電極と独立にガ
ードリング領域83にバイアスをかけて(負電圧)その
ガードリング効果を高め、ダイオードの耐圧を大きくす
ることを可能にしたものである。このダイオードにおい
ても、ショットキー電極82とn−影領域81とのコン
タクト領域、およびそれを包囲するガードリング領域8
3および電極84aをそれぞれ自己整合的に形成するこ
とが有利である。そして、それは電極34a、84bお
よびガードリング領域83を本発明の方法により形成す
ることによって可能である。
〔発明の効果〕
本発明によれば、電極(または配線)と電極窓と不純物
ドープ領域を自己整合的に形成する新しい方法が提供さ
れ、高密度かつ高性能のデバイスを構成する上で有用で
ある。
【図面の簡単な説明】
第1図A−Dは本発明の詳細な説明する工程要部の断面
図、第2図A、Bは本発明の方法で得られる構造例を示
す断面図、第3図A−Cは実施例のバイポーラトランジ
スタの製造工程要部の断面図、第4図はラテラルPNP
バイポーラトランジスタの要部断面図、第5図はPNダ
イオードの要部断面図、第6図はショットキーバリヤダ
イオードの断面図、第7図は従来のバイポーラトランジ
スタの要部断面図である。 11・・・半導体基板、  12・・・第1の絶縁層、
13・・・選択成長の種層、14・・・第2の絶縁層、
15 、16・・・開口部、 17・・・金属シリサイド層、 18・・・不純物ドープ領域、 19・・・第3の絶縁層、 20・・・電極、     32・・・n1形埋込層、
33・・・n−形エピタキシャル層、 34・・・n0形コレクタコンタクト領域、36・・・
p形活性ベース領域、 37・・・n+形エミッタ領域、 13’+17’・・・ベース引出電極、39・・・エミ
ッタ電極、 40・・・ベース電極、 41・・・コレクタ電極、 51・・・ベース領域、 52・・・コレクタ領域、 53・・・エミッタ領域、 55・・・ベースコンタクト領域、 57a+57b・・・コレクタ引出電極、58a+58
b・・・・・・エミッタ引出電極、59・・・ベース電
極、 60・・・コレクタ電極、 61・・・エミッタ電極。 本発明の方法の工程要部 第1図 13・・・沼沢成長の種層    18・・・不純物ド
ー1領域18 22 23 1B 本発明の応用態様 第2図。 バイポーラトランジスタの製造工程 第3!a ラテラルPNPパイポーラトランジスタ第41g PNダイオード 第5図 ショットキーバリヤダイオード 嶌6図 従来例 第7図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に第1の絶縁層を形成する工程、 該第1の絶縁層上に後記の金属または金属シリサイドの
    選択成長の種となりかつ導電性を有する層(以下、「種
    層」と称する。)を形成する工程、該種層上に第2の絶
    縁層を形成する工程、 該第2の絶縁層に開口部を形成する工程、 該第2の絶縁層をマスクとして該種層に該第2の絶縁層
    の該開口部下およびその周辺領域の該第2の絶縁層の下
    側に延長する開口部を形成する工程、 該種層をマスクとして該第1の絶縁層に開口部を形成す
    る工程、 該第1の絶縁層の該開口部下の該半導体基板上および該
    種層の該開口部に露出した側面上に金属シリサイドを選
    択的に成長して、該半導体基板と該種層の間を接続する
    金属シリサイド層を形成する工程、 該第2の絶縁層をマスクとして該金属シリサイド層の該
    第2の絶縁層の該開口部下の領域を除去する工程、およ
    び、 該金属シリサイド層および(または)該種層中にドープ
    された不純物を上記除去工程後の該金属シリサイド層を
    介して該金属シリサイド層下の該半導体基板に導入して
    不純物ドープ領域を形成する工程 を含むことを特徴とする半導体装置の製造方法。
JP11527685A 1985-05-30 1985-05-30 半導体装置の製造方法 Pending JPS61274324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11527685A JPS61274324A (ja) 1985-05-30 1985-05-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11527685A JPS61274324A (ja) 1985-05-30 1985-05-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61274324A true JPS61274324A (ja) 1986-12-04

Family

ID=14658650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11527685A Pending JPS61274324A (ja) 1985-05-30 1985-05-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61274324A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177555A (ja) * 1987-01-19 1988-07-21 Nec Corp 半導体装置の製造方法
WO2014196187A1 (ja) * 2013-06-05 2014-12-11 パナソニックIpマネジメント株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177555A (ja) * 1987-01-19 1988-07-21 Nec Corp 半導体装置の製造方法
WO2014196187A1 (ja) * 2013-06-05 2014-12-11 パナソニックIpマネジメント株式会社 半導体装置
US9484342B2 (en) 2013-06-05 2016-11-01 Panasonic Intellectual Property Management Co., Ltd. Semiconductor apparatus
JPWO2014196187A1 (ja) * 2013-06-05 2017-02-23 パナソニックIpマネジメント株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US4433468A (en) Method for making semiconductor device having improved thermal stress characteristics
EP0170250B1 (en) Bipolar transistor and method for producing the bipolar transistor
JP3152959B2 (ja) 半導体装置及びその製造方法
JPH10270579A (ja) 半導体装置およびその製造方法
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
JPH0646638B2 (ja) 縦型バイポーラ・トランジスタ及びその製造方法
JP2587444B2 (ja) Cmos技術を用いたバイポーラ・トランジスタとその製造方法
US5320971A (en) Process for obtaining high barrier Schottky diode and local interconnect
JPS61274324A (ja) 半導体装置の製造方法
JPH0581051B2 (ja)
JP2940492B2 (ja) 半導体装置およびその製造方法
JP3171296B2 (ja) 埋込ゲート型半導体素子とその製造方法
JPS61274323A (ja) 半導体装置の製造方法
JP4213298B2 (ja) 半導体装置の製造方法
JP3082800B2 (ja) 半導体装置およびその製造方法
JPH0554263B2 (ja)
JP3056766B2 (ja) 半導体装置の製造方法
JPS58142573A (ja) 半導体集積回路およびその製造方法
JPH0330293B2 (ja)
JPH0828368B2 (ja) 半導体装置の製造方法
JPS6239538B2 (ja)
JPS61248556A (ja) 半導体装置の製造方法
JPH03220772A (ja) 半導体装置
JPS62243360A (ja) 半導体装置の製造方法
JPS63244870A (ja) 半導体装置およびその製造方法