JPS61274323A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 金属または金属シリサイドを選択成長して電極または配
線を自己整合的に形成する。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に係り、特に金属または
金属シリサイドの選択成長による自己整合的な電極また
は配線の形成に関する。

〔従来の技術〕

第４図は従来提案されているバイポーラトランジスタの
要部断面図である。同図中、１はコレクタ領域となるｎ
形シリコン基板、２はその主面、３はｐ形ベース領域、
４はｎ形エミッタ領域、５はｐ形不純物を含む多結晶シ
リコン層によるベース引出電極、６，７はＳｉＯ□膜、
８はベース電極、９はエミッタ電極である。このバイポ
ーラトランジスタではベース電極８が多結晶シリコンに
よるベース引出電極５に接続されており、もしベース電
極８がベース引出電極５を介することなくベース領域３
上に直接これと連結された場合に比べて、ベース領域３
の主面２上の面積を小さくすることができる。

〔発明が解決しようとする問題点〕

しかし、このバイポーラトランジスタにおいても、多結
晶シリコン層からなるベース引出電極５は、ベース領域
３、エミッタ領域４およびＳｉＯ□膜６上の全面上に形
成された多結晶シリコン層をエツチングして形成される
のが普通であるために、ベース引出ｔｔｉ５がベース領
域３上で占める面積が比較的大きくなる。また、５ｉＯ
ｚ膜７が領域３゜４上に占める面積も同様な理由から比
較的大きくならざるを得ない。

本発明は、このような問題点を解決するために、半導体
装置における電極あるいは配線の自己整合的形成を押し
進めることを目的とする。

〔問題点を解決するための手段〕

上記の如き問題点を解決する本発明の手段を第１図を参
照して説明する。第１図Ａに示す如く、半導体基板１１
上に第１の絶縁層１２、金属または金属シリサイドの選
択成長の種となりかつ導電性のある層１３（以下、「種
層」と称する。）、および第２の絶縁層１４を形成する
。次に、第１図Ｂに示す如く、先ず第２の絶縁層１４を
パターニングして開口部１５を形成する。パターニング
した第２の絶縁層１４をマスクとして種層１３をエツチ
ングするが、このとき種層１３をサイドエツチングして
第２の絶縁層１４の下側に延長する開口部１６を穿設す
る。それから、種層１３をマスクとして第１の絶縁層１
２とバターニングする。

第１図Ｃを参照すると、開口部１６下の半導体基板ｌｌ
上および種層１３の側面上に金属または金属シリサイド
を選択成長して、半導体基板１１と種層１３を金属また
は金属シリサイド層１７で接続する。この金属または金
属シリサイド層１７を、第１図りに示す如く、第２の絶
縁層１４をマスクとしてエツチングして第２の絶縁層１
４の開口部１５下の金属または金属シリサイドを除去す
る。

以上の工程によって得られる金属または金属シリサイド
層１７と種層とが全体として電極あるいは配線を成す。

また、以上の工程では、種層１３を形成後直ちに第２の
絶縁層１４を形成したが、第２の絶縁層１４を形成する
前に種層１３を予め所望の形状にバターニングしておく
ことができる。それによって、以降上記と同じ工程を経
て、第１図りの態様において、種層１３と金属または金
属シリサイド層１７からなる電極あるいは配線として２
以上の電極あるいは配線が形成され得る。

その後、バターニングされた金属または金属シリサイド
層１７の内側の側面上に第３の絶縁層１８を形成する。

この方法において、金属または金属シリサイドの選択成
長法それ自体は既にいくつか公知であり、特別に限定さ
れるわけではない。例えば、イー。

ケー・ブロードベントおよびシー・エル・ラミシーが「
タングステンの選択的減圧ＣＶＤ法」　（ジャーナル・
オブ・エレクトロケミカル・ソサイエティ、固体状態の
科学と技術、１９８４年６月、１４２７〜１４３３頁）
にタングステンの選択成長法について報告している。こ
の報告によると、六フフ化タングステンの水素またはシ
リコンによる還元反応に基づ＜ＣＶＤによると、タング
ステンは単結晶または多結晶シリコン上に選択的に成長
し、Ｓｔａｇ。

５ｉｓＮａ等の絶縁物上には成長しない。反応条件と　
。

しては低温（２５０〜５００℃）、低圧（０，１〜５ト
ル）が適当であるとされ、ソースガスとしては六フッ化
タングステンと共に水素またはアルゴンが用いられる。

また、富士通−の特願昭６０−２３４８０号にはチタン
シリサイドの選択成長方法が開示゛されている、この特
許出願明細書によると、四塩化チタンと四塩化シランと
水素をソースガスとして用いることによって選択性の優
れたチタンシリサイドをシリコン上に選択成長すること
ができ、５ｔＯｚ＋５ｉＪｎ　、　ＰＳＧ　、　ＢＰＳ
Ｇ等の上には成長しない。好ましい反応条件は６００〜
９００　’Ｃの温度と１ｏｏトル以下の圧力である。

なお、以上の例では、選択成長の基体として単結晶およ
び多結晶シリコンが用いられているが、一般的に、成長
する金属または金属シリサイドと同一材質上にも成長す
る。

〔作　用〕

本発明の上記の方法では、一旦、第２の絶縁層に開口部
を形成すると、その後のパターニングは全て自己整合プ
ロセスで行なわれる。そのため、選択成長法で形成する
金属または金属シリサイドによる半導体基板とのコンタ
クト領域は余分な面積を全く必要としない、しかも、選
択成長で形成した金属または金属シリサイドによる電極
の内側に第３の絶縁層を介して別の電極をさらに自己整
合的に形成することが可能であり、従って、この別の電
極と金属または金属シリサイドの電極の間にも余分な面
積は全く必要としない。さらに、上記種層あるいは第１
の絶縁層の開口部のパターン、および第３の絶縁層の内
側の開口部のパターンを利用して、それぞれ、半導体基
板に不純物の拡散領域を自己整合的に形成することがで
きる。従って、上記２種類の電極とそれらに対応する不
純物拡散領域との整合を図るためにも余分な面積は全く
必要としない。

こうして、本発明の方法によれば、極めて自己整合性の
高い電極あるいは配線の新たな形成方法が提供され、い
ろいろな半導体装置をコンパクトに構成することに寄与
する。

また、本発明の方法では、選択成長されるのは金属また
は金属シリサイドであるから、従来加工性の良さから自
己整合プロセスに多用されている多結晶シリコンより導
電性が優れていることは利点である。そこで、前記の種
層をも金属または金属シリサイドで構成すれば、電極あ
るいは配線の抵抗を低減し得る。

〔実施例〕

本発明の方法をバイポーラトランジスタのベース電極の
形成に応用した例を第１図および第２図を参照して説明
する。

第２図Ａはバイポーラトランジスタの形成途中の第１図
Ｂに対応する工程を示している。同図中、２１は半導体
ウェハ、２２はｎ＋形埋込層、２３はｎ−形エピタキシ
ャル成長領域、２４はｎ＋形コレクタコンタクト領域、
２５は選択酸化素子分離膜である。これらはバイポーラ
トランジスタの製造において慣用の手法で形成する。

その後、第１図Ａに対応する工程で、例えば、Ｓｉｎｇ
またはＳｉ、Ｎ４からなる第１の絶縁層１２′を厚さ１
１００ｎ程度、種層１３′としてｐ形ドープ多結晶シリ
コン層を厚さ０．３〜０．５μｍ程度、そしてＳｉＯ２
または５ｉ３Ｎａからなる第２の絶縁層１４′を厚さ０
．３〜０．５μｍ程度、全面に形成する。次いで、第１
図Ｂの工程に対応して、第２の絶縁層１４′をベース引
出電極の形状にパターニングしくベース形成領域の寸法
は例えば１．５μｍ角の矩形である）、そのパターニン
グした第２の絶縁層１４’をマスクとしてｐ形ドープ多
結晶シリコン層１３′をウェットエツチングすることに
よってｐ形ドープ多結晶シリコン層１３’を第２の絶縁
層１４′の下側までサイドエッチする。サイドエッチの
幅は例えば０．２〜０．３μｍ程度にする。

ここで、第２図Ａに示す如く、ベース形成領域を除いて
レジスト２６を塗布し、ウェハに対して斜めにホウ素イ
オンを入射することによって、第２の絶縁層１４′では
なくｐ形ドープ多結晶シリコン層１３′を実質的なマス
クとしてｎ−形エピタキシャル成長領域２３中にｐ゛形
ベース領域２７を形成する。ホウ素イオン打込み条件は
、例えば、４０ｋｅＶ、　　Ｉ　Ｘｌ０１４ｃＩＩＩ−
”である。このホウ素イオン斜め入射打込みに代えて、
熱拡散法でもｐ゛形ベース領域２７を形成することがで
きる。但し、その場合には、熱拡散に先立って第１の絶
縁層１２′をｐ形多結晶シリコン層１３′のパターンに
合せてエツチングする。イオン打込み法でｐ形ソース領
域２７を形成した場合には、打込み後ｐ形多結晶シリコ
ン層１３′をマスクとして第１の絶縁層１２′をエツチ
ングし、ｐ形ベース領域２７０表面を露出させる。

次いで、第１図ＣおよびＤに対応して、露出したｐ形ソ
ース領域２７　（エピタキシ、ヤルシリコン単結晶から
なる）上およびｐ形ドープ多結晶シリコン層１３′の露
出側面上に、例えば、タングステンを選択成長し、ｐ゛
形ベース領域２７とｐ形ドープ多結晶シリコン層１３′
をタングステンで連結する。（タングステンの選択成長
法の詳細については例えば前出のイー・ケー・ブロード
ベントおよびシー・エル・ラミシーの「タングステンの
選択的減圧ＣＶＤ法」を参照されたい。）それから、第
２の絶縁層１４′をマスクとしてタングステン層をエツ
チングすると、ｐ形ドープ多結晶シリコン層１３′より
突き出た第２の絶縁層１４′の下側のタングステンだけ
が残る。

第２図Ｂを参照すると、１７′はこうして残ったタング
ステン層である。その後、タングステン層１７′の内側
に第３の絶縁層１８′を形成する。この第３の絶縁層１
８′は、例えば、タングステン層１７′のエツチングが
終了した後、全面にＣＶＤで絶縁層を堆積してから反応
性イオンエツチング等でその絶縁層を異方的にエツチン
グして形成することができる（ＣＶＤで堆積した絶縁層
はステップの部分において厚さが大きいから、そこだけ
エツチングされずに残る）。あるいは、タングステン層
１７′の露出表面を陽極酸化しても第３の絶縁層１８′
は形成できる。

次いで、第３の絶縁層１８’の内側の開口部を利用して
、ｐ１形ベース領域２７の内部にｎ１形エミツタ領域２
８を形成する。ｎ１形エミ７タ領域は、第２図Ｂに示す
如く、ｎ形ドープ多結晶シリコン層２９からヒ素を熱拡
散して形成しても、あるいはイオン打ち込み法で形成し
てもよい。いずれにしても、ｎ＋形エミッタ領域２８は
第３の絶縁層１８′から自己整合的に形成される。

その後、慣用の手法で絶縁層３０、エミッタ電極３１、
ベース電極３２、コレクタ電極３３を形成する。

こうして作製されたバイポーラトランジスタにおいて、
ベース引出電極部であるｐ形ドープ多結晶シリコン層１
３’とベースコンタクト電極を成すタングステン層１７
′は自己整合的に形成されており、かつそのタングステ
ン層１７′とｐ１形ベース領域２７も自己整合的に形成
されている。その上、このようなタングステン層１７′
（ベースコンタクト電極）に関して、第３の絶縁層１８
′を介することによってエミッタコンタクト電極２９お
よびｎ＋形エミッタ領域２８がそれぞれ自己整合的に形
成されている。従って、エミッタコンタクト電極２９、
ベースコンタクト電極１７′、これら２つのコンタクト
電極の間の絶縁層１８′、エミッタ領域２８、および、
ベース領域２７を形成するに当って、マスク合せのため
の面積の余裕を見込む必要は全く存在しない。

以上は、バイポーラトランジスタを例としで説明したが
、本発明による電極あるいは配線の形成方法はその他の
半導体装置にも応用し得ることは明らかである。例えば
、上記の例でｐ゛形ベース領域２７とｎ゛形エミッタ領
域２８だけを取り出せば、それはＰＮダイオードである
。

また、以上の例とは別に、選択成長の種となる層を、そ
の上に第２の絶縁層を形成する前にパターニングしてお
けば、さらに複雑な形状の電極または配線を提供するこ
とも可能になる。例えば、ＭＯＳ　）ランジスタのソー
ス、ドレイン電極とゲート電極を自己整合的に形成する
場合に応用できる。

第３図を参照すると、４１はｐ形シリコン半導体本体、
４２　、４３はソース電極、４４　、４５はドレイン電
極、４６はゲート電極、４７はゲート絶縁膜、４８はｎ
“形ソース領域、４９はｎ゛形トドレイン領域５０　、
５１は絶縁膜であり、４２　、４４が選択成長の種層で
あり、予めバターニングされて、選択成長された金属シ
リサイド４３　、４５と一体となり、それぞれソース電
極４２　＋　４３およびドレイン電極４４＋４５を成す
。ｎ“形ソース領域４８およびｎ１形ドレイン領域４９
は種層４２　、４４または選択成長金属シリサイド４３
　、４５から不純物を半導体本体４１中に拡散させるこ
とによって形成できる。

なお、本発明の方法では、コンタクト電極と不純物拡散
領域とを自己整合的に形成し得ることを重要な利点の１
つとしてはいるが、不純物拡散領域の形状、数、形成時
期、形成方法、形成条件等については一切制約されない
ものである。そのバリエーションは数多くあり、所望の
半導体装置に応じて形成すればよいものである。

〔発明の効果〕

本発明により、半導体装置における電極あるいは配線の
新しい形成方法が提供され、特に自己整合的に作製する
半導体装置の態様が豊富化される。

【図面の簡単な説明】

第１図Ａ−Ｂは本発明の詳細な説明する工程要部におけ
る半導体装置の要部断面図、第２図Ａ。 Ｂは実施例の工程要部におけるバイポーラトランジスタ
の要部断面図、第３図は実施例としてのＭＯＳ　）ラン
ジスタの断面図、第４図は従来のバイポーラトランジス
タの要部断面図である。 １１・・・半導体基板、１２　、１２　’・・・第１の
絶縁層、１３・・・選択成長の種層、 １３′・・・ｐ°形ドープ多結晶シリコン層、１４　、
１４　’・・・第２の絶縁層、１７・・・金属または金
属シリサイド層、１７′・・・タングステン層、 １８　、１８　’・・・第３の絶縁層、２３・・・ｎ−
形エピタキシャル成長領域、２４・・・ｎ“形コレクタ
コンタクト領域、２７・・・ｐ゛形ベース領域、 ２８・・・ｎ＋形エミッタ領域、 ３１・・・エミッタ電極、３２・・・ベース電極、３３
・・・コレクタ電極、 ４１・・・ｐ形シリコン半導体本体、 ４２　、４３・・・ソース電極、 ４４　、４５・・・ドレイン電極、 ４６・・・ゲート電極、 ４７・・・ゲート絶縁膜、 ４８・・・ｎ＋形ソース領域・ ４９・・・ｎ゛形トドレイン領域 ５０　、５１・・・絶縁膜。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に第１の絶縁層を形成する工程、 該第１の絶縁層上に後記の金属または金属シリサイドの
   選択成長の種となりかつ導電性を有する層（以下、「種
   層」と称する。）を形成する工程、該種層上に第２の絶
   縁層を形成する工程、 該第２の絶縁層に開口部を形成する工程、 該第２の絶縁層をマスクとして該種層に該第２の絶縁層
   の該開口部下およびその周辺領域の該第２の絶縁層の下
   側に延長する開口部を形成する工程、 該種層をマスクとして該第１の絶縁層に開口部を形成す
   る工程、 該第１の絶縁層の該開口部下の該半導体基板上および該
   種層の該開口部に露出した側面上に金属または金属シリ
   サイドを選択的に成長して、該半導体基板と該種層の間
   を接続する金属または金属シリサイド層を形成する工程
   、および、 該第２の絶縁層をマスクとして該金属または金属シリサ
   イド層の該第２の絶縁層の該開口部下の領域を除去する
   工程、 を含むことを特徴とする半導体装置の製造方法。