JPS61248556A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61248556A
JPS61248556A JP8875185A JP8875185A JPS61248556A JP S61248556 A JPS61248556 A JP S61248556A JP 8875185 A JP8875185 A JP 8875185A JP 8875185 A JP8875185 A JP 8875185A JP S61248556 A JPS61248556 A JP S61248556A
Authority
JP
Japan
Prior art keywords
layer
base
region
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8875185A
Other languages
English (en)
Other versions
JPH0669044B2 (ja
Inventor
Hiroshi Goto
広志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60088751A priority Critical patent/JPH0669044B2/ja
Priority to EP86303144A priority patent/EP0201250B1/en
Priority to DE8686303144T priority patent/DE3683679D1/de
Publication of JPS61248556A publication Critical patent/JPS61248556A/ja
Priority to US07/437,337 priority patent/US4952521A/en
Publication of JPH0669044B2 publication Critical patent/JPH0669044B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 バイポーラトランジスタのベース引出電極を金属または
金属シリサイドの選択成長によって形成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法、より詳しく述べると、
良好な高周波特性を有するバイポーラトランジスタの製
造方法に係る。
(従来の技術〕 第2図は従来提案されているバイポーラトランジスタの
要部断面図である。同図中、1はコレクタ領域となるN
形シリコン基板、2はその主面、3はP形ベース領域、
4はN形エミッタ領域、5はP形不純物を含む多結晶シ
リコン層によるベース引出電極、6,7は5i02膜、
8はベース電極、9はエミッタ電極である。このバイポ
ーラトランジスタではベース電極8が多結晶シリコンに
よるベース引出電極5に接続されており、もしベース電
極8がベース引出電極5を介することなくベース領域3
上に直接これと連結された場合に比べて、ベース領域3
の主面2上の面積を小さくすることができる。
しかし、このバイポーラトランジスタにおいても、多結
晶シリコン層からなるベース引出電極5は、ベース領域
3、エミッタ領域4および5i02膜6上の全面上に形
成された多結晶シリコン層をエツチングして形成される
のが普通であるために、ベース引出電極5がベース領域
3上で占める面積が比較的大きくなる。また、5i02
膜7が領域3゜4上に占める面積も同様な理由から比較
的大きくならざるを得ない。そこで、多結晶シリコンの
加工性の良さを利用してセルファライン化を押し進めて
これらの問題点を解決したバイポーラトランジスタの製
造方法が提案されている(特公昭55−26630号公
報、同57−32511号公報参照)。
〔発明が解決しようとする問題点〕
前記のバイポーラトランジスタにおいてベース引出電極
を多結晶シリコンで構成した理由は、多結晶シリコンが
加工性に優れているために、微細なバターニングが可能
であり、またセルファライン工程への適合性に優れてい
るからであった。しかしながら、多結晶シリコンは不純
物を高濃度に導入することによって導電性を付与するこ
とが可能であるとはいえ、金属等に比べるとまだ導電性
が低いので、前記のバイポーラトランジスタの側でいう
とベース抵抗がいくらか大きくなるというような問題点
がある。また、多結晶シリコンを導電性にするために不
純物を高濃度に導入する必要があり、そのために後の熱
処理の際に導電性多結晶シリコンからそれとコンタクト
した半導体基板に不純物が拡散するが、この領域の不純
物が常に高濃度になり、素子特性上好ましくない場合が
あるという問題がある。
〔問題点を解決するための手段〕
上記問題点を解決するために、ベース引出電極を金属ま
たは金属シリサイドの選択成長法によって作成する。
第1導電型半導体基板上に絶縁層を形成し、この絶縁層
に形成すべきエミッタ領域(島状)を包囲するベースコ
ンタクト領域を規定する開口部を穿設すると共に、該絶
縁層上に該開口部の外縁から外方へ延長する所定パター
ン(開口部と合せてベース引出電極のパターンを成す)
を有する層を形成する。この最後の層は後工程で行う金
属または金属シリサイドの選択成長の種となる層(以下
、「種層」と称する。)であり、材料的には成長の種(
核)となり得るものであれば何でもよく、少なくとも上
記基板と同一材質のものは成長の種になり得るであろう
。また、上記開口部のパターンに基づいて基板の主面側
からベースコンタクト領域に第2導電型のドーパントを
導入しておく。
この状態において、特定の成長条件を選択して金属また
は金属シリサイドを成長すれば、金属または金属シリサ
イドは開口部下の基板(ベースコンタクト領域)上と上
記種層上に選択的に成長し、上記絶縁層の露出部上には
成長しないようにすることができる。そして、この選択
成長の結果、ベースコンタクト領域上に成長する金属ま
たは金属シリサイドと種層上に成長する金属または金属
シリサイドは一体化し、良導電体である金属または金属
シリサイドによってベース引出電極が形成される。
その後、ベース引出電極の露出表面に絶縁層を形成する
。この絶縁層はベース引出電極の陽極酸化によって好ま
しく形成することができるが、初めからあるいは付加的
に絶縁層を堆積し、パターニングして形成してもよい。
次いで、この絶縁層およびベース引出電極をマスクとし
て、その絶縁層で包囲された領域、すなわち、上記開口
部の内側の島状領域に対応する領域の下の半導体基板内
の領域に、その主面側から、第2導電型ドーパントを導
入してベースコンタクト領域と連接した活性ベース領域
を形成すると共に、該活性ベース領域内に第1導電型ド
ーパントを導入してエミ’7り領域を形成する。
その他の工程は慣用的なバイポーラトランジスタの製法
と同様であることができ、またその他いろいろに変形さ
れてもよい。
〔作 用〕
この製法において、ベース引出電極は金属または金属シ
リサイドによって構成されているので、その導電率が高
く、ベース抵抗を低減することができる。
また、最初に半導体基板上の絶縁層に穿設した開口部(
ベースコンタクト窓)のパターンと自己整合してベース
コンタクト領域が形成されかつベースコンタクト窓と自
己整合的にその窓から外方へ延びる種層上にベース引出
電極が形成されるので、ベースコンタクトをとるために
ベースコンタクト領域の面積を不必要に大きくする必要
がまったくない。
さらに、選択成長法で形成したベース引出電極の内縁に
基づいてそれと自己整合碇勺にエミッタ領域およびエミ
ッタ電極を形成することができるので、ベースコンタク
ト領域とエミッタ領域の間の面積あるいはベース引出電
極とエミッタ電極の間の絶縁分離のための面積も不必要
に大きくする必要かまった(ない。
こうして、本発明の方法によれば、ベース領域とエミッ
タ領域を必要最小限の面積にし、かつ金属あるいは金属
シリサイドを用いてベース引出電極およびエミッタ電極
を形成することが可能である。従って、安全容量、寄生
抵抗が低減された極めて高周波特性の良好なトランジス
タが得られることになる。
〔実施例〕
第1図を参照して本発明の実施例を詳述する。
第1図Aを参照すると、主面12を有する単結晶シリコ
ン半導体基板11、n 形埋込層13、n 形エピタキ
シャル成長単結晶シリコン層14、分離用選択酸化膜1
5、n 形コレクタコンタクト領域16をそれぞれ慣用
のバイポーラトランジスタの製法により作成する。更に
、11 、13 、14および16を含むシリコン半導
体本体の選択酸化膜15で覆われていない表面にも厚さ
0.1μm程度の酸化膜 17を形成する。この酸化膜
17はシリコン基体表面を酸化するかCVO法で作成す
ればよい。
酸化膜15 、17上にCVO法で厚さ0.1〜0.3
μmの多結晶シリコン層1日、さらにその上に厚さ0.
3〜0.5μm程度の窒化シリコン層19を堆積した後
、窒化シリコンFi19をパターニングして、エミッタ
形成部(第1図Fの20)を残し、それを包囲するべ一
゛ス引出電極の形成部(第1図Fの21)を除去する。
ベース引出電極の形成部21の周囲の窒化シリコンN(
第1図Fの22)は残す。エミッタ形成部20の寸法は
例えば1.0μm角である。
次に、窒化シリコン519と多結晶シリコン層18の上
全面にプラズマCVDあるいは減圧CVD等により例え
ばPSG層23を厚さQ、 3〜0.5μm程度堆積す
ると、下地パターンのステップ部ではカバレージが悪い
ので、窒化シリコン層19のパターンの端縁に沿って層
23に凹部あるいはくびれ24ができる。
第1図Bを参照すると、ここで例えば−ノ\ツファ、τ
フッ酸を用いて層23を徐々にウェットエツチングする
と、層23の表面からエツチングが進み、層23の厚み
が徐々に減少するとき、上記凹部24、すなわち、エミ
ッタ形成部20の外縁部とベース引出電極形成部21の
外縁部では、エッチングが他の部分23°より一層深く
まで進行してそこだけ窒化シリコン[19および多結晶
シリコンFf18の表面が露出するようになる。すなわ
ち、開口部24ができる。この開口部24の開口幅は窒
゛化シリコン層19の厚み、層23の形成条件、層23
のエツチング条件、層23のエツチング厚さ等によって
定まるが、最終的には層23のエツチングを停止する時
期を適当に選択することによって一定の範囲内で所望の
開口幅の開口部24を形成することができる。例えば、
この例では0.2〜0.3μmの開口幅である。
第1図Cを参照すると、残ったJW23″をマスクとし
て多結晶シリコンFJ18をエツチングすると、開口部
24下の部分25だけが選択的にエツチングされる。次
いで層23゛ を除去するが、このとき、結果的に、前
の多結晶シリコン層18のエツチングで露出した酸化膜
15 、17の部分もエツチングされる。層23”はP
SG、酸化膜15 、17は5i02だからである。そ
れから、ホウ素イオン(B+)を全面に打込むと、n 
形エピタキシャル層14中に窒化シリコン層19と多結
晶シリコン層18がマスクとして働いてエミッタ形成部
20が外縁に沿う前記開口部25下のベースコンタクト
領域26だけにホウ素イオンが選択的に打込まれるが、
このとき同時に、多結晶シリコンJif18には窒化シ
リコン層19がマスクとして働いてベース引出電極であ
る。
第1図りを参照すると、窒化シリコン層19をエツチン
グ除去した後、水酸化カリウムを用いて多結晶シリコン
層18をエツチングすると、上記工程でホウ素イオンが
選択的に打込まれた部分はエツチング速度が低下してい
るために、多結晶シリコン層18はベース引出電極形成
部(21)だけ選択的に残る。
こうして得られた第1図りに示す構造は、エミッタ領域
およびコレクタ領域を形成すべきn 形エピタキシャル
シリコン層14の主面12上に絶縁層(酸化膜)17が
あり、絶縁層17は島状のエミッタ形成部(20)の外
縁に沿ってそれを包囲する開口部25を有し、絶縁層1
7上に開口部25の外縁から外方に延長する所定パター
ン(ベース引出電極を形成すべきパターン)の層(多結
晶シリコン層)18を有している。そして、領域26の
単結晶シリコンおよび層18の多結晶シリコンは後記の
タングステン等の選択的な成長の種となる物質である。
層15 、17の5i02上にはタングステン等は成長
しない。本発明の方法は、このような構造を出発点とし
て、ベース引出電極を金属または金泥シリサイドの選択
成長により作成することを特徴とするものである。従っ
て、第1図A−Dを参照して以上に説明した一連の工程
は、あ(まで、第1図りに示す如き構造を得るための工
程の1例にすぎないものである。ただし、この一連の工
程では、ベースコンタクト領域あるいはベースコンタク
ト窓がエミッタ形成部のパターンに隣接してサブミクロ
ンオーダーで得られ、しかも、第1図Aにおける窒化シ
リコンFi19のパターンを出発点として以降はすべて
自己整合的プロセスによって第1図りに示す構造が得ら
れるという利点を有している。
次に、第1図Eを参照すると、金属または金属シリサイ
ドを開口部25下に露出したエピタキシャル成長単結晶
シリコン26(14)上と多結晶シリコン層18上に選
択的に成長させる。例えば、250〜500℃の低温お
よび0.1〜5トルの低圧におけるCVDでフッ化タン
グステン(WF5 )とアルゴンまたは水素の混合ガス
からタングステンを選択的に成長することができる〔例
えば、イー・ケー・ブロードベント、シー・エル・ラミ
ラー著「タングステンの選択的減圧CVD法」、ジャー
ナル・オフ電エレクトロケミカル・ソサイエティ固体状
態の科学と技術1984年6月、 1427〜1433
頁参照〕。また、例えば、トリクロルチタン(TiC1
4)とキャリヤガスとしての水素(H2)中のトリクロ
ルシラン(5itlCb )の混合ガスから100トル
以下の圧力、600〜900℃の温度でチタンシリサイ
ド(TiSi2)を選択的に成長することができる〔例
えば、特願昭60− 23480号明細書参照〕。
こうして、例えば、タングステンをベースコンタクト領
域26上と多結晶シリコン層18上に選択成長させると
、これら2つの領域上に成長するタングステンは最終的
に一体になりベース引出電極27を成す。このときタン
グステン層あるいはベース引出電極27の厚みは、例え
ば0.3〜0.5μm程度である。
第1図Fは第1図Eの平面図である。同図中、斜線部2
7がベース引出電極、破線28はベースコンタクト領域
26の外縁、破線29はn 形エピタキシャル層14の
外縁、破線30はn 形コレクタコンタクト領域16の
外縁、鎖線31はn形埋込層13の外縁である。
第1図Gを参照すると、金属または金属シリサイドから
なるベース引出電極27の表面32を陽極酸化して絶縁
化する。次いで、ベース引出電極keV、5XIQcm
  程度の条件で活性ベース領域33に選択的に打込む
。このとき、図示されていないが、コレクタコンタクト
領域にはイオンが打ち込まれるのを避けるためにレジス
トでマスクする。
第1図Hを参照すると、直ちにエミッタ拡散を行っても
よいが、エミッタ領域の外縁が高濃度のベースコンタク
ト領域中に入り込むのを避けるために、絶縁層32の内
縁の内側に所望の幅の絶縁膜34を設ける。この絶縁膜
34は、例えば、CVDで5i02を全面に堆積した後
、例えばイオンミリングで主面12に対して垂直な方向
に異方的にエツチングを行うことによって形成すること
ができる。平坦な絶縁層32の上および活性ベース領域
33の上に比べてステップの垂直な壁に付着した部分は
ミリング方向(主面12に垂直な方向)に関してより大
きい厚さを有しているので、前者の部分がエツチング除
去されても後者の部分では5i02が残る。このとき、
ミリングの量をコントロールすれば、絶縁膜34の横方
向の厚さを調整プした多結晶シリコン層35をエピタキ
シャルシリコンW114上の絶縁膜34の内側に形成し
、例えば、950〜1000℃、30分程度の熱処理を
行うことによって、ドープ多結晶シリコン層35からヒ
素が主面12を介して拡散して深さ0.15μm程度の
エミッタ領域36が形成される。この熱処理の際、先に
ベース領域26 、33に打ち込まれていたホウ素イオ
ンも同時に活性化される。ベースコンタクト領域26お
よび活性ベース領域33は一体化し、活性ベース領域3
3は0.3μm程度の深さになる。
第1図1を参照すると、あとは、慣用的な手法で絶縁膜
37、エミッタ電極38、ベース電極39、コレクタ電
極40を形成する。同図に見られるように、ベース電極
39はベース引出電極27に接続される。
以上、第1図り以降の一連の工程では、開口部25の外
縁に基づいてベースコンタクト領@26の外縁と、従っ
てまたベース領域全体(26+ 33)の外縁と、ベー
ス引出電極27の内縁とが自己整合的に規定され、かつ
開口部25の内縁に基づいてベースコンタクト領域26
の内縁と、エミッタ領域36の外縁が自己整合的に規定
される。従って、エミッタ領域を包囲するベース領域の
面積は開口部25のパターンだけによって規定されるの
で、容易にその面積の縮小化が可能である。しかも、前
述の第1図A−Dの工程と組み合せれば、窒化シリコン
層19のエミッタ形成部のパターンだけから開口部25
のパターンがサブミクロンのオーダーで精度良く形成さ
れるので、ベース領域の面積も必要最小限の大きさとす
ることが可能になる。
しかも、この方法で得られるバイポーラトランジスタの
ベース引出電極は従来例の多結晶シリコンではなく、金
属または金属シリサイドからなるので、その導電率が高
く、従ってベース引出電極の抵抗がトランジスタ特性を
悪くするという問題も解消している。
また、この方法では、金属または金属シリサイドによる
ベース引出電極を形成するためにマスク合せをする必要
がないばかりでなく、ベース引出電極となる金属または
金属シリサイドのエッチング工程i不要である。これは
、金属または金属シリサイドのエツチング制御性が悪い
ことを考えると、本発明の方法の利点をなすものである
以上、本発明の実施例について説明したが本発明はその
他種々に変形することが可能である。例えば、半導体本
体上の絶縁層に設ける開口部の形成方法、形状および寸
法は任意である。ベースコンタクト領域、活性ベース領
域、エミッタ領域のドーピング方法(イオン打込あるい
は熱拡散)、ドーパントの種類、形成条件、また活性ベ
ース領域とエミッタ領域の形成順序は任意である。選択
成長の際における絶縁膜および成長の種となる層の材質
は選択成長する金属または金属シリサイドの種類および
その成長条件に応じて適当に選択すればよい。ベース引
出電極の表面の絶縁層は陽極酸化以外の方法、例えば、
CVD法等でも形成することができる、等々。
〔発明の効果〕
本発明によれば、バイポーラトランジスタのベース引出
電極を金属または金属シリサイドで構成し、かつベース
引出電極とベースコンタクト窓とベースコンタクト拡散
領域を自己整合的に形成することにより、ベースコンタ
クト拡散領域の面積を必要最小限とし、かつベース引出
電極の抵抗を低減することができる。さらに、ベース引
出電極およびベースコンタクト拡散領域に対してエミッ
タ電極およびエミッタ拡散領域をそれぞれ自己整合的に
形成することができるので、この意味でもベース拡散領
域およびエミッタ拡散領域の面積を小さくすることが可
能である。こうして、寄生容量及び寄生抵抗が大巾に低
減され、高周波特性の極めて優れたバイポーラトランジ
スタが得られる。
【図面の簡単な説明】
第1図A〜!は本発明の実施例における工程要部のバイ
ポーラトランジスタの要部断面図、第2図は従来例のバ
イポーラトランジスタの要部断面図である。 12・・・主面、    13・・・n 形埋込層、1
4・・・n 形エピタキシャル層、 15・・・選択酸化膜、 16・・・n 形コレクタコンタクト領域、17・・・
酸化膜、  18・・・多結晶シリコン層、19・・・
窒化シリコン層、   23・・・PSG層、24 、
25・・・開口部、 26・・・ベースコンタクト領域、 27・・・タングステン層、    32・・・絶縁層
、33・・・活性ベース領域、 35・・・多結晶シリコン層、 36・・・エミッタ領域、  3B 、 39 、40
・・・電極。 +6       14    DI7実施例の工程要
部 Whl 因 嶋1 囚 る1 囚

Claims (1)

  1. 【特許請求の範囲】 1、第1導電型半導体基板上に、島状の第1絶縁層と該
    第1絶縁層の外縁に沿ってそれを包囲する開口部とを介
    して該開口部の外縁から外方へ延在する第2絶縁層とを
    有し、該第2絶縁層上に該開口部の外縁から外方へ延在
    する所定パターンを有する後記金属または金属シリサイ
    ド成長の種となる層(以下、「種層」という。)を有し
    、かつ上記半導体基板内にその主面側から上記開口部下
    に形成された第2導電型ベースコンタクト領域を設けた
    構造を提供する工程と、 上記開口部下に露出する上記ベースコンタクト領域上と
    上記種層上に、金属または金属シリサイドを選択的に成
    長して、上記第2絶縁層上に該種層の上記所定パターン
    を有しかつ該ベースコンタクト領域と接合したベース引
    出電極を形成する工程と、 上記ベース引出電極の露出表面に第3絶縁層を形成する
    工程と、 上記ベース引出電極および上記第3絶縁層で包囲された
    領域下の上記半導体基板内に、その主面側から、上記第
    2導電型ベースコンタクト領域と連接する第2導電型活
    性ベース領域と、該活性ベース領域内に第1導電型エミ
    ッタ領域を形成する工程と を含み、そして上記第1導電型半導体基板の上記ベース
    領域を包囲する領域をコレクタ領域とすること を特徴とする半導体装置の製造方法。
JP60088751A 1985-04-26 1985-04-26 半導体装置の製造方法 Expired - Lifetime JPH0669044B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60088751A JPH0669044B2 (ja) 1985-04-26 1985-04-26 半導体装置の製造方法
EP86303144A EP0201250B1 (en) 1985-04-26 1986-04-25 Process for making a contact arrangement for a semiconductor device
DE8686303144T DE3683679D1 (de) 1985-04-26 1986-04-25 Verfahren zur herstellung einer kontaktanordnung fuer eine halbleiteranordnung.
US07/437,337 US4952521A (en) 1985-04-26 1989-11-20 Process for fabricating a semiconductor device with selective growth of a metal silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60088751A JPH0669044B2 (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61248556A true JPS61248556A (ja) 1986-11-05
JPH0669044B2 JPH0669044B2 (ja) 1994-08-31

Family

ID=13951604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60088751A Expired - Lifetime JPH0669044B2 (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0669044B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221639A (ja) * 1988-07-08 1990-01-24 Rohm Co Ltd 半導体装置
US6476452B2 (en) 1999-03-01 2002-11-05 Nec Corporation Bipolar/BiCMOS semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186359A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Manufacture of semiconductor device
JPS59112655A (ja) * 1982-12-18 1984-06-29 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186359A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Manufacture of semiconductor device
JPS59112655A (ja) * 1982-12-18 1984-06-29 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221639A (ja) * 1988-07-08 1990-01-24 Rohm Co Ltd 半導体装置
US6476452B2 (en) 1999-03-01 2002-11-05 Nec Corporation Bipolar/BiCMOS semiconductor device

Also Published As

Publication number Publication date
JPH0669044B2 (ja) 1994-08-31

Similar Documents

Publication Publication Date Title
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
US4638347A (en) Gate electrode sidewall isolation spacer for field effect transistors
US4685196A (en) Method for making planar FET having gate, source and drain in the same plane
EP0225920A1 (en) METHOD FOR FORMING CONTACTS AND INTERCONNECTIONS FOR INTEGRATED CIRCUITS.
JPH0628266B2 (ja) 半導体装置の製造方法
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
US4952521A (en) Process for fabricating a semiconductor device with selective growth of a metal silicide
JPH0241170B2 (ja)
JPS61248556A (ja) 半導体装置の製造方法
JPH05275437A (ja) 半導体装置及びその製造方法
JPS61296767A (ja) 半導体装置の製造方法
JPH021934A (ja) バイポーラ半導体装置の製造方法
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JPS61248533A (ja) 半導体装置の製造方法
JPS63172457A (ja) 半導体装置の製造方法
JP2677258B2 (ja) 半導体装置およびその製造方法
JPS61274323A (ja) 半導体装置の製造方法
JPH09162192A (ja) 半導体装置およびその製造方法
JPH03163832A (ja) 半導体装置
JP2557840B2 (ja) 半導体装置の製造法
JP4213298B2 (ja) 半導体装置の製造方法
JPH0240921A (ja) バイポーラトランジスタの製造方法
JPH01110772A (ja) 半導体装置の製造方法
JPH11289082A (ja) 半導体装置及び半導体装置の製造方法
JPS60753A (ja) 半導体装置の製造方法