JPS621260A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタおよびショットキーダ
イオード素子を一体に有する半導体装置およびその製造
方法に関する。

〔従来の技術〕

バイポーラトランジスタを存する半導体装置にショット
キーダイオードを一体に構成する場合、ショットキーダ
イオードをバイポーラトランジスタと共存させるために
はショットキーダイオードを包囲するガードリングを設
ける必要がある。このため、従来のこの種の半導体装置
では、バイポーラトランジスタを形成する工程中で半導
体基板の主面にガードリングを形成しておき、しかる後
にこのガードリング内にショットキーダイオードを形成
する製造方法が採用されている。

しかしながら、近年多用されているように、バ極を自己
整合で分離形成するプロセスを用いている製造方法の場
合、バイポーラトランジスタの製造工程中にガードリン
グを形成することが難しいため、従来ではバイポーラト
ランジスタを分離している厚いシリコン酸化膜の一部を
除去し、その上でそこにショットキーダイオードを組込
む方法が採られている。

〔発明が解決しようとする問題点〕

しかしながら、この方法では一旦形成した厚いシリコン
酸化膜の一部を半導体基板まで除去しなければならず、
製造工程が極めて難しくなるとともに工程数も多くなり
、しかも集積度の点で不利になる。また、満足のいく特
性を得ることも難しい。

このため、従来では例えばＴＴＬ回路を構成する際に回
路上の工夫でこれに対処せざるを得す、回路が複雑にな
るという問題も生じている。

〔問題点を解決するための手段〕

零発咀の半導体装置は、バイポーラトランジスタとショ
ットキーダイオードとの共存を図って、特性の優れた半
導体装置を得るために、半導体基板上に不純物を含む多
結晶シリコン膜を設けるとともに、この多結晶シリコン
膜をバイポーラトランジスタのベース領域およびショッ
トキーダイオードのガードリング周囲上にまで延設させ
、かつ半導体基板主面にはこの多結晶シリコンに接する
同一導電型のベースおよびガードリングを構成している
。

また、本発明の半導体装置の製造方法は、半導体基板上
の絶縁膜上に不純物を含む多結晶シリコン膜を形成する
工程と、バイポーラトランジスタとショットキーダイオ
ードの各形成領域においてこの多結晶シリコンおよび絶
縁膜を選択開口する工程と、選択開口部において前記１
１！ｌ　ａ　ｍを多結晶シリコンに対してアンダーカッ
トし、かっこのアンダーカット部に前記多結晶シリコン
に繋がる他の多結晶シリコン膜を埋設する工程と、これ
ら多結晶シリコンを通して前記不純物を前記半導体基板
に拡散し、バイポーラトランジスタのグラフトベースと
ショットキーダイオードのガードリングとを同時に形成
する工程とを含む製造方法としている。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図乃至第９図は本発明の一実施例をその工程順に示
した断面図である。

先ず、第１図のように、第１の導電型としてのＰ型シリ
コン基板１に、高濃度な逆の導電型であるＮ型埋込コレ
クタ２を選択的に形成し、更にこのＮ型埋込コレクタ２
を含む領域上に低濃度のＮ型エピタキシャル層３を１〜
２μｍの厚さで成長する。その上で、選択酸化法により
シリコン酸化膜２１を形成してトランジスタ形成領域を
分離画成する。また、エツチングして半導体主面を露出
した後、第１のシリコン窒化膜３１を１０００〜２００
０人成長し、かつこの上に第１の多結晶シリコン膜１１
を２０００〜５０００人成長する。

次いで、第２図のように、前記第１の多結晶シリコン膜
１１上に窒化膜のような耐酸化性被膜（図示せず）を用
いてトランジスタ形成領域を覆い、それ以外の領域の多
結晶シリコン膜１１を選択酸化し、シリコン酸化膜２２
を形成する。そして、第１の多結晶シリコン膜１１を露
呈させ、この多結晶シリコン膜１１に高濃度のボロンを
イオン注入する。

続いて、第３図のように、化学的気相成長（ＣＶＤ）法
により、シリコン酸化膜２３を３０００〜７０００人で
成長し、更にその上に第２のシリコン窒化膜３２を１０
００〜２０００人で成長させる。そして、第４図のよう
に、トランジスタ形成領域上の複数の所定箇所にフォト
レジスト４１をパターン形成し、これをマスクにして前
記第２のシリコン窒化膜３２を反応性イオンエツチング
（ＲＩ　Ｅ）法により異方エツチングし、更にこのフォ
トレジスト４１をそのままマスクとして前記ＣＶＤシリ
コン酸化膜２３を等方エツチングし、最後にＲＩＥ法に
より前記第１の多結晶シリコン膜１１を異方性エツチン
グする。

次いで、前記フォトレジスト４１を除去した後、第５図
のように、露出した前記第１の多結晶シリコン膜１１の
エツチングされた側面部を酸化させて３０００〜７００
０人のシリコン酸化膜２４を形成し、同時に前記ＣＶＤ
シリコン酸化膜２３をこのシリコン酸化膜２４に一体化
させる。そして、このシリコン酸化膜２４間に露出した
前記第１のシリコン窒化膜３１をエツチング除去し、こ
の時第１の多結晶シリコン膜１１の下側にまで約５００
０〜１００００人サイドエツチングしてアンダーカット
させる。

また、これと同時に前記第２のシリコン窒化膜３２もエ
ツチング除去される。

次に、第６図の−ように、図外のパッド酸化膜を除去し
た後、第２の多結晶シリコン膜１２を１０００〜３００
０人成長して前記アンダーカット部を埋め戻し、前記第
１の多結晶シリコン膜１１と接続させる。そして、エミ
ッタおよびショットキーダイオードを形成する箇所の前
記第２の多結晶シリコン膜１２を除去し、かつ露出した
この多結晶シリコン膜１２の側面と前記Ｎ型エピタキシ
ャル層３の主面を酸・化してシリコン酸化膜２５を形成
する。

この時、前記第１の多結晶シリコン膜１１に含まれてい
るボロンを、前記第２の多結晶シリコン膜１２および前
記Ｎ型エピタキシャル層３に拡散させ、バイポーラトラ
ンジスタのグラフトベース４と、ショットキーダイオー
ドのガードリング４ａを形成する。

次いで、第７図のように、第、３の多結晶シリコン膜１
３を５００〜１５００人成長し、かつその上に形成した
フォトレジスト４２を利用してエミッタ形成領域Ａにお
けるこの第３の多結晶シリコン膜１３をエツチング除去
する。更に、このフォトレジスト４２をマスクにしてボ
ロンを１．０〜５．０×ＩＱ鳳３ｃｍ−”のドーズ量で
イオン注入し、Ｐ型活性ベース５を形成する。このとき
、ショットキーダイオードの形成領域Ｂは、第３の多結
晶シリコン膜１３とフォトレジスト４２に覆われている
ため、ボロンが注入されることはない。

続いて、第８図のように、フォトレジスト４２を除去後
、第３のシリコン窒化膜３３を１０００〜１５００人成
長し、引き続きＲＩＢ法により全面を異方性エツチング
して溝形状部の側面にのみ前記第３のシリコン窒化膜３
３を残存させる。更に、エミッタ形成領域Ａの底部のシ
リコン酸化膜２５をエツチング除去するが、この時領域
Ｂでは第３の多結晶シリコン膜１３に覆われているため
にシリコン酸化膜２５はエツチングされない。そして、
第４の多結晶シリコン膜１４を１５００〜２５００人成
長し、全面ニヒ素を５．０　Ｘ　１０　”　〜１．ＯＸ
　１０　”ｃ　ｍ−”のドーズ量でイオン注入し、９０
０〜９５０℃で活性化させ、Ｎ型エミッタ６を前記Ｐ型
活性ベース５内に形成し、バイポーラトランジスタが形
成される。この時、領域Ｂではひ素がイオン注入されな
いことは、いうまでもない。

しかる後、第９図のように、ひ素が注入された第４の多
結晶シリコン膜１４および第３の多結晶シリコン膜１３
をエミッタ電極として必要部分のみ残存させ、他の部分
は選択的に除去する。次に、ＣＶＤシリコン酸化膜２６
’（ＰＳＧでもよい）を２０００〜５０００人成長し、
エミッタ、ショットキーダイオード形成領域、さらに図
示しないベース、コレクタ、抵抗等の各種コンタクトを
ＲＩＢ法により開口する。これにより、領域ＢではＮ型
エピタキシャル層３が露出されるため、この上にショッ
トキー材料、例えば白金を３００〜８００人の厚さにス
パッタ成膜し、更に熱処理して白金シリサイド５１を形
成することによりショットキーダイオードが形成される
。この時、他のコンタクトでも白金シリサイド５１が形
成される。

以下、アルミニウム５２を常法によりパターン形成する
ことにより、電極配線を形成し、半導体装置を完成する
。

したがって、この製造方法では、これまでのバイポーラ
製造工程に比較して、第７図におけるフォトレジスト４
２のエツチングに際してのマスク工程を付加することに
より、バイポーラトランジスタにショットキーダイオー
ドを容易に形成することができる。また、このショット
キーダイオードのガードリング４ａをグラフトベース４
と同時に自己整合的に形成することができ、特別な工程
を付加する必要もない。

また、このようにバイポーラトランジスタとショットキ
ーダイオードを一体に構成し、かつボロンを導入した第
１、第２の多結晶シリコン１１゜１２をグラフトベース
４とガードリング４ａに夫々接続させている半導体装置
の構成では、ショットキーダイオードをクランプダイオ
ードとして用いることも可能である。

〔発明の効果〕 以上説明したように本発明の半導体装置は、不純物を含
む多結晶シリコン膜をベースおよびガードリングに接続
させているので、シッットキークランプを容易に構成さ
せることができ、他方本発明の製造方法では、従来方法
にマスク工程を付加するだけでショットキーダイオード
を形成することができ、しかもガードリングをベースと
ともに自己整合的に形成することができるので、これま
でのように複雑な工程は不要であり、バイポーラトラン
ジスタとショットキーダイオードが共存する半導体装置
を容易に製造することができる。

【図面の簡単な説明】

第１図乃至第９図は本発明の半導体装置をその製造工程
順に示す断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込コレクタ
、３・・・Ｎ型エピタキシャル層、４・・・グラフトベ
ース、４ａ・・・ガードリング、５・・・活性ベース、
６・・・エミッタ、１１．１２．１３．１４・・・多結
晶シリコン膜、２１．２２．２４．２５・・・シリコン
酸化膜、２３．２６・・・ＣＶＤシ’）コア酸化膜、３
１．３２゜３３・・・シリコン窒化膜、４１．４２・・
・フォトレジスト、５１・・・白金シリサイド、５２・
・・アルミニウム膜。 ＊４図 第５図 第６図 ４−７う７シペース　　　　　　　４ａ−力°°−トン
シア”第７図 第８Ｎ 第９図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上にバイポーラトランジスタとショット
   キーダイオードを一体に備える半導体装置において、前
   記半導体基板上には、少なくともバイポーラトランジス
   タのベース領域およびショットキーダイオードの周囲位
   置に延設された不純物を含む多結晶シリコン膜を有し、
   前記半導体基板の主面にはこの多結晶シリコン膜に接し
   かつこの多結晶シリコン中の不純物と同一導電型のベー
   ス領域およびガードリングを夫々形成したことを特徴と
   する半導体装置。 ２、半導体基板上にバイポーラトランジスタとショット
   キーダイオードを一体に構成した半導体装置の製造方法
   において、前記半導体基板の主面に形成した絶縁膜上に
   不純物を含む多結晶シリコン膜を形成する工程と、前記
   バイポーラトランジスタとショットキーダイオードの各
   形成領域においてこの多結晶シリコンおよび絶縁膜を選
   択的に開口する工程と、この選択開口部において前記絶
   縁膜を多結晶シリコンに対してアンダーカットし、かつ
   このアンダーカット部に前記多結晶シリコンに繋がる他
   の多結晶シリコン膜を埋設する工程と、これら多結晶シ
   リコンを通して前記不純物を前記半導体基板に拡散し、
   バイポーラトランジスタのグラフトベースとショットキ
   ーダイオードのガードリングとを同時に形成する工程と
   を含むことを特徴とする半導体装置の製造方法。 ３、前記グラフトベースおよびガードリングの形成後に
   フォトレジスト膜を全面に形成し、かつこのフォトレジ
   スト膜を前記バイポーラトランジスタの形成領域におい
   てのみ除去し、このフォトレジスト膜をマスクにしてバ
   イポーラトランジスタの活性ベース領域およびエミッタ
   領域を形成してなる特許請求の範囲第２項記載の半導体
   装置の製造方法。