JPH0581065B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタおよびシヨツ
トキーダイオード素子を一体に有する半導体装置
およびその製造方法に関する。

〔従来の技術〕

バイポーラトランジスタを有する半導体装置に
シヨツトキーダイオードを一体に構成する場合、
シヨツトキーダイオードをバイポーラトランジス
タと共存させるためにはシヨツトキーダイオード
を包囲するガードリングを設ける必要がある。こ
のため、従来のこの種の半導体装置では、バイポ
ーラトランジスタを形成する工程中で半導体基板
の主面にガードリングを形成しておき、しかる後
にこのガードリング内にシヨツトキーダイオード
を形成する製造方法が採用されている。

しかしながら、近年多用されているように、バ
イポーラトランジスタのエミツタとベースの各電
極を自己整合で分離形成するプロセスを用いてい
る製造方法の場合、バイポーラトランジスタの製
造工程中にガードリングを形成することが難しい
ため、従来ではバイポーラトランジスタを分離し
ている厚いシリコン酸化膜の一部を除去し、その
上でそこにシヨツトキーダイオードを組込む方法
が採られている。

〔発明が解決しようとする問題点〕

しかしながら、この方法では一旦形成した厚い
シリコン酸化膜の一部を半導体基板まで除去しな
ければならず、製造工程が極めて難しくなるとと
もに工程数も多くなり、しかも集積度の点で不利
になる。また、満足のいく特性を得ることも難し
い。

このため、従来では例えばTTL回路を構成す
る際に回路上の工夫でこれに対処せざるを得ず、
回路が複雑になるという問題も生じている。

〔問題点を解決するための手段〕

本発明の半導体装置は、バイポーラトランジス
タとシヨツトキーダイオードとの共存を図つて、
特性の優れた半導体装置を得るために、半導体基
板上に不純物を含む多結晶シリコン膜を設けると
ともに、この多結晶シリコン膜をバイポーラトラ
ンジスタのベース領域およびシヨツトキーダイオ
ードのガードリング周囲上にまで延設させ、かつ
半導体基板主面にはこの多結晶シリコンに接する
同一導電型のベースおよびガードリングを構成し
ている。

また、本発明の半導体装置の製造方法は、半導
体基板上の絶縁膜上に不純物を含む多結晶シリコ
ン膜を形成する工程と、バイポーラトランジスタ
とシヨツトキーダイオードの各形成領域において
この多結晶シリコンおよび絶縁膜を選択開口する
工程と、選択開口部において前記絶縁膜を多結晶
シリコンに対してアンダーカツトし、かつこのア
ンダーカツト部に前記多結晶シリコンに繋がる他
の多結晶シリコン膜を埋設する工程と、これら多
結晶シリコンを通して前記不純物を前記半導体基
板に拡散し、バイポーラトランジスタのグラフト
ベースとシヨツトキーダイオードのガードリング
とを同時に形成する工程とを含む製造方法として
いる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図乃至第９図は本発明の一実施例をその工
程順に示した断面図である。

先ず、第１図のように、第１の導電型としての
Ｐ型シリコン基板１に、高濃度な逆の導電型であ
るＮ型埋込コレクタ２を選択的に形成し、更にこ
のＮ型押込コレクタ２を含む領域上に低濃度のＮ
型エピタキシヤル層３を１〜2μmの厚さで成長す
る。その上で、選択酸化法によりシリコン酸化膜
２１を形成してトランジスタ形成領域を分離画成
する。また、エツチングして半導体主面を露出し
た後、第１のシリコン窒化膜３１を1000〜2000Å
成長し、かつこの上に第１の多結晶シリコン膜１
１を2000〜5000Å成長する。

次いで、第２図のように、前記第１の多結晶シ
リコン膜１１上に窒化膜のような耐酸化性被膜
（図示せず）を用いてトランジスタ形成領域を覆
い、それ以外の領域の多結晶シリコン膜１１を選
択酸化し、多結晶酸化膜２２を形成する。そし
て、第１の多結晶シリコン膜１１を露呈させ、こ
の多結晶シリコン膜１１に高濃度のボロンをイオ
ン注入する。

続いて、第３図のように、化学的気相成長
（CVD）法により、シリコン酸化膜２３を3000〜
7000Åで成長し、更にその上に第２のシリコン窒
化膜３２を1000〜2000Åで成長させる。そして、
第４図のように、トランジスタ形成領域上の複数
の所定箇所にフオトレジスト４１をパターン形成
し、これをマスクにして前記第２のシリコン窒化
膜３２を反応性イオンエツチング（RIE）法によ
り異方エツチングし、更にこのフオトレジスト４
１をそのままマスクとして前記CVDシリコン酸
化膜２３を等方エツチングし、最後にRIE法によ
り前記第１の多結晶シリコン膜１１を異方性エツ
チングする。

次いで、前記フオトレジスト４１を除去した
後、第５図のように、露出した前記第１の多結晶
シリコン膜１１のエツチングされた側面部を酸化
させて3000〜7000Åのシリコン酸化膜２４を形成
し、同時に前記CVDシリコン酸化膜２３をこの
シリコン酸化膜２４に一体化させる。そして、こ
のシリコン酸化膜２４間に露出した前記第１のシ
リコン窒化膜３１をエツチング除去し、この時第
１の多結晶シリコン膜１１の下側にまで約5000〜
10000Åサンドエツチングしてアンダーカツトさ
せる。また、これと同時に前記第２のシリコン窒
化膜３２もエツチング除去される。

次に、第６図のように、図外のパツド酸化膜を
除去した後、第２の多結晶シリコン膜１２を1000
〜3000Å成長して前記アンダーカツト部を埋め戻
し、前記第１の多結晶シリコン膜１１と接続させ
る。そして、エミツタおよびシヨツトキーダイオ
ードを形成する箇所の前記第２の多結晶シリコン
膜１２を除去し、かつ露出したこの多結晶シリコ
ン膜１２の側面と前記Ｎ型エピタキシヤル層３の
主面を酸化してシリコン酸化膜２５を形成する。
この時、前記第１の多結晶シリコン膜１１に含ま
れているボロンを、前記第２の多結晶シリコン膜
１２および前記Ｎ型エピタキシヤル層３に拡散さ
せ、バイポーラトランジスタのグラフトベース４
と、シヨツトキーダイオードのガードリング４ａ
を形成する。

次いで、第７図のように、第３の多結晶シリコ
ン膜１３を500〜1500Å成長し、かつその上に形
成したフオトレジスト４２を利用してエミツタ形
成領域におけるこの第３の多結晶シリコン膜１３
をエツチング除去する。更に、このフオトレジス
ト４２をマスクにしてボロンを1.0〜5.0×10¹³cm
^-2のドーズ量でイオン注入し、Ｐ型活性ベース５
を形成する。このとき、シヨツトキーダイオード
の形成領域は、第３の多結晶シリコン膜１３とフ
オトレジスト４２に覆われているため、ボロンが
注入されることはない。

続いて、第８図のように、フオトレジスト４２
を除去後、第３のシリコン窒化膜３３を1000〜
1500Å成長し、引き続きRIE法により全面を異方
性エツチングして溝形状部の側面にのみ前記第３
のシリコン窒化膜３３を残存させる。更に、エミ
ツタ形成領域の底部のシリコン酸化膜２５をエツ
チング除去するが、この時シヨツトキーダイオー
ド形成領域では第３の多結晶シリコン膜１３に覆
われているためにシリコン酸化膜２５はエツチン
グされない。そして、第４の多結晶シリコン膜１
４を1500〜2500Å成長し、全面にひ素を5.0×
10¹⁵〜1.0×10¹⁶cm^-2のドーズ量でイオン注入し、
900〜950℃で活性化させ、Ｎ型エミツタ６を前記
Ｐ型活性ベース５内に形成し、バイポーラトラン
ジスタが形成される。この時、シヨツトキーダイ
オード形成領域ではひ素がイオン注入されないこ
とは、いうまでもない。

しかる後、第９図のように、ひ素が注入された
第４の多結晶シリコン膜１４および第３の多結晶
シリコン膜１３をエミツタ電極の部分のみ残存さ
せ、他の部分は選択的に除去する。次に、CVD
シリコン酸化膜２６（PSGでもよい）を2000〜
5000Å成長し、エミツタ、シヨツトキーダイオー
ド形成領域、さらに図示しないベース、コレク
タ、抵抗等の各種コンタクトをRIE法により開口
する。これにより、シヨツトキーダイオード形成
領域ではＮ型エピタキシヤル層３が露出されるた
め、この上にシヨツトキー材料、例えば白金を
300〜800Åの厚さにスパツタ成膜し、更に熱処理
して白金シリサイド５１を形成することによりシ
ヨツトキーダイオードが形成される。この時、他
のコンタクトでも白金シリサイド５１が形成され
る。

以下、アルミニウム５２を常法によりパターン
形成することにより、電極配線を形成し、半導体
装置を完成する。

したがつて、この製造方法では、これまでのバ
イポーラ製造工程に比較して、第７図におけるフ
オトレジスト４２のエツチングに際してのマスク
工程を付加することにより、バイポーラトランジ
スタにシヨツトキーダイオードを容易に形成する
ことができる。また、このシヨツトキーダイオー
ドのガードリング４ａをグラフトベース４と同時
に自己整合的に形成することができ、特別な工程
を付加する必要もない。

また、このようにバイポーラトランジスタとシ
ヨツトキーダイオードを一体に構成し、かつボロ
ンを導入した第１、第２の多結晶シリコン１１，
１２をグラフトベース４とガードリング４ａに
夫々接続させている半導体装置の構成では、シヨ
ツトキーダイオードをクランプダイオードとして
用いることも可能である。

〔発明の効果〕

以上説明したように本発明の半導体装置は、不
純物を含む多結晶シリコン膜をベースおよびガー
ドリングに接続させているので、シヨツトキーク
ランプを容易に構成させることができ、他方本発
明の製造方法では、従来方法にマスク工程を付加
するだけでシヨツトキーダイオードを形成するこ
とができ、しかもガードリングをベースとともに
自己整合的に形成することができるので、これま
でのように複雑な工程は不要であり、バイポーラ
トランジスタとシヨツトキーダイオードが共存す
る半導体装置を容易に製造することができる。

【図面の簡単な説明】

第１図乃至第９図は本発明の半導体装置をその
製造工程順に示す断面図である。 １…Ｐ型シリコン基板、２…Ｎ型埋込コレク
タ、３…Ｎ型エピタキシヤル層、４…グラフトベ
ース、４ａ…ガードリング、５…活性ベース、６
…エミツタ、１１，１２，１３，１４…多結晶シ
リコン膜、２１，２２，２４，２５…シリコン酸
化膜、２３，２６…CVDシリコン酸化膜、３１，
３２，３３…シリコン窒化膜、４１，４２…フオ
トレジスト、５１…白金シリサイド、５２…アル
ミニウム膜。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板に分離画成された一導電型のコレ
   クタと、このコレクタの表面に形成された他の導
   電型のグラフトベース及びガードリングと、前記
   グラフトベース間に形成された他の導電型の活性
   ベースと、この活性ベース内に形成された一導電
   型のエミツタと、前記ガードリング内の前記コレ
   クタ表面に形成されたシヨツトキー接合とを有
   し、バイポーラトランジスタとシヨツトキーダイ
   オードとを一体に備える半導体装置において、前
   記グラフトベースとガードリングには、前記半導
   体基板上に形成されて他の導電型の不純物を含む
   同一の多結晶シリコン膜がそれぞれ接しているこ
   とを特徴とする半導体装置。 ２ 半導体基板上にバイポーラトランジスタとシ
   ヨツトキーダイオードとを一体に形成した半導体
   装置の製造方法において、前記半導体基板に設け
   た一導電型の半導体層の主面に絶縁膜を形成し、
   かつこの絶縁膜上の他の導電型の不純物を含む第
   １の多結晶シリコン膜を形成する工程と、前記バ
   イポーラトランジスタとシヨツトキーダイオード
   の各形成領域において前記多結晶シリコン膜及び
   絶縁膜を選択的に開口する工程と、この開口部に
   おいて前記絶縁膜を多結晶シリコン膜に対してア
   ンダーカツトする工程と、このアンダーカツト部
   に前記多結晶シリコン膜につながる第２の多結晶
   シリコン膜を埋設する工程と、前記第１の多結晶
   シリコン膜中の他の不純物を第２の多結晶シリコ
   ン膜を通して前記半導体層に拡散してグラフトベ
   ースとガードリングとを同時に形成する工程と、
   不要な第１及び第２の多結晶シリコン膜を除去し
   た後、前記ガードリングで囲まれた領域をマスク
   し、前記開口を利用してグラフトベース間に他の
   導電型の不純物を導入して活性ベースを形成する
   工程と、前記開口の内面に膜を形成して開口径を
   縮小させる工程と、前記縮小された開口を利用し
   て活性ベース内に一の導電型の不純物を選択的に
   導入してエミツタを形成する工程と、前記ガード
   リングで囲まれた領域の開口内に前記半導体層の
   表面を露出させ、この露出面にシヨツトキー材料
   を成膜する工程とを含むことを特徴とする半導体
   装置の製造方法。