JPS62232142A - 半酸化物分離デバイスを製作するための方法 - Google Patents
半酸化物分離デバイスを製作するための方法Info
- Publication number
- JPS62232142A JPS62232142A JP62070125A JP7012587A JPS62232142A JP S62232142 A JPS62232142 A JP S62232142A JP 62070125 A JP62070125 A JP 62070125A JP 7012587 A JP7012587 A JP 7012587A JP S62232142 A JPS62232142 A JP S62232142A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- forming
- patterned
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000002955 isolation Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- -1 fluoride ions Chemical class 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims description 2
- 230000004048 modification Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 2
- 150000002222 fluorine compounds Chemical class 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 2
- 241000894007 species Species 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 241000408551 Meza Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229940117975 chromium trioxide Drugs 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N chromium trioxide Inorganic materials O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- GAMDZJFZMJECOS-UHFFFAOYSA-N chromium(6+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Cr+6] GAMDZJFZMJECOS-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000469 dry deposition Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背（量１
１１生ＬＬ
この発明ｔよ単一のサブストレー１へに複数個の半導体
デバイスを製作するための方法、特にそのようなデバイ
ス間の分離を改良するための方法に関するものである。
デバイスを製作するための方法、特にそのようなデバイ
ス間の分離を改良するための方法に関するものである。
関連技術の説明
バイポーラ集積デバイスは、その上にエピタキシャル層
が成長されるＰ型ナブストレート上に低いコレクタ抵抗
を与えるためにパターン化される埋設層を４１するシリ
コン・ウェー八に製作される。
が成長されるＰ型ナブストレート上に低いコレクタ抵抗
を与えるためにパターン化される埋設層を４１するシリ
コン・ウェー八に製作される。
１つのデバイスを次のものと分離することが必要である
。これは過去には表面がらＰ ！Ｓ９７’ラグをマスク
しかつ拡散することにより埋設層を含むＮ型エビタＶシ
ｐル層のアイランドまたはメｌｆ構造を作ることにより
なされる熱酸化ｎ：用はアイランド内の１１勤領域を規
定するために次いで別のマスクを与えられる。
。これは過去には表面がらＰ ！Ｓ９７’ラグをマスク
しかつ拡散することにより埋設層を含むＮ型エビタＶシ
ｐル層のアイランドまたはメｌｆ構造を作ることにより
なされる熱酸化ｎ：用はアイランド内の１１勤領域を規
定するために次いで別のマスクを与えられる。
埋設層間でＰ型ｔナブストレートにｒ−’ ！ＩＩＪ不
純物を駆動するために必要とされる熱駆動はまた側方拡
散を可能にし、それによってアイランド自体をより小さ
くする。アイランドで製作されるデバイスの拡散を妨げ
ることはまた必要である。このため、密度を改良するた
めのデバイスの密なバッキングは困難である。Ｎエピタ
キシャル層を有する１）領域はまた静電容が値を増加し
かつ回路速度を減らす。さらに、アイランド間のフィー
ルド酸化物の形成はその上のデバイスの製作のために利
川可能なアイランドでの能動区域を滅らしがちである。
純物を駆動するために必要とされる熱駆動はまた側方拡
散を可能にし、それによってアイランド自体をより小さ
くする。アイランドで製作されるデバイスの拡散を妨げ
ることはまた必要である。このため、密度を改良するた
めのデバイスの密なバッキングは困難である。Ｎエピタ
キシャル層を有する１）領域はまた静電容が値を増加し
かつ回路速度を減らす。さらに、アイランド間のフィー
ルド酸化物の形成はその上のデバイスの製作のために利
川可能なアイランドでの能動区域を滅らしがちである。
拡散を駆動する必要を減らすために、拡散に先行して下
部方向の分離領域にエツチングを施すエツチング液が導
入される。これはＰ型ドーパントの側面拡散を減らすが
、デバイスが分離エツチングおよび拡散の側部から間隔
をあけられることを必殻とする問題を依然として有し、
それはゲートアレイのような高密度製品の実効可能性を
υ１限する。
部方向の分離領域にエツチングを施すエツチング液が導
入される。これはＰ型ドーパントの側面拡散を減らすが
、デバイスが分離エツチングおよび拡散の側部から間隔
をあけられることを必殻とする問題を依然として有し、
それはゲートアレイのような高密度製品の実効可能性を
υ１限する。
この方法はまた、分１１［化物の側壁に沿ったエピタキ
シャル層のＰ領域のためにそれが未だより＾い静電容量
を有するという点で完全に拡散された分離の不利さを有
する。再び、アイランド間のフィールド酸化物の形成は
その−Ｌのデバイスの製作のためにアイランドでの能動
区域を減らしがちである。
シャル層のＰ領域のためにそれが未だより＾い静電容量
を有するという点で完全に拡散された分離の不利さを有
する。再び、アイランド間のフィールド酸化物の形成は
その−Ｌのデバイスの製作のためにアイランドでの能動
区域を減らしがちである。
Ｐ型ドーパントの不所望の拡散を減らしかつまた側壁酸
化物領域からそれを除きさらにそれににって静電？′ｖ
？ｆｌを減らし、デバイスのより密なバッキングをｒ１
１能にするために利用回部な能動区域を増加しかつ良い
分離に拡散されたチャネルストップを９える方法の必要
が残っている。
化物領域からそれを除きさらにそれににって静電？′ｖ
？ｆｌを減らし、デバイスのより密なバッキングをｒ１
１能にするために利用回部な能動区域を増加しかつ良い
分離に拡散されたチャネルストップを９える方法の必要
が残っている。
１に（靴
したがって、この発明の目的はデバイス間での改良され
た分離を有する辛酸化物絶縁デバイスを製作するための
方法を提供することである。
た分離を有する辛酸化物絶縁デバイスを製作するための
方法を提供することである。
この発明のまた別な目的はチャネルストップ領域が埋設
層構造との過度の重なりなしに形成される辛酸化物絶縁
デバイスを製作するための方法を提供することである。
層構造との過度の重なりなしに形成される辛酸化物絶縁
デバイスを製作するための方法を提供することである。
この発明のざらなる目的はチャネルストップが埋設層構
造の間に自己整列されたまま、拡散方法により形成され
る辛酸化物絶縁デバイスを製作するための方法を提供す
ることである。
造の間に自己整列されたまま、拡散方法により形成され
る辛酸化物絶縁デバイスを製作するための方法を提供す
ることである。
この発明のまた別な目的はデバイスのバッキング密度を
改良するために処理が可能にする限りデバイスが一緒に
近接して設置される半間化物分離装置を製作するための
方法を提供することである。
改良するために処理が可能にする限りデバイスが一緒に
近接して設置される半間化物分離装置を製作するための
方法を提供することである。
ｒＭ潔には、この発明の方法において、埋設層構造が形
成されるサブストレートでのエビタキシセル半導体層の
形成後、エピタキシャル層の部分はメ１１構造を規定す
るために除去され、それによってサブストレートの部分
を露出させる。エピタキシャル層上のマスキング層はメ
サ構造を規定しかつ所望されない材料の除去を可能にす
るために用いられる。メサ構造は埋設層構造の上にあり
、それはヂＶネルストップがメサ構造間で形成される区
域を与えるために先にパターン化される。
成されるサブストレートでのエビタキシセル半導体層の
形成後、エピタキシャル層の部分はメ１１構造を規定す
るために除去され、それによってサブストレートの部分
を露出させる。エピタキシャル層上のマスキング層はメ
サ構造を規定しかつ所望されない材料の除去を可能にす
るために用いられる。メサ構造は埋設層構造の上にあり
、それはヂＶネルストップがメサ構造間で形成される区
域を与えるために先にパターン化される。
この発明に従って、メサ・Ｉ＃ｌ！造は少なくとも部分
的に異り性のエツチング液の使用によりエピタキシ１シ
ル居に形成され、それはマスク層の開口により露出され
ろエピタキシャル層のそれらの部分を除去しかつ上にあ
るマスク層をアンダーカットする。メサ構造のｍ壁およ
びサブストレートの露出部分は簿い保Ｆ［化物層を形成
するために酸化される。マスク層の開口のすぐ下の酸化
物の部分は勺ブストレートの下にある部分およびパター
ン化された埋設層構造間のこのようにそれらドーピング
されない領１ｄを露出するために除去される。チャネル
ストップを形成するために用いられる種類はＩサブスト
レートの露出された部分へ拡散され、かつサプス１−レ
ートは拡散により引き起こされるいかなる４傷も除去す
るために焼き戻される。最終的に、フィールド酸化物は
メサ構造間の区域を埋めるために成長される。デバイス
ｔよ次いで従来の技術を用いてメザ内で製作される。
的に異り性のエツチング液の使用によりエピタキシ１シ
ル居に形成され、それはマスク層の開口により露出され
ろエピタキシャル層のそれらの部分を除去しかつ上にあ
るマスク層をアンダーカットする。メサ構造のｍ壁およ
びサブストレートの露出部分は簿い保Ｆ［化物層を形成
するために酸化される。マスク層の開口のすぐ下の酸化
物の部分は勺ブストレートの下にある部分およびパター
ン化された埋設層構造間のこのようにそれらドーピング
されない領１ｄを露出するために除去される。チャネル
ストップを形成するために用いられる種類はＩサブスト
レートの露出された部分へ拡散され、かつサプス１−レ
ートは拡散により引き起こされるいかなる４傷も除去す
るために焼き戻される。最終的に、フィールド酸化物は
メサ構造間の区域を埋めるために成長される。デバイス
ｔよ次いで従来の技術を用いてメザ内で製作される。
この発明の方法により形成されるデバイスは他の方法に
より達成されるものよりもより大きな分離を証明する。
より達成されるものよりもより大きな分離を証明する。
さらに、デバイスの速度は、Ｐ ＩＥ敗の代わりの濃い
酸化物が装置の分離のために用いられるので、静電容量
の減少のせいで改良される最終的に、デバイスはにす３
１ｉ接してバックされるかもしれず、それによりウェー
ハの上に形成されるかもしれないデバイスの数を増加す
る。このことはＰ １１ｃ敗の側方の広まりを除去する
せいで起こる。したがって、酸化物側壁と接触するデバ
イスが製作されてもよい。
酸化物が装置の分離のために用いられるので、静電容量
の減少のせいで改良される最終的に、デバイスはにす３
１ｉ接してバックされるかもしれず、それによりウェー
ハの上に形成されるかもしれないデバイスの数を増加す
る。このことはＰ １１ｃ敗の側方の広まりを除去する
せいで起こる。したがって、酸化物側壁と接触するデバ
イスが製作されてもよい。
この発明の方法はまた、適切にドーピングされたサブス
トレート材料Ｊ：ｊ にび拡散種を用いで、ＭＯＳデバ
イスのために分離されたメサ構造を与えるために右利に
用いられるかもしれない。
トレート材料Ｊ：ｊ にび拡散種を用いで、ＭＯＳデバ
イスのために分離されたメサ構造を与えるために右利に
用いられるかもしれない。
この発明の別な目的、特性Ｊ３よび利点は類似の与熱表
示が図のいたるところで類似の特性を表わＪ１以下の詳
細イ【説明および添付の図面を検討することで明らかと
なるであろう。
示が図のいたるところで類似の特性を表わＪ１以下の詳
細イ【説明および添付の図面を検討することで明らかと
なるであろう。
及四ＪＢＬ監力Ｈ
この発明を実施するために発明者により目下熟考されて
いる最良のモードを例示するこの発明の特定の実施例に
対しこれから詳細に参照がなされる。代替実施例はまた
応用可能なように簡潔に説明される。
いる最良のモードを例示するこの発明の特定の実施例に
対しこれから詳細に参照がなされる。代替実施例はまた
応用可能なように簡潔に説明される。
この説明で参照される図は特に注意すべき場合を除いて
一定の割合で描かれているのではない６のとし′Ｃ理解
されるべきである。さらに、図はこの発明に従って製作
される東梢回路の一部のみを例示することが息ｔｅｌさ
れている。
一定の割合で描かれているのではない６のとし′Ｃ理解
されるべきである。さらに、図はこの発明に従って製作
される東梢回路の一部のみを例示することが息ｔｅｌさ
れている。
第１ａ図は１組のパターン化された埋設層領域１２が形
成されるサブストレート１０を描いている。領域１’ｌ
は隣接する埋設層領域１２の間に残され、チＶネルスト
ップ領域が優で形成されるのほこの領域においてである
。さらに、複数個のメサ構造は各メ１１構造が埋設属領
Ｗｉ１２の上にあるにうに位置合わぜされて結果的に形
成されるということが認められる。
成されるサブストレート１０を描いている。領域１’ｌ
は隣接する埋設層領域１２の間に残され、チＶネルスト
ップ領域が優で形成されるのほこの領域においてである
。さらに、複数個のメサ構造は各メ１１構造が埋設属領
Ｗｉ１２の上にあるにうに位置合わぜされて結果的に形
成されるということが認められる。
ここに開示される特定の実施例において、）サブストレ
ート１０はシリコンを含み、埋設層領域１２を設けるよ
うに従来の態様で５１！ｌ理される。しかしながら、他
の半導体材料はまたここでの教示に従って適当に用いら
れてもよいということが認められるさらに、この発明の
方法を用いる際にドープ剤および導電性の型が変えられ
るかもしれないということが冨められるであろう。
ート１０はシリコンを含み、埋設層領域１２を設けるよ
うに従来の態様で５１！ｌ理される。しかしながら、他
の半導体材料はまたここでの教示に従って適当に用いら
れてもよいということが認められるさらに、この発明の
方法を用いる際にドープ剤および導電性の型が変えられ
るかもしれないということが冨められるであろう。
Ｊ！Ｌ’設チャネル領域１２は従来のシリコン処理技術
を用いてサブストレートで形成される。特に、ｆｆｉ域
１２は拡散によるようにドープ剤がサブストレート１０
の露出された領域に導入されて、マスクの使用により現
定される。この実施例において、Ｎ領域はドープ剤種と
してアンチ七ンを用いて形成される。埋設チ１１ネル領
域ｔま９！ｊ４型的にはおよそ１０’９ないし１０２６
Ｃ１１１−３のレベルまでドーピングされる領域１２
は当該技術において共通なようにＪ３よそ３ないし３．
５マイク［ｌメータの厚さがあり、かつＪ３よそ５オー
ム／平方の抵抗率を有する。
を用いてサブストレートで形成される。特に、ｆｆｉ域
１２は拡散によるようにドープ剤がサブストレート１０
の露出された領域に導入されて、マスクの使用により現
定される。この実施例において、Ｎ領域はドープ剤種と
してアンチ七ンを用いて形成される。埋設チ１１ネル領
域ｔま９！ｊ４型的にはおよそ１０’９ないし１０２６
Ｃ１１１−３のレベルまでドーピングされる領域１２
は当該技術において共通なようにＪ３よそ３ないし３．
５マイク［ｌメータの厚さがあり、かつＪ３よそ５オー
ム／平方の抵抗率を有する。
シリコンのＬビタキシャル層１６は次いでイのＪ！Ｉ！
設チ（・ネル領１４１２を４１するサブストレート１０
に形成される。エピタキシャル層１６は公知のようにシ
ランのようなシリコン含有種の熱分解により都合にり形
成される。エピタキシャル層１６は１型的にはおよそ１
ないし２．５マイクロメータの厚さまで成長される。
設チ（・ネル領１４１２を４１するサブストレート１０
に形成される。エピタキシャル層１６は公知のようにシ
ランのようなシリコン含有種の熱分解により都合にり形
成される。エピタキシャル層１６は１型的にはおよそ１
ないし２．５マイクロメータの厚さまで成長される。
マスク構造１８はエピタキシ！・ル層１６の露出された
表面に形成される。複数個の異４鵞るマスク構造が用い
られてもよい一方、好ましいものの１つはバッファ酸化
物の第１の層２０、シリコン窒化物の第２の層２２、ド
ーピングされないシリコン二酸化物の第３の層２／Ｉお
よびシリコン窒化物の第４のＲ２６を含む。酸化物のド
ーピングされないＩｆｆ ＪＩｊ＋ ｌ、ｉｉが好Ｊ、
シいのは、そのような酸化物は熱緻密化の後、ａ式化学
エツヂングでのドーピングされた層のエツチング速度よ
りも遅い熱成長酸化物と同一のエツチング速度を有する
からである。
表面に形成される。複数個の異４鵞るマスク構造が用い
られてもよい一方、好ましいものの１つはバッファ酸化
物の第１の層２０、シリコン窒化物の第２の層２２、ド
ーピングされないシリコン二酸化物の第３の層２／Ｉお
よびシリコン窒化物の第４のＲ２６を含む。酸化物のド
ーピングされないＩｆｆ ＪＩｊ＋ ｌ、ｉｉが好Ｊ、
シいのは、そのような酸化物は熱緻密化の後、ａ式化学
エツヂングでのドーピングされた層のエツチング速度よ
りも遅い熱成長酸化物と同一のエツチング速度を有する
からである。
適当なマスク構造の別な具体例はシリコン窒化物および
金属を含む。そのような単一材料マスク層の厚さは後の
エツチングの間完全な除去を妨げるのに十分であるべさ
である。使用される金属はエツチング液に対する高い選
択性を有するべきであり、かつｌりみの範囲はその選択
性に依存するであろう。たとえば、シリコンに対するエ
ツチング溶液Ｊ３よびプラズマ酸化物エツチングに対す
る選択性に依存してｒｉ −Ｗが用いられるかもしれず
、これは設備によって様々でありかつ化学組成物を有す
る。
金属を含む。そのような単一材料マスク層の厚さは後の
エツチングの間完全な除去を妨げるのに十分であるべさ
である。使用される金属はエツチング液に対する高い選
択性を有するべきであり、かつｌりみの範囲はその選択
性に依存するであろう。たとえば、シリコンに対するエ
ツチング溶液Ｊ３よびプラズマ酸化物エツチングに対す
る選択性に依存してｒｉ −Ｗが用いられるかもしれず
、これは設備によって様々でありかつ化学組成物を有す
る。
バッファ酸化物層２０は公知の処理パラメータを用い°
Ｃおよそ３００ないし５００オングストローム（△）の
厚さまで熱的に成長される。シリコン窒化物層２２Ｊ３
よび２６は公知の処理パラメータをまた用いて化学気相
成長（ｃＶＤ）により都合よく形成される。最深部のシ
リコン窒化物ＷＪ２２はｄ’ｉよそ１０００ないし１２
００Åの厚さまで形成され、一方最外部のシリコン窒化
物１２６はおよ（７００ないし１０００Ａの厚さまで形
成される。好都合なことに、シリコン二酸化物層２４は
比較的低温酸化物であり、およそ４５０℃の温度で生成
されかつおにそ１５００ないし２０００人の厚さまで形
成される。有利には、酸化物を生成するための気体の熱
分解であるシ［ｌツクス方法が用いられる。
Ｃおよそ３００ないし５００オングストローム（△）の
厚さまで熱的に成長される。シリコン窒化物層２２Ｊ３
よび２６は公知の処理パラメータをまた用いて化学気相
成長（ｃＶＤ）により都合よく形成される。最深部のシ
リコン窒化物ＷＪ２２はｄ’ｉよそ１０００ないし１２
００Åの厚さまで形成され、一方最外部のシリコン窒化
物１２６はおよ（７００ないし１０００Ａの厚さまで形
成される。好都合なことに、シリコン二酸化物層２４は
比較的低温酸化物であり、およそ４５０℃の温度で生成
されかつおにそ１５００ないし２０００人の厚さまで形
成される。有利には、酸化物を生成するための気体の熱
分解であるシ［ｌツクス方法が用いられる。
マスク構造１８は１ビタキシヤル１ｉ１６の部分を露出
するために第１ｂ図に示されるようにエツチングされる
。フォトレジスト（示されていない）のにうなメｌ）構
造の能動区域を規定するために用いられる能動マスクは
除去されるべきマスク層１８の部分を規定するために用
いられる。ＣＦ ４またはＣＨＦ 、のようなフッ素の
化学作用を用いるプラズマエツーｆングはマスク構造１
８のコンポーネント層を介してエツチングするために用
いられる。開口２８はそれによりマスク構造１８に形成
されかつおよそ１．２ないし２マイクロメータの直径を
有する。マスクの開口はパターン化された埋設層領域１
２間のそれらのｆｒＪｈ’！！１４の土のみに置くため
の当課技術ぐは公知の技術により情置合わせされる。
するために第１ｂ図に示されるようにエツチングされる
。フォトレジスト（示されていない）のにうなメｌ）構
造の能動区域を規定するために用いられる能動マスクは
除去されるべきマスク層１８の部分を規定するために用
いられる。ＣＦ ４またはＣＨＦ 、のようなフッ素の
化学作用を用いるプラズマエツーｆングはマスク構造１
８のコンポーネント層を介してエツチングするために用
いられる。開口２８はそれによりマスク構造１８に形成
されかつおよそ１．２ないし２マイクロメータの直径を
有する。マスクの開口はパターン化された埋設層領域１
２間のそれらのｆｒＪｈ’！！１４の土のみに置くため
の当課技術ぐは公知の技術により情置合わせされる。
処理のこの段階まで、露出されるべさエピタキシャル層
１６の部分を規定するためのマスク層１８の使用は従来
通りである。しがし４！がら、マスク層１８の特定のコ
ンポーネント層、すなわらそれぞれ酸化物、窒化物、酸
化物および窒化物の層２０．２２．２４および２６とそ
れらの厚さは次に説明されるように、この発明の処理シ
ーケンスに特ｎに結びつけられる。
１６の部分を規定するためのマスク層１８の使用は従来
通りである。しがし４！がら、マスク層１８の特定のコ
ンポーネント層、すなわらそれぞれ酸化物、窒化物、酸
化物および窒化物の層２０．２２．２４および２６とそ
れらの厚さは次に説明されるように、この発明の処理シ
ーケンスに特ｎに結びつけられる。
この発明に従えば、エピタキシャル層１６は第１Ｃ図に
描かれるように、少なくとも部分的に巽方牲であるエツ
チング液を用いて、下にあるサブストレート１０の部分
を露出しかつそれによりメサ構造３０を形成するために
エツチングされる。
描かれるように、少なくとも部分的に巽方牲であるエツ
チング液を用いて、下にあるサブストレート１０の部分
を露出しかつそれによりメサ構造３０を形成するために
エツチングされる。
特にエピタキシ１？ル１１１１６は好ましくは＋Ｊブス
トレート１０に平行である（１００）甲面を伴なって形
成される。異方性エツチング液は特定の方向に沿って優
先的にエツチングするものである。この場合、マスク構
Ｔ１１８をアンダーカットすることが所望される。この
ように、（１００）シリコンに対しく１１１）平面で最
も少なくエツチングするエツチング液が好ましい。その
ようなエツチング液は当該技術分野では公知であり、か
つたとえばクロム三酸化物、／Ｈ「を含む。その結果は
およ（４７６ないし５７″の角度で用いられるエツチン
グ液組成物に依存するアンダーカットとなる。
トレート１０に平行である（１００）甲面を伴なって形
成される。異方性エツチング液は特定の方向に沿って優
先的にエツチングするものである。この場合、マスク構
Ｔ１１８をアンダーカットすることが所望される。この
ように、（１００）シリコンに対しく１１１）平面で最
も少なくエツチングするエツチング液が好ましい。その
ようなエツチング液は当該技術分野では公知であり、か
つたとえばクロム三酸化物、／Ｈ「を含む。その結果は
およ（４７６ないし５７″の角度で用いられるエツチン
グ液組成物に依存するアンダーカットとなる。
サブストレート１０に対し完全にエツチングし尽くすこ
とは、熱酸化が残留シリコンの一部を消費するので、下
にＩＪ！明されるように、熱酸化が後ひ用いられるなら
ば必要ではない。しかしながら、ここに開示される方法
の最憤での埋設Ｆｉ４１２間の領域１４の１つ拡散がう
まく規定されることおよび熱酸化により形成される酸化
物がメサ゛構漬３０間の１ピタキシャル層１６を含む残
留Ｎ ｎｘ＋材料を消費しかつ一部れににリメサ構造３
０間に良い分離を与えることを確実にするために、上ツ
ヂングは、リアス１ヘレート１０に１分に近接されるべ
きである。
とは、熱酸化が残留シリコンの一部を消費するので、下
にＩＪ！明されるように、熱酸化が後ひ用いられるなら
ば必要ではない。しかしながら、ここに開示される方法
の最憤での埋設Ｆｉ４１２間の領域１４の１つ拡散がう
まく規定されることおよび熱酸化により形成される酸化
物がメサ゛構漬３０間の１ピタキシャル層１６を含む残
留Ｎ ｎｘ＋材料を消費しかつ一部れににリメサ構造３
０間に良い分離を与えることを確実にするために、上ツ
ヂングは、リアス１ヘレート１０に１分に近接されるべ
きである。
酸化物層３２は第１ｄ図に示されるように、メサ３０の
側ｇ３４およびサブストレート１０の露出部分に形成さ
れる。酸化作用は好ましくはおよそ１０００℃′Ｃ大行
される公知の乾式熱方法により実施される。
側ｇ３４およびサブストレート１０の露出部分に形成さ
れる。酸化作用は好ましくはおよそ１０００℃′Ｃ大行
される公知の乾式熱方法により実施される。
酸化物層３２はチャネルストップを形成するために侵で
用いられるドープ剤の下にある半導体材料への拡散を防
ぐのに十分なＩＩさまで形成される。
用いられるドープ剤の下にある半導体材料への拡散を防
ぐのに十分なＩＩさまで形成される。
拡散秤がホウ素であるこの特定の実施例に対し、少なく
どもＪｊに（１００ＯＡの厚さが適当である。
どもＪｊに（１００ＯＡの厚さが適当である。
その上限は酸化物層３２の部分がひき続き除去されるの
で、経済的考慮によりＪ、Ｑ定されがっ（のよ・）に可
能な限り薄くあるべきである。この考慮と一致して、こ
の上限はおよそ１５００△である。
で、経済的考慮によりＪ、Ｑ定されがっ（のよ・）に可
能な限り薄くあるべきである。この考慮と一致して、こ
の上限はおよそ１５００△である。
１ノｉ目３Ｇは第１Ｃ図に描かれるように、サブストレ
ート１０の部分を露出するために酸化物層３２に形成さ
れる。特に、聞【コ３６１ｉ埋設Ｍ領Ｊｉ！１ｉ１２の
間にある領域１４を露出するためにイ☆ｕｊ合わぜされ
る。
ート１０の部分を露出するために酸化物層３２に形成さ
れる。特に、聞【コ３６１ｉ埋設Ｍ領Ｊｉ！１ｉ１２の
間にある領域１４を露出するためにイ☆ｕｊ合わぜされ
る。
聞ｎ３６はシリコン二酸化物１：’ｔ ３２をエツチン
グするりアクティブ・イオン・エツチング（ＲＩＥ）に
より形成される。フッ素化学作用は上に説明されたよ・
）に、：Ｌツヂング方法でフッ化物イオンを生成するた
めに都合良く用いられる。
グするりアクティブ・イオン・エツチング（ＲＩＥ）に
より形成される。フッ素化学作用は上に説明されたよ・
）に、：Ｌツヂング方法でフッ化物イオンを生成するた
めに都合良く用いられる。
酸化物層３２が完全にエツチングされ尽くしたとさ゛エ
ツチング方法を自然に止めるべき層がないのでこの方法
は公知のエッチング速度に依存するということが認めら
れる。特に、完全なエツチングをするために、酸化物層
３２はおよそ２００△の程度まぐ過度、にエツチングさ
れる。この点について、＋！３よそ１５００から２００
０Ａまでの範囲にあるとし【先に示された酸化物層２４
の厚さｔよ、シリコン窒化物層２６が完全に除去されか
つ酸化物層２４がＲＹＥ方法の間部分的に除去されるの
で、酸化ｖＲ層３２の厚さよりも少なくともおよそ２０
０Å大きいことが予め定められている。
ツチング方法を自然に止めるべき層がないのでこの方法
は公知のエッチング速度に依存するということが認めら
れる。特に、完全なエツチングをするために、酸化物層
３２はおよそ２００△の程度まぐ過度、にエツチングさ
れる。この点について、＋！３よそ１５００から２００
０Ａまでの範囲にあるとし【先に示された酸化物層２４
の厚さｔよ、シリコン窒化物層２６が完全に除去されか
つ酸化物層２４がＲＹＥ方法の間部分的に除去されるの
で、酸化ｖＲ層３２の厚さよりも少なくともおよそ２０
０Å大きいことが予め定められている。
ドープ剤種は第１ｃ図に示されるように、領域１４にチ
ャネルストップ３８を形成するために開Ｄ ３６を介し
てリプストレート１０の露出領域に導入される。Ｊ！Ｉ
’設層がＮ型であるところではヂャネルス１−ツブはＰ
型であり、ドープ剤種としてホウ素を都合よく用いる。
ャネルストップ３８を形成するために開Ｄ ３６を介し
てリプストレート１０の露出領域に導入される。Ｊ！Ｉ
’設層がＮ型であるところではヂャネルス１−ツブはＰ
型であり、ドープ剤種としてホウ素を都合よく用いる。
ドープ剤は好ましくは拡散ｌｊ法により導入され、当該
技術で公知であるようにおよそ７５０℃ないし１０００
℃で実効される。しかしながら、イオンビームによるよ
うにドープ剤を導入する別な手段がまた用いられるがも
じれず、当該技術で公知のようにドープ剤種および酸化
物の厚さに３ａ当な調整をなす。
技術で公知であるようにおよそ７５０℃ないし１０００
℃で実効される。しかしながら、イオンビームによるよ
うにドープ剤を導入する別な手段がまた用いられるがも
じれず、当該技術で公知のようにドープ剤種および酸化
物の厚さに３ａ当な調整をなす。
ＢＣＱ、、は拡散源として有利には用いられる。
Ｐ＋ヂ１１ネルストップ３８は駆動侵、およそ１０ＩＡ
ないし１０ ’ ｃｍ−’のドーパント濃度を有する。
ないし１０ ’ ｃｍ−’のドーパント濃度を有する。
この構造は第１にドープ剤の導入により引き起こされる
いかなる損傷も除去するために焼き戻される。この焼き
戻しは、より良い時間と関連するより低温が、あるいは
より短い時間と関連するより高温がまた用いられるけれ
ども、およ（３０分間およそ８５０℃でなされる。
いかなる損傷も除去するために焼き戻される。この焼き
戻しは、より良い時間と関連するより低温が、あるいは
より短い時間と関連するより高温がまた用いられるけれ
ども、およ（３０分間およそ８５０℃でなされる。
酸化物層２４は商業的に入手用（Ｆ、なＮ１−１． Ｆ
溶液またはＨＦの水成溶液のようなバッファ酸化物エツ
チング溶液を用いる湿式ディップエツチング液により除
去される。エツチング液はまた側壁酸化物３２の部分を
除去するが、ドーピングされない酸化物層２４の部分が
先に除去されているので、側壁酸化物３２は完全には除
去されないかもしれない、。
溶液またはＨＦの水成溶液のようなバッファ酸化物エツ
チング溶液を用いる湿式ディップエツチング液により除
去される。エツチング液はまた側壁酸化物３２の部分を
除去するが、ドーピングされない酸化物層２４の部分が
先に除去されているので、側壁酸化物３２は完全には除
去されないかもしれない、。
フィールド酸化物１ｉ１４０はシリコン二酸化物の層を
成長するために当該技術で公知である乾式耐衆／スヂー
ム方法を右利に用いることで次いで形成される。ここに
示される種々の層の面積に対し、酸化方法のための典型
的な時間はいくつかの変化があるけれどもおよそ１８０
分である。一般に、エビウニ１シｉｒ ／し層１６とほ
ぼ同じ厚さまでフィールド酸化物４０を形成することが
所望される。
成長するために当該技術で公知である乾式耐衆／スヂー
ム方法を右利に用いることで次いで形成される。ここに
示される種々の層の面積に対し、酸化方法のための典型
的な時間はいくつかの変化があるけれどもおよそ１８０
分である。一般に、エビウニ１シｉｒ ／し層１６とほ
ぼ同じ厚さまでフィールド酸化物４０を形成することが
所望される。
マスクＦ１１８の残留層、すなわもバッファ酸化物１１
’ｉ？ ２０およびシリコン窒化物層２２はフィールド
酸化物１ｔｍ ４０の形成の間マスクとして働き、それ
によりメサ構造３０の能動区域の不所望の消費を妨げる
。ウェー八はメサｒバイポーラまたはＭＯＳトランジス
タのようなデバイス（示されていない）を形成するため
に、従来のパラメータを用いて侵で処理される。そのよ
うな付加的処理は従来通りでありかつこの発明のいかな
る部分も形成しない。
’ｉ？ ２０およびシリコン窒化物層２２はフィールド
酸化物１ｔｍ ４０の形成の間マスクとして働き、それ
によりメサ構造３０の能動区域の不所望の消費を妨げる
。ウェー八はメサｒバイポーラまたはＭＯＳトランジス
タのようなデバイス（示されていない）を形成するため
に、従来のパラメータを用いて侵で処理される。そのよ
うな付加的処理は従来通りでありかつこの発明のいかな
る部分も形成しない。
先（ｊ技術においてはりアクティブ・イオン・エツチン
グは側壁酸化物をまた除去することなしにはＪ１１！設
禍造間のドーピングされない領域の上にあるシリコン二
酸化物に開口を形成するためには用いられ１ｇなかった
。さらに、チャネルストップを形成）るためのドープ剤
種の拡散のための領域はうまく規定されに【い。
グは側壁酸化物をまた除去することなしにはＪ１１！設
禍造間のドーピングされない領域の上にあるシリコン二
酸化物に開口を形成するためには用いられ１ｇなかった
。さらに、チャネルストップを形成）るためのドープ剤
種の拡散のための領域はうまく規定されに【い。
このＪ：うに、メサ構２１３０の側壁３４およびｔナブ
ストレート１０の露出表面を酸化し、そしてマスク１８
のｒＩｒＩ口２８のすぐ下の酸化物のそれらの部分のみ
を次に除去することが後に続く、マスク１８をアンダー
カットするために異ツノ性のエツチング液４用いること
は、所望の直径および特性を有りる自己整９１１されｌ
こヂ１１ネルストップ領域３８を結果として生じるとい
・〕ことが認められるであろう。
ストレート１０の露出表面を酸化し、そしてマスク１８
のｒＩｒＩ口２８のすぐ下の酸化物のそれらの部分のみ
を次に除去することが後に続く、マスク１８をアンダー
カットするために異ツノ性のエツチング液４用いること
は、所望の直径および特性を有りる自己整９１１されｌ
こヂ１１ネルストップ領域３８を結果として生じるとい
・〕ことが認められるであろう。
この発明の好ましい実施例の前ｊボの説明は例丞および
説明のために提示されている。これは余りところないわ
ｔＪではなく、また発明を開示された正Ｉｉｇな形状に
υ１限１Ｊることもｎ図され°Ｃいイ【い。
説明のために提示されている。これは余りところないわ
ｔＪではなく、また発明を開示された正Ｉｉｇな形状に
υ１限１Ｊることもｎ図され°Ｃいイ【い。
明らかに、多くの修正および変化が当業者には明らかで
ある。この発明はＭＯＳまたはバイポーラ方法での別な
製作技術で実施されるかもしれないということがあり得
る。同様に、説明されたいずれの方法段階も同じ結果を
達成するために他の段階と取ｔキえてもよい。この実施
例はこの発明の原理Ｊ３よびその実際の適用を歳もよく
説明するために選択されかつｒＪ２明され、それにより
当業者が実行される特定の使用に適するよ・）に種々の
実施例のためにかつ神々の爆走を伴なってこの発明を理
解することを可能にする。この発明の範囲は前掲のＶｔ
＝’Ｆ請求の範ｕｎおよびそれらの同等物により規定
されることがｎ図される。
ある。この発明はＭＯＳまたはバイポーラ方法での別な
製作技術で実施されるかもしれないということがあり得
る。同様に、説明されたいずれの方法段階も同じ結果を
達成するために他の段階と取ｔキえてもよい。この実施
例はこの発明の原理Ｊ３よびその実際の適用を歳もよく
説明するために選択されかつｒＪ２明され、それにより
当業者が実行される特定の使用に適するよ・）に種々の
実施例のためにかつ神々の爆走を伴なってこの発明を理
解することを可能にする。この発明の範囲は前掲のＶｔ
＝’Ｆ請求の範ｕｎおよびそれらの同等物により規定
されることがｎ図される。
第１０図ないし第１ｆ図はこの発明に従って処理段階の
シーケンスを断面図で描いている。 図において、１ｏはり゛ブストレート、１２は埋〇 −〇 −−−〜−−−ノ
シーケンスを断面図で描いている。 図において、１ｏはり゛ブストレート、１２は埋〇 −〇 −−−〜−−−ノ
Claims (1)
- 【特許請求の範囲】 （１）半酸化物絶縁デバイスを製作するための方法にお
いて、サブストレートを提供することと、前記サブスト
レートの主要表面で第１の導電性の型のパターン化され
た領域を形成することと、前記主要表面上の前記サブス
トレートでエピタキシャル層を形成することと、前記エ
ピタキシャル層の一部を露出するためにそこを通る開口
を規定するように前記エピタキシャル層にパターン化さ
れたマスク層を形成することと、前記第１の導電性の型
の前記パターン化された領域の上にあるメサ構造を規定
するために前記エピタキシャル層の前記露出された部分
を除去することと、前記パターン化された領域間の前記
サブストレートで前記導電性の型の領域を形成すること
と、前記メサ構造間でフィールド酸化物を形成すること
と、さらに前記メサ構造にデバイスを形成することとを
含み、前記デバイスが前記第２の導電性の型の前記領域
により互いから分離され、その改良が （ａ）前記パターン化されたマスクの部分をアンダーカ
ットし、側壁を有する前記メサ構造を形成しかつ前記サ
ブストレートの部分を露出するために、部分的に異方性
のエッチング液により前記エピタキシャル層の前記露出
部分を除去する段階と、 （ｂ）前記メサ構造の前記側壁および前記サブストレー
トの前記露出部分で酸化物層を形成する段階と、 （ｃ）前記サブストレートの対応する領域を露出するた
めに前記パターン化されたマスクの前記開口の下にある
前記酸化物層を除去する段階とを含み、前記対応する領
域は前記パターン化された領域の間にあり、 （ｄ）前記酸化物層の開口を介して前記対応する領域に
前記第２の導電性の前記領域を形成する段階を含む、方
法。 （２）前記サブストレートがシリコンを含む、特許請求
の範囲第１項に記載の方法。 （３）前記第１の導電性の型の前記パターン化された領
域がＮ型ドープ剤でドーピングされる、特許請求の範囲
第１項に記載の方法。 （４）前記パターン化されたマスクがバッファ酸化物の
第１の層、シリコン窒化物の第２の層、ドーピングされ
ないシリコン二酸化物の第３の層およびシリコン窒化物
の第４の層を含む、特許請求の範囲第１項に記載の方法
。 （５）前記第１の層がおよそ３００ないし５００Åの厚
さまで形成され、前記第２の層がおよそ１０００ないし
１５００Åの厚さまで形成され、前記第３の層がおよそ
１５００ないし２０００Åの厚さまで形成されかつ前記
第４の層がおよそ７００ないし１０００Åの厚さまで形
成される、特許請求の範囲第４項に記載の方法。 （６）前記第１の層が熱方法により形成され、前記第２
および第４の層が化学気相成長方法により形成されかつ
前記第３の層が酸化生成方法により形成される、特許請
求の範囲第５項に記載の方法。 （７）前記マスクの前記開口はプラズマを伴なって前記
マスクの部分を介しエッチングにより形成される、特許
請求の範囲第１項に記載の方法。 （８）前記エピタキシャル層がシリコンを含みかつ前記
サブストレートの前記主要表面に平行であるその（１０
０）平面を伴なつて形成される、特許請求の範囲第１項
に記載の方法。 （９）前記エピタキシャル層が（１１１）平面に、沿つ
て最も少なくエッチングする前記異方性のエッチング液
によりエッチングされる、特許請求の範囲第８項に記載
の方法。 （１０）前記酸化物が前記メサ構造の側壁および前記サ
ブストレートの前記露出された部分に乾式熱方法により
形成される、特許請求の範囲第１項に記載の方法。 （１１）前記酸化物はおよそ１０００ないし１５００Å
の厚さまで形成される、特許請求の範囲第１０項に記載
の方法。 （１２）前記エピタキシャル層の前記露出部分が、前記
サブストレート上に残留するいかなるエピタキシャル層
も前記乾式熱方法により完全に酸化物に転換される程度
まで、前記少なくとも部分的に異方性のエッチング液に
より除去される、特許請求の範囲第１０項に記載の方法
。 （１３）前記開口の下にある前記酸化物層のその部分が
、フッ化物イオンを用いて、リアクティブ・イオン・エ
ッチングにより除去される、特許請求の範囲第１項に記
載の方法。（１４）前記第２の導電性の前記領域がＰ型
ドープ剤でドーピングされる、特許請求の範囲第１項に
記載の方法。 （１５）前記Ｐ型ドープ剤が本質的にホウ素からなる、
特許請求の範囲第１４項に記載の方法。 （１６）前記ホウ素は拡散方法により導入される、特許
請求の範囲第１５項に記載の方法。 （１７）前記メサ構造を保持する前記サブストレートは
前記ドープ剤を導入することにより引き起こされる損傷
を除去するために焼き戻される、特許請求の範囲第１４
項に記載の方法。 （１８）前記マスク層が濃いシリコン窒化物を含む、特
許請求の範囲第１項に記載の方法。 （１９）前記マスク層は金属マスクを含む、特許請求の
範囲１項に記載の方法。 （２０）半酸化物絶縁デバイスを製作するための方法に
おいて、シリコンサブストレートを提供することと、前
記サブストレートの主要表面にＮ型ドーピングされパタ
ーン化された領域を形成することと、前記主要表面上の
前記サブストレートにエピタキシャルシリコン層を形成
することと、前記エピタキシャル層の部分を露出するた
めに前記エピタキシャル層にパターン化されたマスク層
を形成することと、前記パターン化された領域の上にあ
るメサ構造を規定するために前記エピタキシャル層の前
記露出された部分を除去することと、前記パターン化さ
れた領域間の前記サブストレートでＰ＾＋型ドーピング
された領域を形成することと、前記メサ構造間にフィー
ルド酸化物を形成することと、さらに前記メサ構造にデ
バイスを形成することを含み、前記デバイスが前記Ｐ＾
＋型領域により互いから分離され、その改良が （ａ）前記サブストレートの前記主要表面に平行である
その（１００）平面の結晶配向を有する前記エピタキシ
ャル層を形成する段階と、（ｂ）そこを通る開口を規定
するように前記パターン化されたマスクを形成する段階
とを含み、前記パターン化されたマスクがバッファシリ
コン二酸化物の第１の層、シリコン窒化物の第２の層、
ドーピングされないシリコン二酸化物の第３の層および
シリコン窒化物の第４の層を含み、 （ｃ）前記パターン化されたマスクの部分をアンダーカ
ットし、側壁を有する前記メサ構造を形成しかつ前記サ
ブストレートの部分を露出するために、前記エピタキシ
ャル層の（１１１）平面に沿って最も少なくエッチング
する部分的に異方性のエッチング液により前記エピタキ
シャル層の前記露出された部分を除去する段階と、 （ｄ）前記メサ構造の前記側壁および前記サブストレー
トの前記露出された部分でシリコン二酸化物層を形成す
る段階と、 （ｅ）前記サブストレートの対応する領域を露出するた
めにリアクティブ・イオン・エッチングにより前記パタ
ーン化されたマスクの前記開口の下にある前記シリコン
二酸化物層を除去する段階とを含み、前記対応する領域
が前記パターン化された領域間に存在し、 前記シリコン二酸化物の開口を介しＰ型ドープ剤を導入
することにより前記対応する領域に前記Ｐ＾＋型領域を
形成する段階を含む、方法。 （２１）前記第１の層がおよそ３００ないし５００Åの
厚さまで形成され、前記第２の層がおよそ１０００ない
し１２００Åの厚さまで形成され、前記第３の層がおよ
そ１５００ないし２０００Åの厚さまで形成されかつ前
記第４の層がおよそ７００ないし１０００Åの厚さまで
形成される、特許請求の範囲第２０項に記載の方法。 （２２）前記第１の層が熱方法により形成され、前記第
２および第４の層が化学気相成長方法により形成されか
つ第３の層が低温シロックス方法により形成される、特
許請求の範囲第２１項に記載の方法。 （２３）前記マスクの前記開口がプラズマを伴なつて前
記マスクをエッチングすることにより形成される、特許
請求の範囲第２０項に記載の方法。 （２４）前記シリコン二酸化物が前記メサ構造の側壁お
よび前記、サブストレートの前記露出された部分に乾式
熱方法により形成される、特許請求の範囲第２０項に記
載の方法。（２５）前記酸化物がおよそ１０００ないし
１５００Åの厚さまで形成される、特許請求の範囲第２
４項に記載の方法。 （２６）前記Ｐ型ドープ剤が本質的にホウ素からなる、
特許請求の範囲第２０項に記載の方法。 （２７）前記ホウ素が拡散方法により導入される、特許
請求の範囲第２６項に記載の方法。 （２８）前記メサ構造を保持する前記サブストレートが
前記ドープ剤を導入することにより引き起こされる損傷
を除去するために焼き戻される、特許請求の範囲第２０
項に記載の方法。 （２９）シリコンサブストレートで指示される複数個の
メサ構造で半導体デバイスを製作するための方法であっ
て、 （ａ）前記サブストレートの主要表面でＮ型ドーピング
されパターン化された領域を形成する段階と、 （ｂ）前記主要表面上の前記サブストレートにエピタキ
シャルシリコン層を形成する段階とを含み、前記エピタ
キシャルシリコン層が前記主要表面に平行であるその（
１００）平面の結晶配向を有し、 （ｃ）前記エピタキシャル層にパターン化されたマスク
層を形成する段階を含み、前記パターン化されたマスク
がシリコン二酸化物の第１の層、シリコン窒化物の第２
の層、ドーピングされないシリコン二酸化物の第３の層
およびシリコン窒化物の第４の層を含み、 （ｄ）前記エピタキシャル層の部分を露出するために前
記パターン化されたマスク層に開口を形成する段階と、 （ｅ）前記パターン化された領域の上にあるメサ構造を
規定するために前記エピタキシャル層の前記露出された
部分を除去する段階とを含み、前記露出された部分が前
記パターン化されたマスクの部分をアンダーカットする
ために前記エピタキシャル層の（１１１）平面に沿つて
最も少なくエッチングする異方性エッチング液の使用に
より除去され、 （ｆ）前記メサ構造の側壁および前記サブストレートの
露出された部分にシリコン二酸化物層を形成する段階と
、 （ｇ）前記サブストレートの対応する領域を露出するた
めに前記パターン化されたマスクの前記開口の下にある
前記シリコン二酸化物層のそれらの部分を除去する段階
とを含み、前記対応する領域が前記パターン化された領
域の間にあり、（ｈ）前記パターン化された領域間の前
記サブストレートＰ＾＋型ドーピングされた領域を形成
するためにＰ型ドープ剤を拡散する段階と、前記ドーピ
ングされる領域を形成するためにドープ剤を導入するこ
とにより引き起される損傷を除去するために前記メサ構
造を保持する前記サブストレートを焼き戻す段階と、 前記メサ構造間にフィールド酸化物を形成する段階と、 前記メサ構造にデバイスを形成する段階を含み、前記デ
バイスが前記Ｐ＾＋領域により互いから分離される、方
法。 （３０）前記第１の層がおよそ３００ないし５００Åの
厚さまで形成され、前記第２の層がおよそ１０００ない
し１２００Åの厚さまで形成され、前記第３の層がおよ
そ１５００ないし２０００Åの厚さまで形成されかつ前
記第４の層がおよそ７００ないし１０００Åの厚さまで
形成され、前記第３の層が前記メサの前記側壁に形成さ
れる前記シリコン二酸化物層よりも少なくともおよそ２
００Å厚い、特許請求の範囲第２９項に記載の方法。 （３１）前記サブストレートに形成される前記シリコン
二酸化物層の前記開口がリアクティブ・イオン・エッチ
ングによりエッチングされる、特許請求の範囲第２９項
に記載の方法。 （３２）前記リアクティブ・イオンが本質的にフッ素化
合物からなる、特許請求の範囲第３１項に記載の方法。 （３３）前記メサ構造の前記側壁に形成される前記シリ
コン酸化物層が厚さにおいておよそ１０００ないし１５
００Åの範囲にある、特許請求の範囲第２９項に記載の
方法。 （３４）前記Ｐ型ドープ剤が本質的にホウ素からなる、
特許請求の範囲第２９項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/844,908 US4696095A (en) | 1986-03-27 | 1986-03-27 | Process for isolation using self-aligned diffusion process |
| US844908 | 1986-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62232142A true JPS62232142A (ja) | 1987-10-12 |
Family
ID=25293937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62070125A Pending JPS62232142A (ja) | 1986-03-27 | 1987-03-24 | 半酸化物分離デバイスを製作するための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4696095A (ja) |
| EP (1) | EP0239384B1 (ja) |
| JP (1) | JPS62232142A (ja) |
| AT (1) | ATE187845T1 (ja) |
| DE (1) | DE3752303D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362272A (ja) * | 1986-09-02 | 1988-03-18 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| GB8905511D0 (en) * | 1989-03-10 | 1989-04-19 | British Telecomm | Preparing substrates |
| US4948456A (en) * | 1989-06-09 | 1990-08-14 | Delco Electronics Corporation | Confined lateral selective epitaxial growth |
| WO1996017379A1 (en) * | 1994-11-28 | 1996-06-06 | Advanced Micro Devices, Inc. | A method and system for providing an integrated circuit device that allows for a high field threshold voltage utilizing oxide spacers |
| US5907768A (en) * | 1996-08-16 | 1999-05-25 | Kobe Steel Usa Inc. | Methods for fabricating microelectronic structures including semiconductor islands |
| US5930644A (en) * | 1997-07-23 | 1999-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a shallow trench isolation using oxide slope etching |
| US8501566B1 (en) * | 2012-09-11 | 2013-08-06 | Nanya Technology Corp. | Method for fabricating a recessed channel access transistor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| JPS5760851A (en) * | 1980-09-17 | 1982-04-13 | Hitachi Ltd | Dielectric isolation of semiconductor integrated circuit |
| JPS58134443A (ja) * | 1982-02-04 | 1983-08-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5984435A (ja) * | 1982-11-04 | 1984-05-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びその製造方法 |
-
1986
- 1986-03-27 US US06/844,908 patent/US4696095A/en not_active Expired - Lifetime
-
1987
- 1987-03-24 JP JP62070125A patent/JPS62232142A/ja active Pending
- 1987-03-25 EP EP87302574A patent/EP0239384B1/en not_active Expired - Lifetime
- 1987-03-25 AT AT87302574T patent/ATE187845T1/de not_active IP Right Cessation
- 1987-03-25 DE DE3752303T patent/DE3752303D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3752303D1 (de) | 2000-01-20 |
| EP0239384A3 (en) | 1992-01-22 |
| ATE187845T1 (de) | 2000-01-15 |
| US4696095A (en) | 1987-09-29 |
| EP0239384A2 (en) | 1987-09-30 |
| EP0239384B1 (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419811A (en) | Method of fabricating mesa MOSFET using overhang mask | |
| US5057450A (en) | Method for fabricating silicon-on-insulator structures | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| US5017999A (en) | Method for forming variable width isolation structures | |
| JPH0370127A (ja) | 自己整合拡散接合を有する構造の製造方法 | |
| US5234861A (en) | Method for forming variable width isolation structures | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS62232142A (ja) | 半酸化物分離デバイスを製作するための方法 | |
| JPS6123657B2 (ja) | ||
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP3663657B2 (ja) | 半導体装置の製造方法 | |
| JPH0923000A (ja) | 半導体装置の製造方法 | |
| JPS5931865B2 (ja) | 半導体装置 | |
| JPH0298142A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH0313745B2 (ja) | ||
| JPS63211762A (ja) | 絶縁ゲ−ト型半導体装置とその製法 | |
| JPS60216580A (ja) | 半導体装置の製造方法 | |
| RU867224C (ru) | Способ изготовлени ВЧ транзисторных структур | |
| KR0186186B1 (ko) | 반도체소자의 제조방법 | |
| KR0151260B1 (ko) | 필드산화막 형성방법 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| KR930001565B1 (ko) | 씨 모스 트랜지스터 제조방법 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPH05152570A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 |