JPS60216580A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、高速バイポーラ半導体装置或いはＭＩｓ　（
ｍｅｔａｌ　１ｎｓｕｌａｔｏｒ　ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）電界効果型半導体装置を小型化する場合に用
いて好適な半導体装置の製造方法に関する。

従来技術と問題点 第１図は選択酸化法を適用して形成したフィールド絶縁
膜を有する通常の高速バイポーラ半導体装置の要部切断
側面図である。

図に於いて、１はｐ−型シリコン（Ｓｉ）半導体基板、
２はｎ＋型埋め込み層、３は一部がコレクタ層として動
作するエピタキシャル成長ｎ型シリコン半導体層、４は
二酸化シリコン（ＳｉＯｚ）からなるフィールド絶縁膜
、５は能動領域上を覆う二酸化シリコンからなる薄い絶
縁膜、６はｐ型ベース層、７はｐ＋型ベース・コンタク
ト領域、８はｎ＋型エミッタ領域、９はｎ＋型コレクタ
・コンタクト領域、ｒｂはベース抵抗をそれぞれ示して
いる。

このバイポーラ半導体装置に於けるｐ＋型ベース・コン
タクト領域７、ｎ＋型エミッタ領域８を形成する場合は
第２図について説明される工程が必要である。

第２図は第１図に見られるバイポーラ半導体装置を製造
する場合の工程要所に於ける半導体装置の要部切断側面
図であり、第１図に関して説明した部分と同部分は同記
号で指示しである。

図に於いて、１０はフォト・レジスト膜、Ｌはベース・
コンタクト領域７も含めたベース層６の幅を示している
。

このフォト・レジスト膜１０をマスクとして二酸化シリ
コン膜５のパターニングを行って開口を形成し、その開
口からｐ＋型ベース・コンタクト領域７及びｎ＋型エミ
ッタ領域８の電極コンタクトを採るようにしている。

ところで、バイポーラ半導体装置に於ける動作速度を向
上するには、寄生容量を低減すること、即ち、トランジ
スタを小型化することが有効であり、また、ベース抵抗
ｒｂを小さくすること、即ち、ベース・コンタクト領域
７とエミッタ領域８との距離を短くすることが有効であ
る。

然しなから、第２図に見られるフォト・レジスト膜ｌＯ
を形成する場合、現用のフォト・リソグラフィ技術に依
れば、幅が１．５〔μｍ）以上になってしまう。

また、第２図に見られるベース層６の幅りを小さくすれ
ば、トランジスタの面積は小さくなり、高速化に結びつ
くが、幅りの大きさを定めるには所定の位置合わせ余裕
も含める必要があり、これを第３図について更に詳細に
説明する。

第３図は第２図に見られるフォト・レジスト膜１０を形
成する場合の諸寸法の関係を表す説明図である。

即ち、幅１．５〔μｍ〕のフォト・レジスト膜１０を形
成するには、位置合わせ余裕１をフォト・レジスト膜１
０の両側に０．５〔μｍ〕ずつ、それ等の外側にベース
電極コンタクト窓とエミンタ電極コンタクト窓の幅りを
それぞれ０．　５〔μｍ〕ずつ採ることが必要であって
、それ等を合計すると３．５〔μｍ〕となり、これ等の
値は現在のフォト・リソグラフィ技術では限界に近いも
のである。

前記したように、幅１．５　〔μｍ〕のフォト・レジス
ト膜ｌＯを形成するのに、位置合わせ余裕として、２Ｉ
ｌ、　＝１　（μｍ〕も採っであるのは、若し、その余
裕が充分でなく、フォト・レジスト膜１０がその余裕を
越えて位置ずれを生じた場合、図示の構造では、ベース
・コンタクト領域７或いはエミッタ領域８等の面積に直
接影響を及ぼすことになり、トランジスタ動作が妨げら
れるからである。

従って、前記説明した従来の技術では、この種のバイポ
ーラ半導体装置を小型化したり、ベース抵抗の値を小さ
くしたり、位置合わせ余裕を少な（したりすることは不
可能である。

また、前記説明したバイポーラ半導体装置のみならず、
ＭＩＳ電界効果型半導体装置に於いても、その面積縮小
化及びショート・チャネル化を達成することができれば
高速になることは云うまでもない。

発明の目的 本発明は、ベース・コンタクト領域の形成、そこからの
引出し電極の形成、ベース領域及びエミッタ領域の形成
など、或いは、ソース領域及びドレインＨＭの形成、そ
こからの引出し電極の形成などをセルフ・アライメント
方式で行うようにし、ベース領域を小型化すると共にベ
ース抵抗を小さくすることを可能にしたり、或いは、Ｍ
Ｉｓ電界効果型半導体装置を小型化することを可能にし
た半導体装置の製造方法を提供する。

発明の構成 本発明に於ける半導体装置の製造方法では、シリコン半
導体基板上に第１の絶縁膜及び−導電型不純物を含有し
た第１の多結晶シリコン膜及び第２の絶縁膜のそれぞれ
を順に形成し、次いで、能動領域に於ける所定部分上の
前記第２の絶縁膜及び前記第１の多結晶シリコン膜に開
口を形成して前記第１の絶縁膜に於ける一部表面を露出
させ、次いで、前記開口内に側壁として露出されている
前記第１の多結晶シリコン膜を酸化して前記第２の絶縁
膜に連なる絶縁膜を形成し、次いで、前記第２の絶縁膜
及び第１の絶縁膜のウェット・エツチングに対して耐性
を有する物質の膜を形成し、次いで、前記第２の絶縁膜
及び第１の絶縁膜のウェット・エツチングに対して耐性
を有する物質の膜をマスクとして前記第２の絶縁膜に連
なる絶縁膜及び前記第１の絶縁膜をエツチングすること
に依って前記能動領域に於ける一部表面を露出させ、次
いで、前記第２の絶縁膜及び第１の絶縁膜のウェット・
エツチングに対して耐性を有する物質の膜を除去し、次
いで、第２の多結晶シリコン膜を形成してからそれのエ
ツチングを行って前記開口に望む側壁を構成している前
記第１の多結晶シリコン膜に被着されている部分のみを
残して他を除去し、次いで、熱処理を行って前記第２の
多結晶シリコン膜の下の前記能動領域中に前記−導電型
不純物を拡散して一導電型不純物拡散領域を形成し該第
１の多結晶シリコン膜と該能動領域とを電気的に接続す
る工程が含まれてなることを特徴とする構成を採り、ま
た、前記−導電型不純物拡散領域がベース・コンタクト
領域或いはソース領域及びドレイン領域とされる構成を
採っている。

この構成を採ることに依って、バイポーラ半導体装置を
製造する場合であれば、ベース・コンタクト領域の形成
、そこからの引出し電極の形成、更には、ベース領域及
びエミッタ領域の形成などをセルフ・アライメント方式
で行うことができ、また、Ｍｉｓ電界効果型半導体装置
を製造する場合であれば、ソース領域及びドレイン領域
の形成、そこからの引出し電極の形成などをセルフ・ア
ライメント方式で行うことができる。

発明の実施例 第４図乃至第１５図は本発明一実施例を解説する為の工
程要所に於けるバイポーラ半導体装置の要部切断側面図
であり、以下、これ等の図を参照しつつ説明する。尚、
ここでは、簡明にする為、本発明に関係があるベース領
域及びエミッタ領域の形成に重点をおいて記述する。

第４図参照 （ａｌ　ｐ−型シリコン半導体基板ｌｌ上にエピタキシ
ャル成長されたｎ型シリコン半導体層１１Ａ（能動領域
）に選択酸化法を適用することに依って厚さ例えば７０
００　（人）程度の二酸化シリコンからなるフィールド
絶縁膜１２を形成し、そのフィールド絶縁膜１２でｎ型
シリコン半導体層１１Ａを１素子分毎のｎ型コレクタ層
として分離し、それぞれ独立させる。尚、本発明のバイ
ポーラ半導体装置では、第１図及び第２図に関して説明
した従来例に於けるようにベース・コンタクト頭載とエ
ミッタ領域とが平面的に並ぶ構成は採らないので、前記
１素子分のｎ型コレクタ層は従来よりも小さくて良い。

但し、図では省略しであるが、第１図及び第２図に見ら
れるようなｎ＋型埋め込み層を形成してあり、コレクタ
の電極形成を可能にしている。

（ｂ）　前記選択酸化法を実施した際に用いた例えば窒
化シリコン（Ｓ　ｉ　３　Ｎ　４　）膜などのマスクを
除去して能動領域表面を露出させてから、熱酸化法を適
用して厚さ例えば５００〔人〕程度の二酸化シリコン膜
１３を形成する。

（Ｃ）　化学気相堆積（ｃｈｅｍｉｃａｌ　ｖａｐ。

ｕｒ　ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用して厚
さ例えば１ｏｏｏ　ｃ人〕程度の窒化シリコン膜１４（
第１の絶縁膜）を形成する。

（ｄ）　同じ＜ＣＶＤ法を適用して硼素（Ｂ）を例えば
１×１０°（ａｍ−”）程度ドープされ、厚さが例えば
５０００　（人〕程度である多結晶シリコン膜１５（第
１の多結晶シリコン膜）を形成する。

（８１同じ＜　ＣＶＤ法を適用して厚さ例えば３０００
〔人〕程度の二酸化シリコン膜１６（第２の絶縁膜）を
形成する。

この二酸化シリコン膜１６は多結晶シリコン膜１５を熱
酸化することに依って形成しても良い。

第５図参照 （ｆ）　ベース領域形成予定部分に開口を有する適当な
マスクを形成してから、サイド・エツチング量が少ない
、例えば反応性イオン・エツチング（ｒｅａｃｔｉｖｅ
　ｉｏｎ　ｅｔｃｈｉｎｇ：　ＲＩ　Ｂ）法を適用し、
二酸化シリコン膜１６及び多結晶シリコン膜１５のパタ
ーニングを行って開口１５Ａを形成する。尚、開口１５
Ａの幅ａとしては、例えば１．５〔μｍ〕を選択して良
い。また、二酸化シリコン膜１６のエツチングに用いる
エッチャントとしてはＣＨＦ２ガスを、そして、硼素を
ドープした多結晶シリコン膜１５のエツチングに用いる
エッチャントとしてはＣＣ１，＋Ａｒ　（５０（％〕）
混合ガスを用いて良い。

ところで、この工程を実行するには、マスクの位置合わ
せが必要であるが、その位置合わせは多少ずれたとして
も、本発明に於けるバイポーラ半導体装置の構造からす
ると、第１図及び第２図に関して説明した従来例のよう
に、ベース・コンタクト領域やエミッタ領域がつぶれる
ような虞は少ないので問題は生じないし、前記従来例の
場合と同程度の精度で位置合わせを行うのであれば、そ
の余裕の採り方は少なくて済むことになる。

第６図参照 ｔｇｌ　熱酸化法を適用し、前記工程（ｆ）に依って開
口１５Ａ内に露出された多結晶シリコン膜１５上に厚さ
例えば３０００　（人〕程度の二酸化シリコン膜を形成
する。尚、この新たに形成された二酸化シリコン膜は二
酸化シリコン膜１６に連なっているので、便宜上、同じ
記号１６で表示する。

第７図参照 （ｈｌ　スパッタ・デポジション法を適用し、厚さ例え
ば１０００　（人〕程度のモリブデン（Ｍｏ）膜１７（
前記第２の絶縁膜及び第１の絶縁膜のウェット・エツチ
ングに対して耐性を有する物質の膜）を形成する。

スパッタ・デポジション法に依れば、被着するモリブデ
ンは方向性を有している。従って、この場合、シリコン
半導体基板１１に平行な面にのみ被着させ、垂直な面に
は被着されないようにすることは容易である。

ここで適用する技法は、被着に方向性を有していれば良
いので、スパッタ・デポジション法の外に真空蒸着法を
適用することもできる。

尚、モリブデン膜１７は第２の絶縁膜である二酸化シリ
コン膜１６及び第１の絶縁膜である窒化シリコン膜１４
をウェット・エツチングする際のマスクとなるものであ
り、そのウェット・エツチングに対する耐性を有する物
質の膜であれば他の物質を選択することができる。

第８図参照 （１）　フッ化水素酸（ＨＦ）系エツチング液をエッチ
ャントとして用い、モリブデン膜１７をマスクとしてウ
ェット・エツチング法を適用し、第６図に関して説明し
た二酸化シリコン膜１６に連なる二酸化シリコン膜、即
ち、開口１５Ａの側壁をなす二酸化シリコン膜１６の部
分を除去する。

これに依り、開口１５Ａ内に於けるモリブデン１１１７
の周辺には、窒化シリコン膜１４の−部表面が露出され
る。

第９図参照 （Ｊｌ　燐酸（Ｈ３Ｐ　Ｏ４）系エツチング液をエッチ
ャントとして用い、モリブデン膜１７をマスクとしてウ
ェット・エツチング法を適用し、窒化シリコン膜１４の
エツチングをおこなってから、更に、フッ化水素酸系エ
ツチング液をエッチャントとするウェット・エツチング
法を適用して二酸化シリコン膜１３のエツチングを行い
開口１３Ａを形成することに依りｎ型シリコン半導体層
１１Ａの一部表面を露出する。

第１０図参照 （ｋ）Ｈ３ＰＯ４（２５）＋ＣＨ３ＣＯ０Ｈ（５）＋Ｈ
ｚＯ（２）＋ＨＮＯ３（１）混合液をエッチャントとし
て用い、モリブデン膜１７を全て除去する。

（１１ＣＶＤ法を適用してノン・ドープの多結晶シリコ
ン膜１８　（第２の多結晶シリコン膜）を厚さ例えば３
０００　（人〕程度に形成する。尚、多結晶シリコン膜
１８はドープされていても良い。

第１１図参照 （ｍ）ＲＩＥ法を適用し、マスクを形成することなくノ
ン・ドープの多結晶シリコン膜１８をエツチングする。

ＲＩＥ法は異方性があるので、前記エツチングを行うと
、ノン・ドープの多結晶シリコン膜１８は開口１５Ａ内
に露出されている硼素をドープした多結晶シリコン膜１
５の側壁にのみ残留する。

第１２図参照 ＋ｆｌｌ　熱酸化法を適用し、多結晶シリコン膜１８を
酸化し、厚さ例えば３０００　（人〕の二酸化シリコン
膜１９を形成する。

このときの熱処理に依って、ｎ型シリコン半導体層１１
Ａに対し、硼素をドープした多結晶シリコン膜１５から
多結晶シリコン膜１８を介して硼素が拡散され、ｐ＋型
ベース・コンタクト領域２０が形成される。若し、前記
３０００〔人〕の二酸化シリコン膜１９を形成する為の
熱処理ではｐ＋型ベース・コンタクト領域２０の形成に
不充分であれば、窒素（ＮＺ）雰囲気中で行われる熱処
理を追加すると良く、また、多結晶シリコン膜１８の熱
酸化を行うことなく、ｐ＋型ベース・コンタクト領域２
０の形成を行うこともできる。

第１３図参照 （０）　ＣＦ　４＋　０２混合ガスをエンチャントとす
るＲＩＥ法を適用し、開口１５Ａ内に露出されている窒
化シリコン膜１４の一部をエツチングして除去する。

＋ｐ）　フッ化水素酸系エツチング液をエッチャントと
するウェット・エツチング法を適用し、二酸化シリコン
膜１３の一部をエツチングして除去する。

これに依りｎ型シリコン半導体層１１Ａの一部表面が露
出される。

（Ｑｌ　露出されたｎ型シリコン半導体層１１Ａに対し
てイオン注入法を適用し、硼素イオンをドーズ量にして
例えばｌ　Ｘ　Ｉ　Ｑ　”　（ｃｍ−”）程度打ち込み
、その硼素イオンを活性化する為の熱処理を行いｐ型ベ
ース領域２１を形成する。

このｐ型ベース領域２１の形成は、前記工程（ｐ）で行
う二酸化シリコン膜１３のエツチングより前であっても
良い。

第１４図参照 （ｒｌＣＶＤ法を適用し、砒素（Ａｓ）をドープした多
結晶シリコン膜２２を厚さ例えば３０００〔人〕程度に
成長させる。

（Ｓ）　フォト・リソグラフィ技術を適用し、多結晶シ
リコン膜２２のパターニングを行い、エミッタ電極形状
にする。

（ｔｌＮ２雰囲気中で熱処理法を適用し、多結晶シリコ
ン膜２２に含有されている砒素をベース領域２１内に拡
散することに依りｎ＋型エミッタ領域２３を形成する。

第１５図参照 （ｔｌ）　フォト・リソグラフィ技術を適用し、二酸化
シリコン膜１６のパターニングを行い電極コンタクト窓
を形成する。

（Ｖ）　例えばスパッタリング法を適用し、アルミニウ
ム（Ａ１）膜を形成する。

６Ｖ）　フォト・リソグラフィ技術を適用し、前記アル
ミニウム膜のパターニングを行いベース電極２４及びエ
ミッタ電極２５を形成する。

以上の説明から判るように、本実施例に於いては、ベー
ス・コンタクト領域、ベース領域、エミッタ領域、ベー
ス引出し電極などの形成に必要とされるマスク工程とし
ては第５図に関して説明した開口１５Ａを形成する場合
のみであり、その際の位置合わせ余裕は従来のように大
きく採る必要はない。

前記説明は本発明をバイポーラ半導体装置の製造に適用
した場合を例示するものであるが、本発明をＭｉｓ電界
効果型半導体装置の製造に適用すると、同様に小型化等
の効果を得ることが可能である。但し、その場合は、第
５図に於いて、開口１５Ａの紙面に垂直な方向の両側壁
はフィールド絶縁膜１２上に存在させる必要がある。

第１６図はＭｉｓ電界効果型半導体装置を製造する際の
開口１５Ａのパターン及び位置を示す為の要部平面図で
あって、第４図乃至第１５図に関して説明した部分と同
部分は同記号で指示しである。

図から判るように、開口１５Ａの側壁２６及び２６′は
フィールド絶縁膜１２上に存在する。

このようにしないと、第１４図に関して説明したベース
・コンタクト領域２０を分断して、いずれか一方をソー
ス領域、他方をドレイン領域として用いることが不可能
になる。

因に、バイポーラ半導体装置を製造する場合に於ける開
口１５Ａのパターン及び位置を第１７図に示してあり、
第４図乃至第１６図に関して説明した部分と同部分は同
記号で指示しである。

図から判るように、開口１５Ａは能動領域内に形成され
るから、これに依りベース・コンタクト領域２０を形成
した場合、それは開口１５Ａを取り巻くような連続した
パターンになることは容易に理解される。

発明の効果 本発明に於ける半導体装置の製造方法では、シリコン半
導体基板上に第１の絶縁膜及び−導電型不純物を含有し
た第１の多結晶シリコン膜及び第２の絶縁膜のそれぞれ
を順に形成し、次いで、能動領域に於ける所定部分上の
前記第２の絶縁膜及び前記第１の多結晶シリコン膜に開
口を形成して前記第１の絶縁膜に於ける一部表面を露出
させ、次いで、前記開口内に側壁として露出されて２い
る前記第１の多結晶シリコン膜を酸化して前記第２の絶
縁膜に連なる絶縁膜を形成し、次いで、前記第２の絶縁
膜及び第１の絶縁膜のウェット・エツチングに対して耐
性を有する物質の膜をスパッタ・デポジション法或いは
真空蒸着法の如く方向性がある被膜形成技法を適用して
形成し、次いで、前記第２の絶縁膜及び第１の絶縁膜の
ウェット・エツチングに対して耐性を有する物質の膜を
マスクとして前記第２の絶縁膜に連なる絶縁膜及び前記
第１の絶縁膜をエツチングすることに依って前記能動領
域に於ける一部表面を露出させ、次いで、前記第２の絶
縁膜及び第１の絶縁膜のウェット・エツチングに対して
耐性を有する物質の膜を除去し、次いで、第２の多結晶
シリコン膜を形成してからそれのエツチングを行って前
記開口に望む側壁を構成している前記第１の多結晶シリ
コン膜に被着されている部分のみを残して他を除去し、
次いで、熱処理を行って前記第１の多結晶シリコン膜か
ら前記第２の多結晶シリコン膜を介して前記能動領域中
に前記−導電型不純物を拡散して一導電型不純物拡散領
域を形成し該第１の多結晶シリコン膜と該能動領域とを
電気的に接続する工程が含まれてなることを特徴とする
構成を採り、また、前記−導電型不純物拡散領域がベー
ス・コンタクト領域とされ、或いは、ソース領域及びド
レイン領域とされる構成を採っている。

このような構成を採ることに依って、バイポーラ半導体
装置を製造する場合であれば、ベース・コンタクト領域
、ベース領域、ベース引出し電極等を僅か一つのマスク
工程を経るだけで、セルフ・アライメント方式で形成す
ることができ、更には、エミッタ領域もセルフ・アライ
メント方式に依って形成することが可能である。そして
、トランジスタ全体の小型化は勿論のこと、ベース領域
が小型化されてベース抵抗が低減され、従って、より一
層の高速化が実現される。

また、ＭＩＳ電界効果型半導体装置を製造した場合も同
様に小型化、ショート・チャネル化が可能であって、従
来のものよりも高速動作可能になる。

【図面の簡単な説明】

第１図及び第２図は従来のバイポーラ半導体装置を説明
する為の要部切断側面図、第３図は第１図及び第２図に
示したバイポーラ半導体装置を製造する場合の寸法の関
係を示す為の説明図、第４図乃至第１５図は本発明一実
施例を説明する為の工程要所に於けるバイポーラ半導体
装置の要部切断側面図、第１６図及び第１７図は開口の
パターン及び位置を示す要部平面図をそれぞれ表してい
る。 図に於いて、１１はｐ−型シリコン半導体基板、１１Ａ
はｎ型シリコン半導体層（能動領域）、１２はフィール
ド絶縁膜、１３は二酸化シリコン膜、１３Ａは開口、１
４は窒化シリコン膜（第１の絶縁膜）、１５は多結晶シ
リコン膜（第１の多結晶シリコン膜）、１５Ａは開口、
１６は二酸化シリコンＨ’Ｊ、　（第２の絶縁膜）、１
７はモリブデン膜（第２の絶縁膜及び第１の絶縁膜のウ
ニ・ノド・エツチングに対して耐性を有する物質の膜）
、１８は多結晶シリコン膜（第２の多結晶シリコン膜）
、１９は二酸化シリコン膜、２０はｐ＋型ベース・コン
タクト領域、２１はｐ型ベース領域、２２は多結晶シリ
コン膜、２３はｎ＋型エミッタ領域、２４はベース電極
、２５はエミッタ電極をそれぞれ示している。 特許出願人　富士通株式会社 代理人弁理士　相　谷　昭　司 代理人弁理士　渡　邊　弘　− 第１図 第２図 第３図 第ム図 第５図 第６図 第８図 第９図 第１０図 第１１図 、　第１２図 第１３図 第１４図 第１５図

Claims (3)

【特許請求の範囲】
1. （１）　シリコン半導体基板上に第１の絶縁膜及び−導
   電型不純物を含有した第１の多結晶シリコン膜及び第２
   の絶縁膜のそれぞれを順に形成し、次いで、能動領域に
   於ける所定部分上の前記第２の絶縁膜及び前記第１の多
   結晶シリコン膜に開口を形成して前記第１の絶縁膜に於
   ける一部表面を露出させ、次いで、前記開口内に側壁と
   して露出されている前記第１の多結晶シリコン膜を酸化
   して前記第２の絶縁膜に連なる絶縁膜を形成し、次いで
   、前記第２の絶縁膜及び前記第１の絶縁膜のウェット・
   エツチングに対して耐性を有する物質の膜を形成し、次
   いで、前記第２の絶縁膜及び第１の絶縁膜のウェット・
   エツチングに対して耐性を有する物質の膜をマスクとし
   て前記第２の絶縁膜に連なる絶縁膜及び前記第１の絶縁
   膜をエツチングすることに依って前記能動領域に於ける
   一部表面を露出させ、次いで、前記第２の絶縁膜及び第
   １のｍ縁膜のウェット・エツチングに対して耐性を有す
   る物質の膜を除去し、次いで、第２の多結晶シリコン膜
   を形成してからそれのエツチングを行って前記開口に望
   む側壁を構成している前記第１の多結晶シリコン膜に被
   着されている部分のみを残して他を除去し、次いで、熱
   処理を行って前記第２の多結晶シリコン膜の下の前記能
   動領域中に前記−導電型不純物を拡散して一導電型不純
   物拡散領域を形成し該第１の多結晶シリコン膜と該能動
   領域とを電気的に接続する工程が含まれてなることを特
   徴とする半導体装置の製造方法。
2. （２）前記−導電型不純物拡散領域がベース・コンタク
   ト領域となることを特徴とする特許請求の範囲第１項記
   載の半導体装置の製造方法。
3. （３）前記−導電型不純物拡散領域がソース領域及びド
   レイン領域となることを特徴とする特許請求の範囲第１
   項記載の半導体装置の製造方法。